CN105405852B - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN105405852B
CN105405852B CN201610006902.5A CN201610006902A CN105405852B CN 105405852 B CN105405852 B CN 105405852B CN 201610006902 A CN201610006902 A CN 201610006902A CN 105405852 B CN105405852 B CN 105405852B
Authority
CN
China
Prior art keywords
electrode
conductor line
line pattern
array substrate
extending direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610006902.5A
Other languages
English (en)
Other versions
CN105405852A (zh
Inventor
刘明悬
陈曦
郭会斌
袁剑峰
罗丽平
孙增标
刘会双
闵苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610006902.5A priority Critical patent/CN105405852B/zh
Publication of CN105405852A publication Critical patent/CN105405852A/zh
Application granted granted Critical
Publication of CN105405852B publication Critical patent/CN105405852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板及其制造方法、显示装置，阵列基板包括设置在衬底上的晶体管；晶体管的形成区域内，同层设置的第一电极图形和第二电极图形分别位于沟道区域的两侧；至少部分第一电极图形连接同层设置的导体线图形；与该部分第一电极图形对应的部分沟道区域的宽度的延伸方向与导体线图形的延伸方向之间具有预定夹角；导体线图形在与第一电极图形的连接位置处设有豁口。该阵列基板通过在导体线图形与第一电极图形的连接位置处设置豁口，在显影后烘干工序中，光刻胶由于受热发生形变，会流向豁口处，使得流向沟道区的光刻胶减少，少量的光刻胶不会阻挡下方的金属被刻蚀，这就使得沟道区不会残留金属，避免沟道短路，提高产品良率。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示装置。
背景技术
阵列基板行技术(GOA，Gate On Array)是指将栅极驱动电路直接制作在阵列基板上的一种技术，可以省去栅极驱动电路的芯片制作及其绑定工艺，简化液晶显示器(LCD，Liquid Crystal Display)制作工艺并降低成本，是目前显示领域内的主流技术之一。而在目前在阵列基板上制作GOA电路的工序中，偶尔会在一连串源电极相连(或者一连串漏电极相连)的薄膜晶体管(Thin Film Transistor，TFT)的第一个TFT的沟道位置处源漏电极短路而引发沟道短路(Channel bridge)不良。对此，现有技术并没有给出合适的解决方案。
发明内容
针对现有技术中的缺陷，本发明提供一种阵列基板及其制造方法、显示装置，可以减少GOA电路中出现的沟道短路不良的问题。
第一方面，本发明提供了一种阵列基板，包括设置在衬底上的晶体管；所述晶体管的形成区域内，同层设置的第一电极图形和第二电极图形分别位于沟道区域的两侧；部分所述第一电极图形连接同层设置的导体线图形；与该部分第一电极图形对应的部分沟道区域的宽度的延伸方向与所述导体线图形的延伸方向之间具有预定夹角；所述导体线图形在与所述第一电极图形的连接位置处设有豁口。
可选地，在第一方向上所述豁口的投影长度小于所述导体线图形的投影长度，所述第一方向与所述导体线图形的延伸方向垂直。
可选地，所述豁口的延伸方向与所述沟道区域的宽度的延伸方向相互平行。
可选地，所述第一电极图形、所述第二电极图形和所述导体线图形在同一次构图工艺中形成。
可选地，所述晶体管位于用于设置扫描驱动电路的区域内。
可选地，所述第一电极图形的形状为U形，所述第二电极图形的形状为长条形且被所述U形的第一电极图形部分包围。
可选地，所述U形的开口方向与所述第一方向平行，所述导体线图形在第一方向上的投影长度小于等于所述U形的第一电极图形在第一方向上的投影长度；所述第一方向与所述导体线图形的延伸方向垂直。
可选地，所述导体线图形的延伸方向与所述部分沟道区域的宽度的延伸方向垂直。
可选地，所述第一电极图形与所述第二电极图形分别为源极图形与漏极图形中的一个。
第二方面，本发明还提供了一种上述任意一种的阵列基板的制作方法，包括：
通过一次构图工艺形成包括所述第一电极图形、所述第二电极图形和所述导体线图形的导电层。
第三方面，本发明还提供了一种显示装置，包括上述任意一种的阵列基板。
由上述技术方案可知，本发明提供了一种阵列基板及其制造方法、显示装置，其利用豁口处形成的空位来容纳部分受热形变的光刻胶，可以缓解光刻胶向沟道区堆积并导致沟道区内刻蚀有残留的问题，因此可以减少沟道短路不良的产生。相对于现有技术而言，本发明可以提高产品良率，有利于产品成本的降低和制作效率的提升。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中晶体管形成区域的示意图；
图2是现有技术中晶体管形成区域光刻胶受热形变的示意图；
图3是现有技术中沟道短路的示意图；
图4为本发明一实施例中一种未示出导体线图形的豁口的阵列基板上的局部结构示意图；
图5为本发明一实施例中一种示出了导体线图形的豁口的阵列基板上的局部结构示意图；
图6是本发明另一实施例中一种阵列基板上的局部结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
首先，对背景技术中的沟道短路(Channel bridge)不良的成因进行分析：现有技术中，由于GOA电路是同阵列基板一起制作的，因而GOA电路制作的好坏同样也直接影响产品的良率。而在GOA电路的现有的制作过程中，当晶体管的旁边连接有如图1所示的宽连接线b时，在制作过程中会在其设置区域内形成一层光刻胶。而在后续的显影和烘干工序中，该层光刻胶可能会发生如图2所示的受热形变，即连接线上的光刻胶b’堆向沟道区a的上方，从而使得沟道区a上方的光刻胶a’增厚。由此，较厚的光刻胶a’会在后续的刻蚀工序中阻挡刻蚀液对光刻胶a’下方的金属的刻蚀，最终导致如图3所示的沟道短路(Channelbridge)不良。
本发明实施例提供了一种阵列基板，该阵列基板包括设置在衬底上的晶体管，晶体管位于用于设置扫描驱动电路的区域内。如图4所示，晶体管的形成区域c内，同层设置的第一电极图形1和第二电极图形2分别位于沟道区域3的两侧；部分第一电极图形1在图形上连接同层设置的导体线图形4(如图4中第一电极图形1左侧的直条状部分与导体线图形4在图形上相连)；与该部分第一电极图形1对应的部分沟道区域d的宽度的延伸方向(A方向)与导体线图形4的延伸方向(B方向)之间具有预定夹角(图4中示出的直角仅作为一种示例)。而如图5所示，本发明实施例的导体线图形4在与第一电极图形1的连接位置处设有豁口5。可理解的是，该豁口5设置在导体线图形4上，且设置在导体线图形4与第一电极图形1的连接位置处，可以理解为设置在导体线图形4上但不切断导体线图形4的开口。在不影响导体线图形4和第一电极图形1之间的电连接的情况下，豁口5的开口可以在图5示出的平面内朝向任意一个不与B方向(导体线图形4的延伸方向)平行的方向。而且，豁口5的形状可以为如图5所示的直线形，还可以为曲线形、矩形、正方形等，本实施例不对其具体的形状进行限定。
可以理解的是，在以一道掩膜工艺形成上述第一电极图形1、第二电极图形2和导体线图形4的导体材料层的过程中，形成的光刻胶层的图案需要与该导体材料层的图案重合，以将光刻胶层的图案作为掩膜而对整面形成的导体材料层进行刻蚀。因此在光刻胶层的图案的形成过程中，按照上述任意一种方式设置的豁口5的对应位置处的光刻胶层都会与其他刻蚀区域处的光刻胶层一起被曝光而形成沟槽；但是由于光刻胶层中与豁口5对应的沟槽比与沟道区域3对应的沟槽更靠近导体线图形4的设置区域，因此在导体线图形4位置处的光刻胶层受热形变后只会向豁口5的设置区域内堆积，而不会造成沟道区域3处的光刻胶层变厚。可见，上述豁口5的设置可以减少沟道短路不良的产生。相对于现有技术而言，本发明实施例可以提高产品良率，有利于产品成本的降低和制作效率的提升。
其中，与上述部分第一电极图形1对应的部分沟道区域的宽度的延伸方向可以理解为如图5所示的A方向，导体线图形4的延伸方向可以理解为如图4所示的B方向，本实施例图5中的A方向和B方向的预定夹角为90°。可理解的是，在预定夹角为90°的时候，由于导体线图形4的光刻胶会流向沟道区域3，造成靠近导体线图形4的沟道区3会有光刻胶，阻挡了光刻胶下方的金属被刻蚀，导致沟道区域3短路的可能性很大，因此相比于其他角度的预设夹角而言更有必要按照本发明实施例的方式设置导体线图形4上的豁口5，需要说明的是，预定夹角设置的目的是避免导体线图形的延伸方向与沟道宽度方向相同或平行，那样豁口就起不到效果了。
其中需要说明的是，上述的导体线图形4可以理解为用于第一电极图形1提供电压输入的导体图形。在形状上，图4和图5所示的第一电极图形1的形状均为U形，第二电极图形2的形状均为长条形，且第二电极图形2被U形的第一电极图形1部分包围。当然，第一电极图形1和第二电极图形2也可以具有例如I形、L形、U形等其他形状，从而通过其他方式的形状组合来形成相应形状的沟道区域d，本实施例对此不做限定。
可以理解的是，一般阵列基板中用于设置扫描驱动电路的区域内和用于设置像素电路的区域内均会设置薄膜晶体管，该薄膜晶体管可以理解为上文提到的晶体管，而扫描驱动电路的设置区域内的薄膜晶体管可能会按照图4和图5所示的那样连续设置两个以上，而像素电路的设置区域的薄膜晶体管可能会在一个像素区域内仅设置一个。具体在图4和图5中所示的扫描驱动电路的设置区域内，多个U形的第一电极图形依次连接，即导体线图形会同时为多个第一电极图形提供电压输入。
由此可以理解的是，由于豁口5是设置在导体线图形4上的，为了不影响第一电极图形1和导体线图形4之间的电连接，可以在第一方向上设置豁口5的投影长度小于导体线图形4的投影长度。其中，该第一方向与所述导体线图形的延伸方向(B方向)垂直。然而，在第一方向上豁口5的投影长度也不宜过短，因为过短的话豁口5处形成的空位较小，从而来容纳部分受热形变的光刻胶也较少，不利于缓解光刻胶向沟道区堆积并导致沟道区内刻蚀有残留的问题。
此外，在设计第一电极图形1和导体线图形4的具体形状和大小时，可以如图4和图5所示的那样设置第一电极图形1的U形的开口方向与第一方向平行(在图4和图5中均与A方向平行)，并设置导体线图形4在第一方向上的投影长度小于等于U形在第一方向上的投影长度，以形成典型的GOA电路的源漏电极层的图案。
另外需要说明的是，上述“部分第一电极图形连接同层设置的导体线图形；与该部分第一电极图形对应的部分沟道区域的宽度的延伸方向与导体线图形的延伸方向之间具有预定夹角”中，“部分第一电极图形”采用了适于理解的描述方式，其实际指的是与豁口邻接的一部分第一电极图形，例如图4中与沟道区域d对应的一部分第一电极图形，再如图5中邻接于豁口d右侧的一部分具有矩形形状的第一电极图形。而可以理解的是，该描述方式形容的是如图4所示的未设置上述豁口之前导体线图形与该部分第一电极图形之间的图形连接关系，而不应理解为如图5所示的设置豁口之后的阵列基板中导体线图形与该部分第一电极图形之间也具有这样的图形连接关系。
作为另一种示例，图6是本发明另一实施例中一种阵列基板上的局部结构示意图。本发明实施例中的阵列基板包括设置在衬底上的晶体管，而该晶体管位于用于设置像素电路的区域内。本发明实施例中，同层设置的第一电极图形1和第二电极图形2分别位于沟道区域3的两侧。可以理解的是，本发明实施例可以视作将图5所示的导体线图形4向下拓宽，再使豁口5沿着与沟道区域3的宽度的延伸方向(U形方向)继续延伸后而形成的结构。而在图6所示的本发明实施例中，在导体线图形4围绕第一电极图形1设置时，豁口5的延伸方向可以与沟道区域3的宽度的延伸方向(C方向)相互平行。基于此，本发明实施例利用制作过程中光刻胶层上豁口5的设置位置处形成的空位来容纳部分受热形变的光刻胶，可以缓解光刻胶向沟道区堆积并导致沟道区内刻蚀有残留的问题，因此可以减少沟道短路不良的产生。相对于现有技术而言，本发明可以提高产品良率，有利于产品成本的降低和制作效率的提升。
另外，上述图5和图6中第一电极图形1、第二电极图形2和导体线图形4可以在同一次构图工艺中形成。通过同一次构图工艺形成上述图形，相对于在不同层分别形成上述图形，不仅减少了构图工艺的次数，同时也避免了在同一次构图工艺形成的第一电极图形1和第二电极图形2之间出现的沟道短路的现象。
可理解的是，上述第一电极图形1和第二电极图形2分别为源极图形与漏极图形中的一个，也就是说第一电极图形1为源极图形时，第二电极图形为漏极图形，或者第一电极图形1为漏极图形时，第二电极图形2为源极图形；特别地，在采用的晶体管具有源极与漏极对称的结构时，其源极和漏极可以视为不作特别区分的两个电极，本实施例对此不进行限定。
本发明实施例还提供了一种阵列基板的制作方法，该方法包括：
通过一次构图工艺形成包括第一电极图形1、第二电极图形2和导体线图形4的导电层，其中导体线图形4包括上述任意一种的豁口5。通过在导体线图形4与第一电极图形1的连接位置处设置豁口5，在显影后烘干工序中，导体线图形5上的光刻胶由于受热发生形变，而光刻胶在豁口5位置处形成的空位可以容纳部分受热形变的光刻胶，使得流向沟道区域的光刻胶减少，少量的光刻胶不会阻挡第一电极图形1和第二电极图形2之间的沟道区域的下方的金属被刻蚀，这就使得沟道区不会残留金属，也就是不会造成第一电极图形1和第二电极图形2短路，提高产品良率。可以理解的是，本发明实施例所提供的方法可以制造上述任意一种阵列基板，在此不再详述。
基于同样的发明构思，本发明实施例提供一种包括上述任意一种阵列基板的显示装置，该显示装置可以为：例如液晶显示面板或者OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板的显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置由于包括上述任意一种阵列基板的显示装置，因而可以解决同样的技术问题，并取得相同的技术效果。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (11)

1.一种阵列基板，其特征在于，包括设置在衬底上的晶体管；所述晶体管的形成区域内，同层设置的第一电极图形和第二电极图形分别位于沟道区域的两侧；部分所述第一电极图形连接同层设置的导体线图形；与该部分第一电极图形对应的部分沟道区域的宽度的延伸方向与所述导体线图形的延伸方向之间具有预定夹角；所述导体线图形在与所述第一电极图形的连接位置处设有豁口；其中，所述第一电极图形的直条状部分与所述导体线图形在图形上相连，所述豁口设置在所述导体线图形上，且设置在所述导体线图形与所述第一电极图形的连接位置处。
2.根据权利要求1所述的阵列基板，其特征在于，在第一方向上所述豁口的投影长度小于所述导体线图形的投影长度，所述第一方向与所述导体线图形的延伸方向垂直。
3.根据权利要求1所述的阵列基板，其特征在于，所述豁口的延伸方向与所述沟道区域的宽度的延伸方向相互平行。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一电极图形、所述第二电极图形和所述导体线图形在同一次构图工艺中形成。
5.根据权利要求1所述的阵列基板，其特征在于，所述晶体管位于用于设置扫描驱动电路的区域内。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一电极图形的形状为U形，所述第二电极图形的形状为长条形且被所述U形的第一电极图形部分包围。
7.根据权利要求6所述的阵列基板，其特征在于，所述U形的开口方向与第一方向平行，所述导体线图形在所述第一方向上的投影长度小于等于所述U形的第一电极图形在所述第一方向上的投影长度；所述第一方向与所述导体线图形的延伸方向垂直。
8.根据权利要求1所述的阵列基板，其特征在于，所述导体线图形的延伸方向与所述部分沟道区域的宽度的延伸方向垂直。
9.根据权利要求1至8中任一项所述的阵列基板，其特征在于，所述第一电极图形与所述第二电极图形分别为源极图形与漏极图形。
10.一种权利要求1至9中任意一项阵列基板的制作方法，其特征在于，包括：
通过一次构图工艺形成包括所述第一电极图形、所述第二电极图形和所述导体线图形的导电层。
11.一种显示装置，其特征在于，包括如权利要求1至9中任一项所述的阵列基板。
CN201610006902.5A 2016-01-05 2016-01-05 阵列基板及其制造方法、显示装置 Active CN105405852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006902.5A CN105405852B (zh) 2016-01-05 2016-01-05 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006902.5A CN105405852B (zh) 2016-01-05 2016-01-05 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN105405852A CN105405852A (zh) 2016-03-16
CN105405852B true CN105405852B (zh) 2019-04-23

Family

ID=55471243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006902.5A Active CN105405852B (zh) 2016-01-05 2016-01-05 阵列基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN105405852B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538854B (zh) * 2018-03-30 2021-04-06 京东方科技集团股份有限公司 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
CN115335890B (zh) * 2021-03-01 2023-06-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示面板
CN112925135B (zh) * 2021-03-29 2024-03-15 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925139A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202838270U (zh) * 2012-10-19 2013-03-27 京东方科技集团股份有限公司 基于多维电场模式的光学传感式触摸屏

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038180A1 (en) * 2003-08-29 2006-02-23 Han-Chung Lai Pixel structure
JP5113609B2 (ja) * 2008-04-24 2013-01-09 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
TWI396025B (zh) * 2009-06-30 2013-05-11 Au Optronics Corp 主動元件陣列基板
CN102955301B (zh) * 2011-08-19 2015-12-16 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202838270U (zh) * 2012-10-19 2013-03-27 京东方科技集团股份有限公司 基于多维电场模式的光学传感式触摸屏

Also Published As

Publication number Publication date
CN105405852A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN105405852B (zh) 阵列基板及其制造方法、显示装置
US9508751B2 (en) Array substrate, method for manufacturing the same and display device
US9612495B2 (en) Array substrate and display device
US9613986B2 (en) Array substrate and its manufacturing method, display device
US10054831B2 (en) Array substrate and fabrication method thereof, and display panel
US8426229B2 (en) Method of fabricating liquid crystal display device
US20170322471A1 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
US20170052418A1 (en) Array substrate, manufacturing method thereof, liquid crystal display panel and display device
US11411072B2 (en) Display substrate, display device, manufacturing method, and repair method for display substrate
US9431432B2 (en) Array substrate, method for manufacturing the same, display device
US9412767B2 (en) Liquid crystal display device and method of manufacturing a liquid crystal display device
CN104808411A (zh) 一种薄膜晶体管液晶显示器
US10756124B2 (en) Array substrate, manufacturing method thereof and display device
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN102654703A (zh) 一种阵列基板及其制造方法、以及显示设备
US11177295B2 (en) Array substrate, manufacturing method thereof and display device
US7811724B2 (en) Method for fabricating color filter layer
CN104952882A (zh) 主动元件阵列基板
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
CN115167046B (zh) 一种显示面板和显示装置
US20190187505A1 (en) Thin film transistor, control method therefor, array substrate, and display device
WO2016058330A1 (zh) 阵列基板及其制造方法、显示装置
US10084014B2 (en) Array substrate for display apparatus, display apparatus, method for producing array substrate for display apparatus, and method for producing display apparatus
CN101236953B (zh) 薄膜晶体管阵列基板制造方法
CN103489875B (zh) 阵列基板、显示装置及阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant