CN105404496B - 数据传输的控制方法和控制装置及具有其的微处理器 - Google Patents
数据传输的控制方法和控制装置及具有其的微处理器 Download PDFInfo
- Publication number
- CN105404496B CN105404496B CN201510748269.2A CN201510748269A CN105404496B CN 105404496 B CN105404496 B CN 105404496B CN 201510748269 A CN201510748269 A CN 201510748269A CN 105404496 B CN105404496 B CN 105404496B
- Authority
- CN
- China
- Prior art keywords
- data
- microcode
- evaluation logic
- controller
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
本发明提供了一种数据传输的控制方法,所述控制方法包括以下步骤:控制器获取微代码,并所述微代码中指示位的数据判断进行运算逻辑器进行运算或者是传输器进行数据传输;所述微代码中命令位的数据为操作数命令时,所述控制器将所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据;所述微代码中命令位的数据为读结果命令时,所述控制器读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码;所述微代码中命令位的数据为读状态命令时,所述控制器根据所述运算逻辑器的状态数据产生下一条微代码地址以实现微代码的跳转。该方法增加了数据传输的灵活性。
Description
技术领域
本发明涉及微处理器领域,尤其涉及一种数据传输的控制方法和控制装置及具有所述控制装置的微处理器。
背景技术
随着网络技术和多媒体技术的发展,数据传输效率的要求越来越高。设计处理器时,设计者或者采用微代码控制单元,或者采用硬件逻辑控制单元,或者混合使用上述两种方式。
采用微代码可以简化处理器内部操作,简化处理器硬件逻辑实现。当对处理器进行扩展时,硬件逻辑控制单元需要修改硬件进行扩展,而微代码控制单元常常只需要修改微程序,显然,修改微代码比重新设计硬件要容易的多。传统上,微代码是嵌入在处理器内部的,所以只有重复处理器的设计和制造周期才能改变微代码。
但是在目前的处理器中,批量数据传输是采用直接存储器访问(Direct MemoryAccess,DMA)来完成的,它是采用硬件逻辑控制单元来实现的。采用DMA进行数据传输,在每次数据传输前都需要中央处理器(Central Processor Unit,CPU)单元配置DMA的数据源地址、目的地址及传输长度等,然后DMA根据配置完成相应传输长度的数据传输。如果连续多次传输数据,每次数据传输完成后都需要CPU来重新配置,那么就大大降低了数据传输的效率。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一,提供一种数据传输的控制方法和控制装置及具有所述控制装置的微处理器。
本发明提供一种数据传输的控制方法,所述控制方法包括以下步骤:
控制器获取微代码,并所述微代码中指示位的数据判断进行运算逻辑器进行运算或者是传输器进行数据传输;
当判断结果为传输器进行数据传输时, 所述控制器根据所述微代码中命令位的数据控制所述传输器完成数据传输;
当判断结果为运算逻辑器进行运算时,判断所述微代码中命令位的数据为操作数命令、读结果命令或读状态命令;
所述微代码中命令位的数据为操作数命令时, 所述控制器将所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据;
所述微代码中命令位的数据为读结果命令时, 所述控制器读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码;
所述微代码中命令位的数据为读状态命令时, 所述控制器根据所述运算逻辑器的状态数据产生下一条微代码地址以实现微代码的跳转。
从上述方法的方案可以看出,由于传输类微代码中已经包含数据源地址、目的地址及传输长度,控制器读取传输类微代码后,直接开始数据传输,不需对其进行配置,提高了数据的传输效率。而控制器读取到运算类微代码,采用所述运算逻辑器完成对微代码的自我维护和实现微代码的跳转执行,增加了数据传输的灵活性。
本发明还提供一种数据传输的控制装置,所述控制装置包括:
控制器,用于获取微代码,并所述微代码中指示位的数据判断进行运算逻辑器进行运算或者是传输器进行数据传输;当判断结果为传输器进行数据传输,根据所述微代码中命令位的数据控制所述传输器完成数据传输;当判断结果为运算逻辑器进行运算时,判断所述微代码中命令位的数据为操作数命令、读结果命令或读状态命令;所述微代码中命令位的数据为操作数命令时,所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据;所述微代码中命令位的数据为读结果命令时,读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码;所述微代码中命令位的数据为读状态命令时,根据所述运算逻辑器的状态数据产生下一条微代码地址以实现微代码的跳转;
所述传输器,用于根据所述控制器的控制,进行数据传输;
所述运算逻辑器,用于根据所述控制器的控制,进行据运算。
从上述控制装置的方案可以看出,由于传输类微代码中已经包含数据源地址、目的地址及传输长度,控制器读取传输类微代码后,直接开始数据传输,不需对其进行配置,提高了数据的传输效率。而控制器读取到运算类微代码,采用所述运算逻辑器完成对微代码的自我维护和实现微代码的跳转执行,增加了数据传输的灵活性。
本发明还提供一种微处理器,所述微处理器包括:上述的控制装置,微代码存储器,第一存储器和第二存储器;
微代码存储器,与所述控制器连接,用于保存微代码;
第一存储器,与所述控制器连接,用于保存需要传输数据;
第二存储器,与所述控制器连接,用于保存得到传输数据。
从上述微处理器的方案可以看出,由于传输类微代码中已经包含数据源地址、目的地址及传输长度,控制器读取传输类微代码后,直接开始数据传输,不需对其进行配置,提高了数据的传输效率。而控制器读取到运算类微代码,采用所述运算逻辑器完成对微代码的自我维护和实现微代码的跳转执行,增加了数据传输的灵活性。
附图说明
图1为本发明的数据传输的控制装置一种实施例的结构框图;
图2为本发明的数据传输的控制方法第一实施例的流程图;
图3为本发明的微代码结构示意图;
图4为本发明的数据传输的控制方法第二实施例的流程图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供一种实施例的数据传输的控制装置,如图1所示,所述控制装置10包括:
控制器101,用于获取微代码,并所述微代码中指示位的数据判断进行运算逻辑器进行运算或者是传输器进行数据传输;当判断结果为传输器进行数据传输,根据所述微代码中命令位的数据控制所述传输器完成数据传输;当判断结果为运算逻辑器进行运算时,判断所述微代码中命令位的数据为操作数命令、读结果命令或读状态命令;所述微代码中命令位的数据为操作数命令时,所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据;所述微代码中命令位的数据为读结果命令时,读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码;所述微代码中命令位的数据为读状态命令时,根据所述运算逻辑器的状态数据产生下一条微代码地址以实现微代码的跳转;
所述传输器102,用于根据所述控制器的控制,进行数据传输;
所述运算逻辑器(Arithmetic Logic Unit ,ALU)103,用于根据所述控制器的控制,进行数据运算。
从上述控制装置的方案可以看出,由于传输类微代码中已经包含数据源地址、目的地址及传输长度,控制器读取传输类微代码后,直接开始数据传输,不需对其进行配置,提高了数据的传输效率。而控制器读取到运算类微代码,采用所述运算逻辑器完成对微代码的自我维护和实现微代码的跳转执行,增加了数据传输的灵活性。
在具体实施中,所述运算逻辑器包括操作数寄存器、命令寄存器、状态寄存器和结果寄存器。
在具体实施中,所述运算逻辑器用于进行算术运算,逻辑运算,移位运算,条件运算或比较运算。
本发明提供还一种实施例的微处理器,如图1所示,所述微处理器包括:上述的控制装置10,微代码存储器11,第一存储器12和第二存储器13;微代码存储器11,与所述控制器101连接,用于保存微代码;第一存储器12,与所述控制器101连接,用于保存传输数据;第二存储器13,与所述控制器101连接,用于保存得到传输数据。
从上述微处理器的方案可以看出,由于传输类微代码中已经包含数据源地址、目的地址及传输长度,控制器读取传输类微代码后,直接开始数据传输,不需对其进行配置,提高了数据的传输效率。而控制器读取到运算类微代码,采用所述运算逻辑器完成对微代码的自我维护和实现微代码的跳转执行,增加了数据传输的灵活性。
在具体实施中,所述控制装置10从微代码存储器11中读取微代码后,控制器101对微代码进行译码,如果是数据传输操作,那么控制器101控制传输器103完成第一存储器12和第二存储器13之间的数据传输;如果是操作ALU更新微代码,那么控制器101控制ALU 102完成计算,将ALU运算结果根据数据第二地址位304中的数据更新到微微代码存储器11中;如果是跳转执行微代码,那么控制器101控制ALU102完成计算和更新运算状态,根据运算状态产生下一条微代码地址。
本发明提供还一种实施例的数据传输的控制方法,如图2所示,所述控制方法包括以下步骤:
步骤S01,控制器获取微代码,并对所述微代码进行译码;
步骤S02,所述控制器根据所述微代码中指示位的数据判断进行运算逻辑器进行运算或者是传输器进行数据传输;当判断结果为传输器进行数据传输时,进入步骤S03,当判断结果为运算逻辑器进行运算时, 进入步骤S04;
步骤S03,所述控制器根据所述微代码中命令位的数据控制所述传输器完成数据传输;
步骤S04,判断所述微代码中命令位的数据为操作数命令、读结果命令或读状态命令; 所述微代码中命令位的数据为操作数命令时,进入步骤S05,所述微代码中命令位的数据为读结果命令时,进入步骤S06,所述微代码中命令位的数据为读状态命令时, 进入步骤S07;
步骤S05,所述控制器将所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据;
步骤S06,所述控制器读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码;
步骤S07,所述控制器根据所述运算逻辑器的状态数据产生下一条微代码地址以实现微代码的跳转。
从上述方法的方案可以看出,由于传输类微代码中已经包含数据源地址、目的地址及传输长度,控制器读取传输类微代码后,直接开始数据传输,不需对其进行配置,提高了数据的传输效率。而控制器读取到运算类微代码,采用所述运算逻辑器完成对微代码的自我维护和实现微代码的跳转执行,增加了数据传输的灵活性。
在具体实施中,如图3所示,控制器中指示位301区分数据传输操作和ALU操作,如果指示位301是1,表示ALU操作类微代码,控制器完成更新微代码或者跳转执行微代码操作;如果指示位301是0,表示微代码是数据传输类微代码,微引擎完成数据传输操作。
命令位302在数据传输微代码中是传输控制,传输控制包括传输控制信息,例如传输数据长度,字/半字/字节传输类型等;在ALU操作微代码中是ALU命令,ALU命令分为操作数命令、读结果命令、读状态命令等。
第一地址位303在数据传输微代码中是数据源地址,而在ALU操作数命令微代码中是操作数1,在其他的ALU操作微代码中是常数0,没有任何意义。
第二地址位304在数据传输微代码中是数据目的地址,而在ALU操作数命令微代码中是操作数2,在ALU读结果命令微代码中是目的地址,在其他的ALU操作微代码中是常数0,没有任何意义。
在具体实施中,所述控制器根据所述微代码中命令位的数据控制所述传输器完成数据传输,具体为:
所述控制器根据所述微代码中命令位的数据、第一地址位的数据和第二地址位的数据控制所述传输器完成数据传输。
在具体实施中,所述运算逻辑器包括操作数寄存器、命令寄存器、状态寄存器和结果寄存器。其中,命令寄存器可以一次存储两条命令,当控制单元配置了命令寄存器后,会立即执行第一条命令,然后再执行第二条命令,状态寄存器保存ALU运算结果产生的状态,最多可以保存32条历史命令的状态。每个状态可以根据命令决定更新或者保持历史状态。
在具体实施中,所述运算逻辑器中的运算为算术运算,逻辑运算,移位运算,条件运算或比较运算。比如,算术运算操作包括:支持加法、减法、自加1、自减1、赋值运算等。逻辑运算操作包括支持与、或、异或、同或、与非、或非等。移位运算操作包括:支持循环左移、循环右移、算术左移、算术右移、逻辑右移等。条件运算操作包括:支持条件运算符。比较运算操作包括:支持相等、不等、大于、大于等于、小于、小于等于、非0、全0等判断操作。另外,状态寄存器中可以包括的数据为运算逻辑器中运算的异常结果,比如加法或自加1中的溢出数,减法或自减1中的借位数。
在具体实施中,所述控制器将所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的状态数据,具体为:
所述控制器将第一地址位的数据和第二地址位的数据写入所述运算逻辑器的操作数寄存器中;
所述控制器将命令位的数据写入所述运算逻辑器的命令寄存器中;
所述控制器控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据,以及所述运算逻辑器的状态数据保存在所述运算逻辑器的状态寄存器中。
在具体实施中,所述控制器读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码,具体为:
所述控制器读取所述运算逻辑器中结果寄存器的运算结果;
所述控制器根据所述运算结果更新所述微代码;
所述控制器根据所述第二地址位的数据输出所述更新后的微代码。
也就是说,控制器读取微代码后,控制器配置ALU的命令寄存器和操作数寄存器后,立即启动ALU运算。控控制器读取ALU的运算结果,更新微代码存储器中微代码,实现微代码的自我维护。重复更新微代码的方法可以构造一个完整的微代码和多个微代码。
在具体实施中,如图4所示,所述控制方法包括以下步骤:
步骤S401,启动数据传输的控制装置。
步骤S402,控制器从微代码存储器读取微代码,控制器对微代码进行译码。
步骤S403,控制器判断指示位是否等于1,如果是,则执行ALU操作,跳到步骤S405;否则执行数据传输操作,跳到步骤S404。
步骤S404,控制器控制传输器根据命令位中的数据完成数据传输。
步骤S405,控制器判断命令位中的数据是否为操作数命令,如果是执行S406,否则执行S407。
步骤S406,控制器将第一地址位的数据和第二地址位的数据写入ALU的操作数寄存器,将命令位中的数据写入ALU的命令寄存器中,立即启动运算和更新ALU的状态寄存器,返回步骤S402。
步骤S407,控制器判断命令位中的数据是否为读结果命令,如果是执行S408,否则执行S410。
步骤S408,控制器从ALU的结果寄存器中读取运算结果。
步骤S409,控制器将ALU的运算结果更新到微代码存储器,完成微代码的自我维护,要更新的微代码地址是第二地址中的数据,返回步骤S402。
步骤S410,控制器判断ALU命令是否是读状态命令,如果是执行S411,否则执行S402。
步骤S411,控制器从ALU的状态寄存器中读取运算状态。
步骤S412,控制器根据运算状态产生下一条微代码地址,完成微代码的跳转,返回步骤S402。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种数据传输的控制方法,其特征在于: 所述控制方法包括以下步骤:
控制器获取微代码,并根据所述微代码中指示位的数据判断控制运算逻辑器进行运算或者是控制传输器进行数据传输;
当判断结果为控制传输器进行数据传输时, 所述控制器根据所述微代码中命令位的数据控制所述传输器完成数据传输;
当判断结果为控制运算逻辑器进行运算时,判断所述微代码中命令位的数据为操作数命令、读结果命令或读状态命令;
所述微代码中命令位的数据为操作数命令时, 所述控制器将所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据;
所述微代码中命令位的数据为读结果命令时, 所述控制器读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码;
所述微代码中命令位的数据为读状态命令时, 所述控制器根据所述运算逻辑器的状态数据产生下一条微代码地址以实现微代码的跳转;
其中,所述控制器根据所述微代码中命令位的数据控制所述传输器完成数据传输,具体为:
所述控制器根据所述微代码中命令位的数据、第一地址位的数据和第二地址位的数据控制所述传输器完成数据传输。
2.如权利要求1所述的控制方法,其特征在于: 所述运算逻辑器包括操作数寄存器、命令寄存器、状态寄存器和结果寄存器。
3.如权利要求1所述的控制方法,其特征在于: 所述运算逻辑器中的运算为算术运算,逻辑运算,移位运算,条件运算或比较运算。
4.如权利要求2所述的控制方法,其特征在于: 所述控制器将所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据,具体为:
所述控制器将第一地址位的数据和第二地址位的数据写入所述运算逻辑器的操作数寄存器中;
所述控制器将命令位的数据写入所述运算逻辑器的命令寄存器中;
所述控制器控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据,以及所述运算逻辑器的状态数据保存在所述运算逻辑器的状态寄存器中。
5.如权利要求2所述的控制方法,其特征在于: 所述控制器读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码,具体为:
所述控制器读取所述运算逻辑器中结果寄存器的运算结果;
所述控制器根据所述运算结果更新所述微代码;
所述控制器根据所述第二地址位的数据输出所述更新后的微代码。
6.一种数据传输的控制装置,其特征在于: 所述控制装置包括:
控制器,用于获取微代码,并根据所述微代码中指示位的数据判断控制运算逻辑器进行运算或者控制传输器进行数据传输;当判断结果为控制传输器进行数据传输,根据所述微代码中命令位的数据控制所述传输器完成数据传输;当判断结果为控制运算逻辑器进行运算时,判断所述微代码中命令位的数据为操作数命令、读结果命令或读状态命令;所述微代码中命令位的数据为操作数命令时,所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据;所述微代码中命令位的数据为读结果命令时,读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码;所述微代码中命令位的数据为读状态命令时,根据所述运算逻辑器的状态数据产生下一条微代码地址以实现微代码的跳转,其中,所述控制器还用于根据所述微代码中命令位的数据、第一地址位的数据和第二地址位的数据控制所述传输器完成数据传输;
所述传输器,用于根据所述控制器的控制,进行数据传输;
所述运算逻辑器,用于根据所述控制器的控制,进行数据运算。
7.如权利要求6所述的控制装置,其特征在于: 所述运算逻辑器包括操作数寄存器、命令寄存器、状态寄存器和结果寄存器。
8.如权利要求6所述的控制装置,其特征在于: 所述运算逻辑器用于进行算术运算,逻辑运算,移位运算,条件运算或比较运算。
9.一种微处理器,其特征在于:所述微处理器包括:如权利要求6-8任意一项所述的控制装置,微代码存储器,第一存储器和第二存储器;
微代码存储器,与所述控制器连接,用于保存微代码;
第一存储器,与所述控制器连接,用于保存需要传输数据;
第二存储器,与所述控制器连接,用于保存得到传输数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510748269.2A CN105404496B (zh) | 2015-11-06 | 2015-11-06 | 数据传输的控制方法和控制装置及具有其的微处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510748269.2A CN105404496B (zh) | 2015-11-06 | 2015-11-06 | 数据传输的控制方法和控制装置及具有其的微处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105404496A CN105404496A (zh) | 2016-03-16 |
CN105404496B true CN105404496B (zh) | 2018-11-16 |
Family
ID=55470000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510748269.2A Active CN105404496B (zh) | 2015-11-06 | 2015-11-06 | 数据传输的控制方法和控制装置及具有其的微处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105404496B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6745320B1 (en) * | 1999-04-30 | 2004-06-01 | Renesas Technology Corp. | Data processing apparatus |
CN102184092A (zh) * | 2011-05-04 | 2011-09-14 | 西安电子科技大学 | 基于流水线结构的专用指令集处理器 |
CN102298352A (zh) * | 2010-06-25 | 2011-12-28 | 中国科学院沈阳自动化研究所 | 高性能可编程控制器专用处理器体系结构及其实现方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1171244A (zh) * | 1996-07-22 | 1998-01-28 | 王云静 | 一种烧烫伤药 |
US9524237B2 (en) * | 2008-09-12 | 2016-12-20 | Renesas Electronics Corporation | Data processing device and semiconductor intergrated circuit device for a bi-endian system |
-
2015
- 2015-11-06 CN CN201510748269.2A patent/CN105404496B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6745320B1 (en) * | 1999-04-30 | 2004-06-01 | Renesas Technology Corp. | Data processing apparatus |
CN102298352A (zh) * | 2010-06-25 | 2011-12-28 | 中国科学院沈阳自动化研究所 | 高性能可编程控制器专用处理器体系结构及其实现方法 |
CN102184092A (zh) * | 2011-05-04 | 2011-09-14 | 西安电子科技大学 | 基于流水线结构的专用指令集处理器 |
Also Published As
Publication number | Publication date |
---|---|
CN105404496A (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3001616B1 (en) | Techniques for routing service chain flow packets between virtual machines | |
KR20210011451A (ko) | 하드웨어 가속을 위한 하드웨어 리소스들의 임베디드 스케줄링 | |
US9495213B2 (en) | Arithmetic control apparatus, arithmetic control method, non-transitory computer readable medium storing program, and open CL device | |
CN104007954B (zh) | 处理器和用于处理器的控制方法 | |
CN107430565B (zh) | 具有多个独立微控制器的低接脚微控制器装置 | |
CN110955512B (zh) | 缓存处理方法、装置、存储介质、处理器及计算设备 | |
CN111158756B (zh) | 用于处理信息的方法和装置 | |
EP2704009B1 (en) | Information processing apparatus, information processing method, and program | |
JP2006155624A (ja) | 仮想化ロジック | |
CN107430564A (zh) | 具有多个独立微控制器的微控制器装置 | |
US9774540B2 (en) | Packet drop based dynamic receive priority for network devices | |
CN109743105A (zh) | 智能网卡光模块管理方法、装置、***及智能网卡和介质 | |
CN115033352A (zh) | 多核处理器任务调度方法、装置及设备、存储介质 | |
CN114461404B (zh) | 一种进程迁移方法、计算设备及可读存储介质 | |
US8751703B2 (en) | Interrupt event management | |
CN107851015B (zh) | 向量操作数位大小控制 | |
JP6879625B2 (ja) | プログラマブルコントローラ、管理装置および制御システム | |
CN105404496B (zh) | 数据传输的控制方法和控制装置及具有其的微处理器 | |
KR102332523B1 (ko) | 연산 처리 장치 및 방법 | |
US8145886B2 (en) | Changing processor functions by changing function information | |
TWI640869B (zh) | 配置一積體電路無線電通訊裝置的方法及積體電路無線電通訊裝置 | |
JP5997868B2 (ja) | デバイスプロキシ装置及びその制御方法 | |
JP2019152996A (ja) | エンジニアリングツール、コントローラ、および制御システム | |
EP3060981B1 (en) | Method and processor for executing instructions, method and apparatus for encoding instructions, and recording medium therefor | |
CN104216827B (zh) | 用于执行过载检查的指令 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 22A, Guoshi building, 1801 Shahe West Road, high tech Zone, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Guowei group (Shenzhen) Co., Ltd. Address before: 518000 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park South high SSMEC building two floor Patentee before: Guowei Teih Co., Ltd., Shenzhen |
|
CP03 | Change of name, title or address |