CN105374740A - 一种半导体器件及其制造方法、电子装置 - Google Patents
一种半导体器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN105374740A CN105374740A CN201410438535.7A CN201410438535A CN105374740A CN 105374740 A CN105374740 A CN 105374740A CN 201410438535 A CN201410438535 A CN 201410438535A CN 105374740 A CN105374740 A CN 105374740A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- interlayer dielectric
- interconnect structure
- metal interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:(a)提供半导体衬底;(b)在半导体衬底上依次形成第一蚀刻停止层和第一层间介电层,在第一层间介电层中形成第一铜金属互连结构;(c)依次形成第二蚀刻停止层和第二层间介电层,并在第二层间介电层中形成与第一铜金属互连结构电连接的第二铜金属互连结构以及用于遮挡来自后续工序的紫外光以避免对第一层间介电层的照射的伪铜金属层。根据本发明,可以有效增强采用所述方法形成的多层铜金属互连结构的机械强度,避免各层界面位置发生层离。
Description
技术领域
本发明涉及半导体制造工艺,具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
对于半导体器件中的逻辑电路而言,铜金属互连层的层数达到数层乃至十数层。如图1(a)所示,在形成有前端器件的半导体衬底100上形成有自下而上层叠的第一蚀刻停止层101和第一层间介电层102,在第一层间介电层102中形成有与所述前端器件连通的第一铜金属互连结构M1;在第一层间介电层102上形成有自下而上层叠的第二蚀刻停止层201和第二层间介电层202,在第二层间介电层202中形成有与第一铜金属互连结构M1连通的第二铜金属互连结构M2;在第二层间介电层202上形成有自下而上层叠的第三蚀刻停止层301和第三层间介电层302,在第三层间介电层302中形成有与第二铜金属互连结构M2连通的第三铜金属互连结构M3;在第三层间介电层302上形成有自下而上层叠的第四蚀刻停止层401和第四层间介电层402,在第四层间介电层402中形成有与第三铜金属互连结构M3连通的第四铜金属互连结构M4;在第四层间介电层402上形成有自下而上层叠的第五蚀刻停止层501和第五层间介电层502,在第五层间介电层502中形成有与第四铜金属互连结构M4连通的第五铜金属互连结构M5。
每形成一层层间介电层之后,均需要实施紫外辐照,以降低层间介电层的介电常数。在对上层层间介电层实施紫外辐照的过程中,下层层间介电层发生收缩现象,加之形成于下层层间介电层中的下层铜金属互连结构所固有的应力效应,在上下两层层间介电层的界面处103会发生层离,进而造成器件的失效。
因此,需要提出一种方法,以解决上述问题。
发明内容
针对现有技术的不足,本发明提供一种半导体器件的制造方法,包括:(a)提供半导体衬底;(b)在所述半导体衬底上依次形成第一蚀刻停止层和第一层间介电层,在所述第一层间介电层中形成第一铜金属互连结构;(c)依次形成第二蚀刻停止层和第二层间介电层,并在所述第二层间介电层中形成与所述第一铜金属互连结构电连接的第二铜金属互连结构以及用于遮挡来自后续工序的紫外光以避免对所述第一层间介电层的照射的伪铜金属层。
在一个示例中,重复步骤(b)-(c),直至形成由多个自下而上层叠且连通的所述第一铜金属互连结构和所述第二铜金属互连结构构成的层叠结构组成的多层铜金属互连结构。
在一个示例中,分别形成所述第一层间介电层、所述第二层间介电层之后,均采用紫外辐照所述形成的层间介电层,以进一步降低介电常数。
在一个示例中,所述第二铜金属互连结构与所述伪铜金属层彼此隔离。
在一个示例中,所述第二铜金属互连结构与所述伪铜金属层电连接。
在一个示例中,在形成所述第二铜金属互连结构的工序中同时形成所述伪铜金属层。
在一个实施例中,本发明还提供一种采用上述方法制造的半导体器件。
在一个实施例中,本发明还提供一种电子装置,所述电子装置包括所述半导体器件。
根据本发明,可以有效增强所述多层铜金属互连结构的机械强度,避免各层界面位置发生层离。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为在多层铜金属互连结构中发生层离的示意图;
图2为根据本发明示例性实施例一的方法形成的多层铜金属互连结构的示意性剖面图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例一]
参照图2,其中示出了根据本发明示例性实施例一的方法形成的多层铜金属互连结构的示意性剖面图。
在形成有前端器件的半导体衬底1000上形成有自下而上层叠的第一蚀刻停止层1001和第一层间介电层1002,所述前端器件是指实施半导体器件的后段制造工艺(BEOL)之前形成的器件,在第一层间介电层1002中形成有与所述前端器件连通的第一铜金属互连结构N1;在第一层间介电层1002上形成有自下而上层叠的第二蚀刻停止层2001和第二层间介电层2002,在第二层间介电层2002中形成有与第一铜金属互连结构N1连通的第二铜金属互连结构(图中未予示出),在第二层间介电层2002中还形成有与所述第二铜金属互连结构彼此隔离或电连接的用于遮挡来自后续工序的紫外光以避免对第一层间介电层1002的照射的第一伪铜金属层L1;在第二层间介电层2002上形成有自下而上层叠的第三蚀刻停止层3001和第三层间介电层3002,在第三层间介电层3002中形成有与所述第二铜金属互连结构连通的第三铜金属互连结构N3;在第三层间介电层3002上形成有自下而上层叠的第四蚀刻停止层4001和第四层间介电层4002,在第四层间介电层4002中形成有与第三铜金属互连结构N3连通的第四铜金属互连结构(图中未予示出),在第四层间介电层4002中还形成有与所述第四铜金属互连结构彼此隔离或电连接的用于遮挡来自后续工序的紫外光以避免对第三层间介电层3002的照射的第二伪铜金属层L2;在第四层间介电层4002上形成有自下而上层叠的第五蚀刻停止层5001和第五层间介电层5002,在第五层间介电层5002中形成有与所述第四铜金属互连结构连通的第五铜金属互连结构N5。以此类推,可以在形成有前端器件的半导体衬底1000上形成具有上述结构特征的多层铜金属互连结构。
上述多层铜金属互连结构中的铜金属互连结构和伪铜金属层的形成方法类似,位于同一层间介电层中的铜金属互连结构和伪铜金属层可以在同一工序中形成。下面仅以形成于半导体衬底1000上的第一铜金属互连结构N1为例进行说明。
首先,提供半导体衬底1000,采用化学气相沉积工艺在半导体衬底1000上依次形成第一蚀刻停止层1001和第一层间介电层1002。
在半导体衬底1000上形成有前端器件,为了简化,图例中未予示出。所述前端器件是指实施半导体器件的后段制造工艺之前形成的器件,在此并不对前端器件的具体结构进行限定。所述前端器件包括栅极结构,作为一个示例,栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。在栅极结构的两侧形成有侧壁结构,在侧壁结构两侧的半导体衬底1000中形成有源/漏区,在源/漏区之间是沟道区;在栅极结构的顶部以及源/漏区上形成有自对准硅化物。
第一蚀刻停止层1001的材料优选SiCN、SiC或SiN,其作为后续蚀刻第一层间介电层1002以在其中形成第一铜金属互连结构N1的蚀刻停止层的同时,可以防止第一铜金属互连结构N1中的铜扩散到所述前端器件所在的层间介电层中。
第一层间介电层1002的构成材料可以选自本领域常见的各种低介电常数(k值)材料,包括但不限于k值为2.5-2.9的硅酸盐化合物(HydrogenSilsesquioxane,简称为HSQ)、k值为2.2的甲基硅酸盐化合物(MethylSilsesquioxane,简称MSQ)、k值为2.8的HOSPTM(Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料)以及k值为2.65的SiLKTM(DowChemical公司制造的一种低介电常数材料)等等。通常,采用紫外辐照或者加热等方法使形成的第一层间介电层1002多孔化,以进一步降低第一层间介电层1002的介电常数。
接下来,在第一层间介电层1002中形成连通所述前端器件的第一铜金属互连结构N1。形成第一铜金属互连结构N1的步骤包括:在第一层间介电层1002上依次形成缓冲层和硬掩膜层,缓冲层的作用是在后续研磨形成第一铜金属互连结构N1中的铜金属互连层时避免机械应力对第一层间介电层1002的多孔化结构造成损伤;在硬掩膜层中形成第一开口,以露出下方的缓冲层,所述第一开口用作第一铜金属互连结构N1中的沟槽的图案;在缓冲层和层间介电层中形成第二开口,所述第二开口用作第一铜金属互连结构N1中的通孔的图案;以硬掩膜层为掩膜,同步蚀刻缓冲层和第一层间介电层1002,即同步形成第一铜金属互连结构N1中的沟槽和通孔,所述蚀刻于露出第一蚀刻停止层1001时终止;去除通过第一铜金属互连结构N1露出的第一蚀刻停止层1001,以使第一铜金属互连结构N1与所述前端器件连通,在本实施例中,采用干法蚀刻工艺实施露出的第一蚀刻停止层1001的去除;执行蚀刻后处理过程,以去除前述蚀刻过程所产生的残留物质和杂质。
上述形成第一铜金属互连结构N1的工艺过程仅是双大马士革工艺中的一种,本领域技术人员应当知晓的是,采用双大马士革工艺中的其它实施方式同样可以形成第一铜金属互连结构N1,例如先形成第一铜金属互连结构N1的通孔部分再形成第一铜金属互连结构N1的沟槽部分,在此不再赘述其详细的实施步骤。
接下来,在第一铜金属互连结构N1中形成铜金属互连层。形成铜金属互连层可以采用本领域技术人员所熟习的各种适宜的工艺技术,例如物理气相沉积工艺或者电镀工艺。
形成铜金属互连层之前,需在第一铜金属互连结构N1的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层,为了简化,图中未予示出。铜金属扩散阻挡层可以防止铜金属互连层中的铜向第一层间介电层1002中的扩散,铜金属种子层可以增强铜金属互连层与铜金属扩散阻挡层之间的附着性。形成铜金属扩散阻挡层和铜金属种子层可以采用本领域技术人员所熟习的各种适宜的工艺技术,例如,采用物理气相沉积工艺形成铜金属扩散阻挡层,采用溅射工艺或者化学气相沉积工艺形成铜金属种子层。铜金属扩散阻挡层的材料为金属、金属氮化物或者其组合,优选Ta和TaN的组合或者Ti和TiN的组合。
然后,执行化学机械研磨工艺,直至露出第一层间介电层1002。在此过程中,硬掩膜层和缓冲层均被去除。
根据本发明,可以有效增强上述多层铜金属互连结构的机械强度,避免各层界面位置发生层离。
[示例性实施例二]
本发明还提供一种半导体器件,所述半导体器件包括根据示例性实施例一所述的方法制备的多层铜金属互连结构。所述半导体器件,由于使用了所述多层铜金属互连结构,因而具有更好的性能。
[示例性实施例三]
本发明还提供一种电子装置,其包括示例性实施例二所述的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是任何包括所述半导体器件的中间产品。所述电子装置,由于使用了所述半导体器件,因而具有更好的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种半导体器件的制造方法,包括:
(a)提供半导体衬底;
(b)在所述半导体衬底上依次形成第一蚀刻停止层和第一层间介电层,在所述第一层间介电层中形成第一铜金属互连结构;
(c)依次形成第二蚀刻停止层和第二层间介电层,并在所述第二层间介电层中形成与所述第一铜金属互连结构电连接的第二铜金属互连结构以及用于遮挡来自后续工序的紫外光以避免对所述第一层间介电层的照射的伪铜金属层。
2.根据权利要求1所述的方法,其特征在于,重复步骤(b)-(c),直至形成由多个自下而上层叠且连通的所述第一铜金属互连结构和所述第二铜金属互连结构构成的层叠结构组成的多层铜金属互连结构。
3.根据权利要求1所述的方法,其特征在于,分别形成所述第一层间介电层、所述第二层间介电层之后,均采用紫外辐照所述形成的层间介电层,以进一步降低介电常数。
4.根据权利要求1所述的方法,其特征在于,所述第二铜金属互连结构与所述伪铜金属层彼此隔离。
5.根据权利要求1所述的方法,其特征在于,所述第二铜金属互连结构与所述伪铜金属层电连接。
6.根据权利要求1所述的方法,其特征在于,在形成所述第二铜金属互连结构的工序中同时形成所述伪铜金属层。
7.一种采用权利要求1-6之一所述的方法制造的半导体器件。
8.一种电子装置,所述电子装置包括权利要求7所述的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410438535.7A CN105374740B (zh) | 2014-08-29 | 2014-08-29 | 一种半导体器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410438535.7A CN105374740B (zh) | 2014-08-29 | 2014-08-29 | 一种半导体器件及其制造方法、电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105374740A true CN105374740A (zh) | 2016-03-02 |
CN105374740B CN105374740B (zh) | 2018-10-23 |
Family
ID=55376806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410438535.7A Active CN105374740B (zh) | 2014-08-29 | 2014-08-29 | 一种半导体器件及其制造方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105374740B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110112056A (zh) * | 2019-04-25 | 2019-08-09 | 中国科学院上海微***与信息技术研究所 | 一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1877834A (zh) * | 2005-06-08 | 2006-12-13 | 三星电子株式会社 | 半导体集成电路器件及其制造方法 |
CN101021680A (zh) * | 2006-02-14 | 2007-08-22 | 富士通株式会社 | 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件 |
US20080122103A1 (en) * | 2006-11-29 | 2008-05-29 | International Business Machines Corporation | Embedded nano uv blocking barrier for improved reliability of copper/ultra low k interlevel dielectric electronic devices |
CN101295722A (zh) * | 2007-04-23 | 2008-10-29 | 冲电气工业株式会社 | 半导体器件及其制造方法、光测定装置、光检测装置 |
US20090014778A1 (en) * | 2007-07-11 | 2009-01-15 | Koichi Kawashima | Nonvolatile semiconductor memory device and method for fabricating the same |
US20100038739A1 (en) * | 2008-08-18 | 2010-02-18 | Kenichirou Sugio | Semiconductor device and fabrication process thereof |
US20110081776A1 (en) * | 2009-10-06 | 2011-04-07 | Kotaro Nomura | Method for manufacturing semiconductor device |
-
2014
- 2014-08-29 CN CN201410438535.7A patent/CN105374740B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1877834A (zh) * | 2005-06-08 | 2006-12-13 | 三星电子株式会社 | 半导体集成电路器件及其制造方法 |
CN101021680A (zh) * | 2006-02-14 | 2007-08-22 | 富士通株式会社 | 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件 |
US20080122103A1 (en) * | 2006-11-29 | 2008-05-29 | International Business Machines Corporation | Embedded nano uv blocking barrier for improved reliability of copper/ultra low k interlevel dielectric electronic devices |
CN101295722A (zh) * | 2007-04-23 | 2008-10-29 | 冲电气工业株式会社 | 半导体器件及其制造方法、光测定装置、光检测装置 |
US20090014778A1 (en) * | 2007-07-11 | 2009-01-15 | Koichi Kawashima | Nonvolatile semiconductor memory device and method for fabricating the same |
US20100038739A1 (en) * | 2008-08-18 | 2010-02-18 | Kenichirou Sugio | Semiconductor device and fabrication process thereof |
US20110081776A1 (en) * | 2009-10-06 | 2011-04-07 | Kotaro Nomura | Method for manufacturing semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110112056A (zh) * | 2019-04-25 | 2019-08-09 | 中国科学院上海微***与信息技术研究所 | 一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105374740B (zh) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107706204B (zh) | 包含存储器区域及逻辑区域的集成电路ic | |
US10593591B2 (en) | Interconnect structure | |
CN102820280B (zh) | 用于集成电路的非分层式金属层 | |
US9362222B2 (en) | Interconnection between inductor and metal-insulator-metal (MIM) capacitor | |
US8866297B2 (en) | Air-gap formation in interconnect structures | |
JP2005064226A (ja) | 配線構造 | |
US9318545B2 (en) | Resistor structure and method for forming the same | |
CN104347476A (zh) | 一种半导体器件及其制造方法 | |
CN103165414A (zh) | 形成用于半导体器件的图案的方法 | |
CN103247683B (zh) | 半导体器件和用于制造半导体器件的方法 | |
CN103515297B (zh) | 一种半导体器件的制造方法 | |
CN105374740A (zh) | 一种半导体器件及其制造方法、电子装置 | |
US9406883B1 (en) | Structure and formation method of memory device | |
CN104022068A (zh) | 半导体结构及其形成方法 | |
CN104658967A (zh) | 一种半导体器件及其制造方法 | |
CN104241114A (zh) | 一种半导体器件的制造方法 | |
CN104733373A (zh) | 一种半导体器件的制造方法 | |
CN104681484B (zh) | 一种半导体器件的制造方法 | |
CN104112701B (zh) | 半导体结构及其制造方法 | |
US8647977B2 (en) | Methods of forming interconnects | |
CN104347487A (zh) | 一种半导体器件的制造方法 | |
US8664743B1 (en) | Air-gap formation in interconnect structures | |
CN105097656B (zh) | 一种半导体器件及其制作方法、电子装置 | |
JP4850891B2 (ja) | 配線構造の製造方法 | |
CN104733372A (zh) | 一种半导体器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |