CN105355620B - 一种铜互连结构及其制造方法 - Google Patents

一种铜互连结构及其制造方法 Download PDF

Info

Publication number
CN105355620B
CN105355620B CN201510953119.5A CN201510953119A CN105355620B CN 105355620 B CN105355620 B CN 105355620B CN 201510953119 A CN201510953119 A CN 201510953119A CN 105355620 B CN105355620 B CN 105355620B
Authority
CN
China
Prior art keywords
copper
interconnection structure
layer
barrier layer
ruthenium metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510953119.5A
Other languages
English (en)
Other versions
CN105355620A (zh
Inventor
钟旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201510953119.5A priority Critical patent/CN105355620B/zh
Publication of CN105355620A publication Critical patent/CN105355620A/zh
Application granted granted Critical
Publication of CN105355620B publication Critical patent/CN105355620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer

Abstract

本发明属于半导体集成电路制造工艺技术领域,公开了一种铜互连结构,其包括半导体衬底、介质层、石墨烯阻挡层、钌金属阻挡层以及金属铜。本本发明提供了一种铜互连结构及其制造方法,采用钌金属阻挡层可以省去铜籽晶层,可直接进行后续的选择性铜电镀工艺,由于钌金属阻挡层较薄,其阻挡能力有限,但与其相配合的石墨烯阻挡层能有效阻挡金属铜向介质层扩散,并且其电阻率比铜更低,产生的电阻可忽略不记,从而使铜互连的整体电阻变化很小,器件功耗降低;同时,由于石墨烯阻挡层的厚度较薄,可以很好的保持通孔的轮廓形貌,不影响后续的铜电镀工艺的填充性,避免金属铜产生缝隙,提高了器件的良率和一致性。

Description

一种铜互连结构及其制造方法
技术领域
本发明属于半导体集成电路制造工艺技术领域,涉及一种铜互连结构及其制造方法。
背景技术
随着CMOS晶体管尺寸不断地缩小,在高效率,高密度集成电路中的晶体管数量上升到几千万个,这些数量庞大的有源元件的信号集成需要多大十层以上的高密度金属连线,然而这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路的主要因素,因此,半导体工业已经从原来的铝互连工艺逐渐发展为金属铜互连。
图1为现有的制备铜互连结构的工艺流程图,该方法包括以下步骤:
步骤S01,请参见图1a,提供一半导体衬底101,并在半导体衬底101上沉积低介电常数介质层102,采用光刻和刻蚀工艺在低介电常数介质层102上形成通孔103;
步骤S02,请参见图1b,在通孔103的底部、侧壁以及低介电常数介质层102的上表面形成阻挡层104和铜籽晶层105。
步骤S03,请参见图1c,在通孔103内填充铜互连层106,且铜互连层106覆盖铜籽晶层105的上表面;
步骤S04,请参见图1d,去除通孔外的铜互连层106、铜籽晶层105以及阻挡层104,形成铜互连结构107。
在目前的铜互连结构的制备工艺中,具有以下缺陷:
首先,现有的铜互连工艺对于28nm技术及以下,阻挡层104的厚度占整个铜互连通孔特征尺寸的比例越来越高,导致整个铜导线结构的电阻上升,器件功耗上升(以阻挡层TaN为例,阻挡层TaN的电阻率为200μΩcm,Cu导线的电阻率为1.69μΩcm)。
其次,请参见图2a,在沉积阻挡层104和铜籽晶层105时,通常采用物理气相沉积(PVD)的方式,在通孔顶部会出现悬突201现象,使通孔轮廓形貌变化,导致通孔开口尺寸变小,对后续铜电镀的填充造成困难,容易在通孔中产生空洞202等缺陷,影响铜互连结构的可靠性。
此外,请参见图2b,在去除通孔外的铜互连层106、铜籽晶层105以及阻挡层104的过程中,由于采用了机械性能较弱的低介电常数介质层102,会因为压力和横向剪切力而导致低介电常数介质层102出现断裂或分层203(delamination),使铜互连结构良率降低;同时,请参见图2c,由于阻挡层104(Ta/TaN)和铜互连层106之间存在电位差异,在CMP过程中会产生电偶腐蚀(galvanic corrosion)而使通孔中的部分铜缺失204,造成铜互连结构可靠性降低。因此,本领域技术人员亟需提供一种铜互连结构及其制造方法,改善现有铜互连结构的形貌,保证后续铜互连层的填充性,提高器件的良率和一致性。
发明内容
本发明所要解决的技术问题是提供一种铜互连结构及其制造方法,改善现有铜互连结构的形貌,保证后续铜互连层的填充性,提高器件的良率和良率。
为了解决上述技术问题,本发明提供了一种铜互连结构,所述铜互连结构包括:
半导体衬底;
介质层,所述介质层覆盖在所述衬底的上表面,且所述介质层上具有一通孔;
石墨烯阻挡层,形成在所述通孔的底部以及侧壁;
钌金属阻挡层,覆盖在所述石墨烯阻挡层的底部以及侧壁;
金属铜,填充在所述通孔内,且所述金属铜的上表面与所述介质层的上表面平齐。
优选的,所述介质层的材料为SiO2、SiN、低介电常数材料、超低介电常数材料或六方氮化硼层中的一种或多种。
优选的,所述介质层从下往上依次包括黑钻石材料层以及六方氮化硼层。
本发明还提供一种制造铜互连结构的方法,包括以下步骤:
步骤S01,提供一具有介质层的衬底,所述介质层上形成一通孔;
步骤S02,在所述通孔中依次生长石墨烯阻挡层以及钌金属阻挡层;
步骤S03,在所述通孔内形成第一光刻胶,并以其为掩膜去除所述石墨烯阻挡层上表面的钌金属阻挡层;
步骤S04,去除所述第一光刻胶,并清洗衬底表面;
步骤S05,采用选择性铜电镀工艺在所述通孔内填充金属铜,且所述金属铜的上表面与所述介质层的上表面平齐;
步骤S06,在所述金属铜的上表面形成与其宽度相等的第二光刻胶,并以所述第二光刻胶为掩膜去除所述介质层上表面的石墨烯阻挡层;
步骤S07,去除所述第二光刻胶,形成铜互连结构。
优选的,步骤S02中,采用低温化学气相沉积法、原子气相沉积法、SiC热分解法或氧化还原法形成所述石墨烯阻挡层,所述石墨烯阻挡层的厚度为0.34-3.4nm。
优选的,步骤S02中,采用原子气相沉积法形成所述钌金属阻挡层,所述钌金属阻挡层的厚度为1-3nm。
优选的,步骤S03中,采用湿法刻蚀工艺或反应离子刻蚀工艺去除所述石墨烯阻挡层上表面的钌金属阻挡层。
优选的,采用湿法刻蚀工艺去除所述钌金属阻挡层的刻蚀药液为硝酸铈铵和硝酸的混合液、HNO3和NH4F的混合液、H2SO4和H2O2的混合液、稀HF的一种或多种。
优选的,采用反应离子刻蚀工艺去除所述钌金属阻挡层的刻蚀气体为含F、Cl或XeF气体中的一种或多种。
优选的,步骤S06中,采用干法刻蚀工艺去除所述石墨烯阻挡层的刻蚀气体为H2、O2或CxFy气体的一种或多种。
本发明提供了一种铜互连结构及其制造方法,石墨烯阻挡层以及钌金属阻挡层替代了现有的阻挡层,采用钌金属阻挡层可以省去铜籽晶层,可直接进行后续的选择性铜电镀工艺,由于钌金属阻挡层较薄,其阻挡能力有限,但与其相配合的石墨烯阻挡层由于其所有的sp2杂化的碳原子均饱和成键,其原子排列呈蜂巢结构十分稳定,能有效阻挡金属铜向介质层扩散,并且其电阻率比铜更低,产生的电阻可忽略不记,从而使铜互连的整体电阻变化很小,器件功耗降低;同时,由于石墨烯阻挡层的厚度较薄,可以很好的保持通孔的轮廓形貌,不影响后续的铜电镀工艺的填充性,避免金属铜产生缝隙;此外,石墨烯阻挡层由于其导电性能,可以实现后续的选择性铜电镀工艺,即金属铜只在通孔中的钌金属阻挡层上电镀沉淀,而避免在石墨烯阻挡层上进行铜电镀工艺。本发明采用选择性铜电镀工艺以及光刻、刻蚀工艺形成铜互连结构,避免了传统制备工艺中的化学机械研磨工艺,避免了在化学机械研磨工艺过程中产生的各种缺陷,提高器件的良率和良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a-图1d为现有的铜互连结构的结构示意图;
图2a-图2c为现有的铜互连结构中的缺陷示意图;
图3为本发明提出的铜互连结构的制造方法的流程示意图;
图4a-图4g为本发明提出的形成铜互连结构的工艺步骤的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
上述及其它技术特征和有益效果,将结合实施例及附图对本发明提出的铜互连结构及其制造方法进行详细说明。图3为本发明提出的铜互连结构的制造方法的流程示意图;图4a-图4g为本发明提出的形成铜互连结构的工艺步骤的示意图。
本发明提供了一种铜互连结构,其包括半导体衬底401、介质层402、石墨烯阻挡层404、钌金属阻挡层405以及金属铜407;其中,介质层402覆盖在衬底401的上表面,且介质层401上具有一通孔403,石墨烯阻挡层404形成在通孔403的底部以及侧壁,钌金属阻挡层405覆盖在石墨烯阻挡层404的底部以及侧壁,金属铜407填充在通孔403内,且金属铜407的上表面与介质层402的上表面平齐。
本发明所公开的铜互连结构可以通过许多方法制作,以下所述的是本法明所提出的制造如图3所示一个实施例的工艺流程。如图3所示,本发明实施例提供一种制造铜互连结构的方法,包括以下步骤:
步骤S01,请参阅图4a,提供一具有介质层402的衬底401,介质层402上形成一通孔403。
本步骤中,衬底401的材料优选为Si,介质层402的材料优选为SiO2、SiN、低介电常数材料、超低介电常数材料或六方氮化硼层中的一种或多种,其中,低介电常数材料指介电常数小于3的材料,超低介电常数材料指介电常数小于2.5的材料。本实施例中的介质层402从下往上依次包括黑钻石材料层(Black Diamond,BD)402a以及六方氮化硼层402b,六方氮化硼层402b的厚度为15nm;本实施例中的通孔403的尺寸的深度优选为250nm,通孔403特征尺寸优选为65nm。本实施例中采用六方氮化硼层402b可保证后续石墨烯阻挡层404的生长质量。
步骤S02,请参阅图4b,在通孔403中依次生长石墨烯阻挡层404以及钌金属阻挡层405。
本步骤中,采用低温化学气相沉积法、原子气相沉积法、SiC热分解法或氧化还原法形成石墨烯阻挡层404,石墨烯阻挡层404的厚度优选为0.34-3.4nm,本实施例中的石墨烯阻挡层404的厚度为1.7nm;同时,采用原子气相沉积法形成钌金属阻挡层405,钌金属阻挡层405的厚度优选为1-3nm,实施例中的钌金属阻挡层405的厚度为2nm。
步骤S03,请参阅图4c,在通孔403内形成第一光刻胶406,并以其为掩膜去除石墨烯阻挡层404上表面的钌金属阻挡层405。
本步骤中,采用湿法刻蚀工艺或反应离子刻蚀工艺去除石墨烯阻挡层404上表面的钌金属阻挡层405,其中,采用湿法刻蚀工艺去除钌金属阻挡层405的刻蚀药液为硝酸铈铵和硝酸的混合液、HNO3和NH4F的混合液、H2SO4和H2O2的混合液、稀HF的一种或多种,采用反应离子刻蚀工艺去除钌金属阻挡层405的刻蚀气体为含F、Cl或XeF气体中的一种或多种。本实施例中,采用HF和NH4F的混合液以及HNO3和NH4F的混合液去除钌金属阻挡层405。由于本实施例中的石墨烯阻挡层404化学性质稳定,耐酸碱,因此,本实施例中的湿法刻蚀工艺停止在石墨烯阻挡层404上表面。
步骤S04,请参阅图4d,去除第一光刻胶406,并清洗衬底表面。
本步骤中,可采用湿法刻蚀工艺去除第一光刻胶406,其中,刻蚀药液优选为二甲亚砜、氟化氨和氢氟酸的混合溶液。
步骤S05,请参阅图4e,采用选择性铜电镀工艺在通孔403内填充金属铜407,且金属铜407的上表面与介质层402的上表面平齐。
本实施例中由于晶片表面被石墨烯阻挡层404覆盖,由于石墨烯具有良好的导电性能,因此可以进行铜电镀工艺。进一步地,由于只有通孔403中具有钌金属阻挡层405,因此铜电镀工艺具有选择性,即只在通孔403内沉积,而在表面的石墨烯阻挡层404上不沉积。
步骤S06,请参阅图4f,在金属铜407的上表面形成与其宽度相等的第二光刻胶408,并以第二光刻胶408为掩膜去除介质层402上表面的石墨烯阻挡层404。
本步骤中,优选采用干法刻蚀工艺去除石墨烯阻挡层404的刻蚀气体为H2、O2或CxFy气体的一种或多种。在本实施例中,去除表面的石墨烯阻挡层404采用是含O2气体的干法刻蚀方法。
步骤S07,请参阅图4g,去除第二光刻胶408,形成铜互连结构。
本步骤中,可采用湿法刻蚀工艺去除第二光刻胶408,刻蚀药液优选为乙醇胺、叔胺、氟化氢和氢氧化铵的混合液;去除第二光刻胶408后,可对晶片进行进一步清洗,形成铜互连结构。
综上所述,本发明提供了一种铜互连结构及其制造方法,石墨烯阻挡层以及钌金属阻挡层替代了现有的阻挡层,采用钌金属阻挡层可以省去铜籽晶层,可直接进行后续的选择性铜电镀工艺,由于钌金属阻挡层较薄,其阻挡能力有限,但与其相配合的石墨烯阻挡层由于其所有的sp2杂化的碳原子均饱和成键,其原子排列呈蜂巢结构十分稳定,能有效阻挡金属铜向介质层扩散,并且其电阻率比铜更低,产生的电阻可忽略不记,从而使铜互连的整体电阻变化很小,器件功耗降低;同时,由于石墨烯阻挡层的厚度较薄,可以很好的保持通孔的轮廓形貌,不影响后续的铜电镀工艺的填充性,避免金属铜产生缝隙;此外,石墨烯阻挡层由于其导电性能,可以实现后续的选择性铜电镀工艺,即金属铜只在通孔中的钌金属阻挡层上电镀沉淀,而避免在石墨烯阻挡层上进行铜电镀工艺。本发明采用选择性铜电镀工艺以及光刻、刻蚀工艺形成铜互连结构,避免了传统制备工艺中的化学机械研磨工艺,避免了在化学机械研磨工艺过程中产生的各种缺陷,提高器件的良率和良率。
上述说明示出并描述了本发明的若干优选实施例,但如前所述,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。

Claims (9)

1.一种铜互连结构,其特征在于,所述铜互连结构包括:
半导体衬底;
介质层,所述介质层覆盖在所述衬底的上表面,且所述介质层上具有一通孔,所述介质层从下往上依次包括黑钻石材料层以及六方氮化硼层;
石墨烯阻挡层,形成在所述通孔的底部以及侧壁;
钌金属阻挡层,覆盖在所述石墨烯阻挡层的底部以及侧壁;
金属铜,填充在所述通孔内,且所述金属铜的上表面与所述介质层的上表面平齐。
2.根据权利要求1所述的铜互连结构,其特征在于,所述介质层的材料为SiO2、SiN、低介电常数材料、超低介电常数材料或六方氮化硼层中的一种或多种。
3.一种制造如权利要求1~2任一所述的铜互连结构的方法,其特征在于,包括以下步骤:
步骤S01,提供一具有介质层的衬底,所述介质层上形成一通孔;
步骤S02,在所述通孔中依次生长石墨烯阻挡层以及钌金属阻挡层;
步骤S03,在所述通孔内形成第一光刻胶,并以其为掩膜去除所述石墨烯阻挡层上表面的钌金属阻挡层;
步骤S04,去除所述第一光刻胶,并清洗衬底表面;
步骤S05,采用选择性铜电镀工艺在所述通孔内填充金属铜,且所述金属铜的上表面与所述介质层的上表面平齐;
步骤S06,在所述金属铜的上表面形成与其宽度相等的第二光刻胶,并以所述第二光刻胶为掩膜去除所述介质层上表面的石墨烯阻挡层;
步骤S07,去除所述第二光刻胶,形成铜互连结构。
4.根据权利要求3所述的铜互连结构的制造方法,其特征在于,步骤S02中,采用低温化学气相沉积法、原子气相沉积法、SiC热分解法或氧化还原法形成所述石墨烯阻挡层,所述石墨烯阻挡层的厚度为0.34-3.4nm。
5.根据权利要求3所述的铜互连结构的制造方法,其特征在于,步骤S02中,采用原子气相沉积法形成所述钌金属阻挡层,所述钌金属阻挡层的厚度为1-3nm。
6.根据权利要求3所述的铜互连结构的制造方法,其特征在于,步骤S03中,采用湿法刻蚀工艺或反应离子刻蚀工艺去除所述石墨烯阻挡层上表面的钌金属阻挡层。
7.根据权利要求6所述的铜互连结构的制造方法,其特征在于,采用湿法刻蚀工艺去除所述钌金属阻挡层的刻蚀药液为硝酸铈铵和硝酸的混合液、HNO3和NH4F的混合液、H2SO4和H2O2的混合液、稀HF的一种或多种。
8.根据权利要求6所述的铜互连结构的制造方法,其特征在于,采用反应离子刻蚀工艺去除所述钌金属阻挡层的刻蚀气体为含F、Cl或XeF气体中的一种或多种。
9.根据权利要求3~8任一所述的铜互连结构的制造方法,其特征在于,步骤S06中,采用干法刻蚀工艺去除所述石墨烯阻挡层的刻蚀气体为H2、O2或CxFy气体的一种或多种。
CN201510953119.5A 2015-12-17 2015-12-17 一种铜互连结构及其制造方法 Active CN105355620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510953119.5A CN105355620B (zh) 2015-12-17 2015-12-17 一种铜互连结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510953119.5A CN105355620B (zh) 2015-12-17 2015-12-17 一种铜互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN105355620A CN105355620A (zh) 2016-02-24
CN105355620B true CN105355620B (zh) 2018-06-22

Family

ID=55331559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510953119.5A Active CN105355620B (zh) 2015-12-17 2015-12-17 一种铜互连结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105355620B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148356A (zh) * 2017-06-15 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10847463B2 (en) * 2017-08-22 2020-11-24 Applied Materials, Inc. Seed layers for copper interconnects
CN107993928B (zh) * 2017-11-20 2020-05-12 长江存储科技有限责任公司 一种抑制晶圆混合键合中铜电迁移的方法
KR102554839B1 (ko) * 2018-08-11 2023-07-11 어플라이드 머티어리얼스, 인코포레이티드 그래핀 확산 장벽
CN110759334B (zh) * 2019-12-06 2023-07-28 上海集成电路研发中心有限公司 一种石墨烯沟道结构及其制作方法
CN116153861B (zh) * 2023-04-19 2023-07-11 武汉楚兴技术有限公司 一种半导体结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348731B1 (en) * 1997-05-30 2002-02-19 International Business Machines Corporation Copper interconnections with enhanced electromigration resistance and reduced defect sensitivity and method of forming same
CN102593097A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
CN103378064A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797608B1 (en) * 2000-06-05 2004-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming multilayer diffusion barrier for copper interconnections
US6967155B2 (en) * 2003-07-11 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion of copper and etch stop layer for copper alloy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348731B1 (en) * 1997-05-30 2002-02-19 International Business Machines Corporation Copper interconnections with enhanced electromigration resistance and reduced defect sensitivity and method of forming same
CN102593097A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
CN103378064A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法

Also Published As

Publication number Publication date
CN105355620A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
CN105355620B (zh) 一种铜互连结构及其制造方法
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
TWI466232B (zh) 半導體結構與基於該半導體結構之裝置的處理方法
CN100481380C (zh) 半导体元件中内连线结构的制造方法
JP2000269213A5 (zh)
KR101456780B1 (ko) 향상된 증착 선택도를 위한 캡핑층
JP2010045204A (ja) 半導体基板、半導体装置およびその製造方法
CN105552117B (zh) 一种具有金属栅电极的半导体器件及其制造方法
CN209045566U (zh) 导电插塞结构及半导体器件
CN103000575A (zh) 一种铜互连结构及其形成方法
JP2004214617A (ja) 金属−絶縁体−金属キャパシターの製造方法
CN104851835B (zh) 金属互连结构及其形成方法
TW201017821A (en) Structure to facilitate plating into high aspect ratio vias
CN110571189B (zh) 导电插塞及其形成方法、集成电路
CN102222638B (zh) 一种去除铜导线之间铜残留的方法
CN107154380B (zh) 一种金属互连结构的制备方法
KR100562315B1 (ko) 반도체소자의 플러그 제조 방법
KR102301933B1 (ko) 반도체 소자의 제조 방법
WO2022142308A1 (zh) 半导体结构及其形成方法
CN103681286B (zh) 层排列的制造方法以及层排列
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
TW201916194A (zh) 金屬配線之形成方法
US20220216160A1 (en) Semiconductor structure and formation method thereof
CN110571186B (zh) 金属纳米线的制造方法与半导体器件及其制造方法
JP2009117633A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Copper interconnection structure and making method thereof

Effective date of registration: 20200228

Granted publication date: 20180622

Pledgee: BANK OF SHANGHAI CO.,LTD.

Pledgor: SHANGHAI IC R & D CENTER Co.,Ltd.

Registration number: Y2020980000384

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230523

Granted publication date: 20180622

Pledgee: BANK OF SHANGHAI CO.,LTD.

Pledgor: SHANGHAI IC R & D CENTER Co.,Ltd.

Registration number: Y2020980000384

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A copper interconnect structure and its manufacturing method

Effective date of registration: 20230525

Granted publication date: 20180622

Pledgee: Shanghai Bank Co.,Ltd. Pudong Avenue Branch

Pledgor: SHANGHAI IC R & D CENTER Co.,Ltd.

Registration number: Y2023310000213