CN105337272A - 静电释放保护电路 - Google Patents

静电释放保护电路 Download PDF

Info

Publication number
CN105337272A
CN105337272A CN201510464933.0A CN201510464933A CN105337272A CN 105337272 A CN105337272 A CN 105337272A CN 201510464933 A CN201510464933 A CN 201510464933A CN 105337272 A CN105337272 A CN 105337272A
Authority
CN
China
Prior art keywords
protection module
electrostatic discharge
semiconductor transistor
discharge protection
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510464933.0A
Other languages
English (en)
Other versions
CN105337272B (zh
Inventor
黄柏狮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105337272A publication Critical patent/CN105337272A/zh
Application granted granted Critical
Publication of CN105337272B publication Critical patent/CN105337272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种ESD保护电路，包含第一、第二电压垫，I/O垫，第一、第二ESD保护模块，MOS晶体管，及ESD检测电路。第一ESD保护模块包含第一端及第二端，第一端耦接于第一电压垫。MOS晶体管包含第三端、第四端及控制端，第三端耦接于第一ESD保护模块的第二端，第四端耦接于I/O垫，控制端用于接收控制信号。第二ESD保护模块包含第五端及第六端，第五端耦接于MOS晶体管的第三端，第六端耦接于第二电压垫。ESD检测电路，用于检测是否存在ESD电压，以及产生控制信号用于当检测到ESD电压时将MOS晶体管控制为导通，以及当未检测到ESD电压时将MOS晶体管控制为不导通。上述ESD保护电路使得信号摆幅不再被限制在第一预定电压VDD到第二预定电压VSS之间的范围。

Description

静电释放保护电路
技术领域
本发明所揭示的实施方式是有关于静电释放(Electro-StaticDischarge,以下简称为ESD)保护电路。
背景技术
ESD保护电路是用于保护内部电路，防止内部电路受到ESD电压的损害。图1是相关技术领域ESD保护电路100的电路示意图。如图1所示，ESD保护电路100包含第一ESD保护模块101、第二ESD保护模块103、第一电压垫VP1、第二电压垫VP2、以及输入/输出(Input/Output，以下简称为I/O)垫IP。在正常模式下(即ESD电压未出现时)，第一电压垫VP1耦接于第一预定电压VDD，并且第二电压垫VP2耦接于第二预定电压VSS。如果ESD电压出现，则第一电压垫VP1或者第二电压垫VP2接地，从而使得ESD电压产生的电流能够基于ESD电压的值，通过第一ESD保护模块101流至第一电压垫VP1，或者通过第二ESD保护模块103流至第二电压垫VP2。通过这种方式，ESD电压产生的电流不会流至内部电路，从而内部电路得到保护。本领域技术人员应了解其他关于ESD保护电路的详细概念，因此出于简洁的目的不再详述。
但是，此架构下，传送至内部电路的信号摆幅被限制在第二预定电压VSS和第一预定电压VDD之间的范围。
发明内容
由此，本发明的一个目的在于提供不限制信号摆幅的ESD保护电路。
本发明一实施方式揭示一种ESD保护电路，包含第一电压垫、第二电压垫、I/O垫、第一ESD保护模块、MOS晶体管、第二ESD保护模块、ESD检测电路。第一ESD保护模块包含第一端以及第二端，其中第一端耦接于第一电压垫。MOS晶体管包含第三端、第四端以及控制端，其中第三端耦接于第一ESD保护模块的第二端，第四端耦接于I/O垫，控制端用于接收控制信号，其中第三端以及第四端皆没有与电源电平或接地电平直接耦接。第二ESD保护模块包含第五端以及第六端，其中第五端耦接于该MOS晶体管的第三端，以及第六端耦接于第二电压垫。ESD检测电路，用于检测是否存在ESD电压，以及产生控制信号用于当检测到ESD电压时将MOS晶体管控制为导通，以及当未检测到ESD电压时将MOS晶体管控制为不导通。
从上述实施方式来看，ESD保护电路能够与内部电路隔离，以使得信号摆幅不再被限制在第一预定电压VDD到第二预定电压VSS之间的范围。此外，如果PMOS晶体管被用作开关，则不再需要用于深N井(deepN-well)的遮罩(mask)，由此节省了成本。
本领域的技术人员在阅读各附图及说明所描述的较佳实施方式的详细内容后能够毫无疑义地了解本发明的各发明目的。
附图说明
图1是相关技术领域ESD保护电路的电路示意图。
图2是依据本发明一实施方式，ESD保护电路的电路示意图。。
图3与图4是解释图2所示实施方式中可能ESD路径的示意图。。
图5-图6是依据本发明不同实施方式，ESD保护电路中开关的详细结构电路示意图。
图7是依据本发明一实施方式，ESD保护电路中ESD检测电路和钳位电路的详细结构电路示意图。
图8-图10是依据本发明不同实施方式，ESD保护电路中ESD保护模块的详细结构电路示意图。
具体实施方式
图2是依据本发明一实施方式，ESD保护电路200的电路示意图。如图2所示，ESD保护电路200包含第一ESD保护模块201、第二ESD保护模块203、I/O垫IP、第一电压垫VP1、第二电压垫VP2、ESD检测电路207以及开关SW(本范例中，为金属氧化物半导体(Metal-Oxid-Semiconductor，以下简称为MOS)晶体管)。第一ESD保护模块201包含第一端，耦接于第一电压垫VP1。第二ESD保护模块203耦接于开关SW的第一端，以及耦接于第二电压垫VP2的第二端。开关SW包含耦接于第一ESD保护模块201第二端的第一端、耦接于I/O垫IP的第二端、以及用于接收控制信号CS的控制端。控制信号CS控制开关SW导通或者不导通。开关SW的第一端和第二端都没有直接耦接于电源或地电平。ESD检测电路207检测是否存在ESD电压，用于产生控制信号CS，当检测到ESD电压时控制开关SW导通，并且当没有检测到ESD电压时控制开关SW不导通。
因为在正常模式下(即ESD电压不存在时)，开关SW是不导通的，所以ESD保护电路200在正常模式下是与内部电路隔离的。由此，信号摆幅不再被限制在第二预定电压VSS和第一预定电压VDD之间的范围。本实施方式中，ESD保护电路200还包含钳位电路209，用于将ESD检测电路207的装置钳位，以操作在适当电压下。然而，本发明并非限定ESD检测电路207必须包含钳位电路209。
图2所示实施方式中ESD路径的一些范例在图3和图4中进行描述。图3与图4是解释图2所示实施方式中可能ESD路径的示意图。如图3所示，PD模式下，I/O垫IP上出现正的ESD电压，并且流向接地的第一电压垫VP1。PD模式的ESD路径通过第一ESD保护模块201。ND模式下，I/O垫IP上出现负的ESD电压，并且流向接地的第一电压垫VP1。ND模式的ESD路径通过钳位电路209以及第二ESD保护模块203。如图4所示，PS模式下，I/O垫IP上出现正的ESD电压，并且流向接地的第二电压垫VP2。PS模式的ESD路径通过第一ESD保护模块201以及钳位电路209。NS模式下，I/O垫IP上出现负的ESD电压，并且流向接地的第二电压垫VP2。NS模式的ESD路径通过第二ESD保护模块203。
图5-图6是依据本发明不同实施方式，ESD保护电路中开关的详细结构电路示意图。图5中，P沟道金属氧化物半导体(PositivechannelMetalOxideSemiconductor，以下简称为PMOS)晶体管P被用作图2中的开关SW。PMOS晶体管P包含第一端作为开关的第一端(即耦接于第一ESD保护模块201和第二ESD保护模块203的一端)，包含第二端作为开关的第二端(即耦接于I/O垫IP的一端)，还包含闸极端作为开关的控制端(即接收控制信号CS的一端)。由此，图5所示的实施方式中，当ESD检测电路207检测到ESD电压时，ESD检测电路207产生具有负电压电平的控制信号CS给PMOS晶体管P以控制PMOS晶体管P导通。正常模式下，ESD检测电路207控制PMOS晶体管P不导通。图6所示的实施方式中，N沟道金属氧化物半导体(NegativechannelMetalOxideSemiconductor，以下简称为NMOS)晶体管N被用作图2中的开关SW。NMOS晶体管N包含第一端作为开关的第一端(即耦接于第一ESD保护模块201和第二ESD保护模块203的一端)，包含第二端作为开关的第二端(即耦接于I/O垫IP的一端)，还包含闸极端作为开关的控制端(即接收控制信号CS的一端)。相似的，图6所示的实施方式中，当ESD检测电路207检测到ESD电压时，ESD检测电路207产生具有正电压电平的控制信号CS给NMOS晶体管N以控制NMOS晶体管N导通。正常模式下，ESD检测电路207控制NMOS晶体管N不导通。
图7是依据本发明一实施方式，ESD保护电路中ESD检测电路和钳位电路的详细结构电路示意图。图7所示实施方式中，ESD检测电路207包含反相器INV、电阻R和电容C。此外，钳位电路209包含NMOS晶体管NC。然而，ESD检测电路207和钳位电路209可以包含其他电路，而不限于此实施方式。
图8-图10是依据本发明不同实施方式，ESD保护电路中ESD保护模块的详细结构电路示意图。请注意，为简洁，图2中的一些装置并未显示于图8-图10中。图8中，第一ESD保护模块201是第一二极管D1，包含阴极端作为第一ESD保护模块201的第一端，并且包含阳极端作为第一ESD保护模块201的第二端。第二ESD保护模块203是第二二极管D2，包含阴极端作为第二ESD保护模块203的第一端，并且包含阳极端作为第二ESD保护模块203的第二端。图9中，第一ESD保护模块201是PMOS晶体管Pe，包含第一端作为第一ESD保护模块201的第一端，并且包含第二端作为第一ESD保护模块201的第二端。第二ESD保护模块203是NMOS晶体管Ne，包含第一端作为第二ESD保护模块203的第一端，并且包含第二端作为第二ESD保护模块203的第二端。一实施方式中，PMOS晶体管Pe以及NMOS晶体管Ne的闸极端耦接于图2所示的ESD检测电路207，以使得当ESD电压出现时，ESD检测电路207能够将PMOS晶体管Pe或NMOS晶体管Ne控制为导通。
图10中，第一ESD保护模块201包含PMOS晶体管Pe1以及第一二极管De1。PMOS晶体管Pe1的第一端被用作第一ESD保护模块201的第一端，以及PMOS晶体管Pe1的第二端耦接于及第一二极管De1的阴极端。第一二极管De1的阳极端被用作第一ESD保护模块201的第二端。第二ESD保护模块203包含NMOS晶体管Ne1以及第二二极管De2。NMOS晶体管Ne1的第一端耦接于第二二极管De2的阳极端，以及NMOS晶体管Ne1的第二端被用作第二ESD保护模块203的第二端。第二二极管De2的阴极端被用作第二ESD保护模块203的第一端。一实施方式中，PMOS晶体管Pe1以及NMOS晶体管Ne1的闸极端耦接于图2所示的ESD检测电路207，以使得当ESD电压出现时，ESD检测电路207能够将PMOS晶体管Pe1或NMOS晶体管Ne1控制为导通。
从上述实施方式来看，ESD保护电路能够与内部电路隔离，以使得信号摆幅不再被限制在第一预定电压VDD到第二预定电压VSS之间的范围。此外，如果PMOS晶体管被用作开关，则不再需要用于深N井的遮罩，由此节省了成本。
在本发明教导下，本领域技术人员可以看到对所提出的装置和方法所做的多种修改和变形。因此，本发明的保护范围应当以权利要求书所界定的保护范围为准。

Claims (6)

1.一种静电释放保护电路，包含有：
第一电压垫；
第二电压垫；
输入/输出垫；
第一静电释放保护模块，包含第一端以及第二端，其中该第一端耦接于该第一电压垫；
金属氧化物半导体晶体管，包含第三端、第四端以及控制端，其中该第三端耦接于该第一静电释放保护模块的该第二端，该第四端耦接于该输入输出垫，该控制端用于接收控制信号，其中该第三端以及该第四端皆没有与电源电平或接地电平直接耦接；
第二静电释放保护模块，包含第五端以及第六端，其中该第五端耦接于该金属氧化物半导体晶体管的该第三端，以及该第六端耦接于该第二电压垫；以及
静电释放检测电路，用于检测是否存在静电释放电压，以及产生该控制信号用于当检测到该静电释放电压时将该金属氧化物半导体晶体管控制为导通，以及当未检测到该静电释放电压时将该金属氧化物半导体晶体管控制为不导通。
2.根据权利要求1所述的静电释放保护电路，其特征在于，该金属氧化物半导体晶体管是P沟道金属氧化物半导体晶体管，包含第七端、第八端以及闸极端，其中该第七端作为该金属氧化物半导体晶体管的该第三端，该第八端作为该金属氧化物半导体晶体管的该第四端，以及该闸极端作为该金属氧化物半导体晶体管的该控制端。
3.根据权利要求1所述的静电释放保护电路，其特征在于，该金属氧化物半导体晶体管是N沟道金属氧化物半导体晶体管，包含第七端、第八端以及闸极端，其中该第七端作为该金属氧化物半导体晶体管的该第三端，该第八端作为该金属氧化物半导体晶体管的该第四端，以及该闸极端作为该金属氧化物半导体晶体管的该控制端。
4.根据权利要求1所述的静电释放保护电路，其特征在于，该第一静电释放保护模块是第一二极管，包含第一阴极端和第一阳极端，其中该第一阴极端作为该第一静电释放保护模块的该第一端，以及该第一阳极端作为该第一静电释放保护模块的该第二端，该第二静电释放保护模块是第二二极管，包含第二阴极端和第二阳极端，其中该第二阴极端作为该第二静电释放保护模块的该第五端，以及该第二阳极端作为该第二静电释放保护模块的该第六端。
5.根据权利要求1所述的静电释放保护电路，其特征在于，该第一静电释放保护模块是P沟道金属氧化物半导体晶体管，包含第七端以及第八端，其中该第七端作为该第一静电释放保护模块的该第一端，以及该第八端作为该第一静电释放保护模块的该第二端，该第二静电释放保护模块是N沟道金属氧化物半导体晶体管，包含第九端以及第十端，其中该第九端作为该第二静电释放保护模块的该第五端，以及该第十端作为该第二静电释放保护模块的该第六端。
6.根据权利要求1所述的静电释放保护电路，其特征在于，
该第一静电释放保护模块包含P沟道金属氧化物半导体晶体管以及第一二极管，该P沟道金属氧化物半导体晶体管包含第七端以及第八端，该第一二极管包含第一阴极端和第一阳极端，其中该第七端被用作该第一静电释放保护模块的该第一端，该第八端耦接于该第一阴极端，以及该第一阳极端被用作该第一静电释放保护模块的该第二端；以及
该第二静电释放保护模块包含N沟道金属氧化物半导体晶体管以及第二二极管，该N沟道金属氧化物半导体晶体管包含第九端以及第十端，该第二二极管包含第二阴极端和第二阳极端，其中该第九端耦接于该第二阳极端，该第十端被用作该第二静电释放保护模块的该第五端，以及该第二阴极端被用作该第二静电释放保护模块的该第六端。
CN201510464933.0A 2014-08-05 2015-07-31 静电释放保护电路 Active CN105337272B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/451,434 US9214806B1 (en) 2014-08-05 2014-08-05 ESD protecting circuit
US14/451,434 2014-08-05

Publications (2)

Publication Number Publication Date
CN105337272A true CN105337272A (zh) 2016-02-17
CN105337272B CN105337272B (zh) 2018-05-08

Family

ID=54783248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510464933.0A Active CN105337272B (zh) 2014-08-05 2015-07-31 静电释放保护电路

Country Status (2)

Country Link
US (2) US9214806B1 (zh)
CN (1) CN105337272B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404562A (zh) * 2019-01-03 2020-07-10 瑞昱半导体股份有限公司 用于接收器的静电放电防护的方法、以及接收器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214806B1 (en) * 2014-08-05 2015-12-15 Mediatek Inc. ESD protecting circuit
US11081881B2 (en) * 2017-12-20 2021-08-03 Stmicroelectronics International N.V. Full swing positive to negative MOSFET supply clamp for electrostatic discharge (ESD) protection
US10965118B2 (en) * 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus
US10978444B2 (en) 2018-09-19 2021-04-13 Nxp B.V. RC-triggered bracing circuit
TWI677151B (zh) * 2018-12-10 2019-11-11 瑞昱半導體股份有限公司 用於接收器之靜電放電防護的方法、以及接收器
CN110137171A (zh) * 2019-05-16 2019-08-16 北京集创北方科技股份有限公司 指纹传感装置及电子设备
US11705725B2 (en) 2019-11-01 2023-07-18 Richwave Technology Corp. Integrated circuit with electrostatic discharge protection
US20220320849A1 (en) * 2021-04-06 2022-10-06 United Microelectronics Corp. Electrostatic discharge (esd) circuit and method to protect internal circuit from esd current
JP2023042331A (ja) * 2021-09-14 2023-03-27 キオクシア株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200924338A (en) * 2007-11-28 2009-06-01 Amazing Microelectronic Corp ESD protection circuit
CN101626154A (zh) * 2009-07-13 2010-01-13 浙江大学 集成电路esd全芯片防护电路
CN101908759A (zh) * 2009-06-08 2010-12-08 财团法人工业技术研究院 静电放电箝制电路
CN102255304A (zh) * 2011-07-19 2011-11-23 北京大学 Esd电源箝位电路
CN202917963U (zh) * 2012-11-16 2013-05-01 上海华虹集成电路有限责任公司 Esd保护网络电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900970B2 (en) * 2003-01-22 2005-05-31 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US7242561B2 (en) * 2005-01-12 2007-07-10 Silicon Integrated System Corp. ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
US9214806B1 (en) * 2014-08-05 2015-12-15 Mediatek Inc. ESD protecting circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200924338A (en) * 2007-11-28 2009-06-01 Amazing Microelectronic Corp ESD protection circuit
CN101908759A (zh) * 2009-06-08 2010-12-08 财团法人工业技术研究院 静电放电箝制电路
CN101626154A (zh) * 2009-07-13 2010-01-13 浙江大学 集成电路esd全芯片防护电路
CN102255304A (zh) * 2011-07-19 2011-11-23 北京大学 Esd电源箝位电路
CN202917963U (zh) * 2012-11-16 2013-05-01 上海华虹集成电路有限责任公司 Esd保护网络电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404562A (zh) * 2019-01-03 2020-07-10 瑞昱半导体股份有限公司 用于接收器的静电放电防护的方法、以及接收器

Also Published As

Publication number Publication date
US9679884B2 (en) 2017-06-13
CN105337272B (zh) 2018-05-08
US20160064926A1 (en) 2016-03-03
US9214806B1 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
CN105337272A (zh) 静电释放保护电路
US10535647B2 (en) Electrostatic discharge (ESD) protection circuit
CN102263397B (zh) 用于电子装置的保护电路和方法
US8508900B2 (en) Overvoltage protection circuit and electronic device comprising the same
TWI557542B (zh) 穿戴式裝置與其靜電防護電路
US8693150B2 (en) Semiconductor apparatus
US20100290165A1 (en) Circuit Arrangement for Protection Against Electrostatic Charges and Method for Dissipation Thereof
CN108028251A (zh) 静电放电保护装置以及电路设备
CN104283201A (zh) 输入级esd保护电路
US20100309593A1 (en) Semiconductor device and electrostatic discharge protection method for the semiconductor device
CN112673263B (zh) 毛刺信号检测电路、安全芯片和电子设备
US8243404B2 (en) ESD protection circuit with merged triggering mechanism
JP4670972B2 (ja) 集積回路装置、及び電子機器
CN104917165A (zh) 浪涌电压保护电路和方法
US20120038364A1 (en) Circuit for Monitoring of Accumulator Cells Connected in Series
CN103427826B (zh) 输出电路
US8817436B2 (en) Electrostatic discharge protection device
US10748890B2 (en) Negative voltage tolerant IO circuitry for IO pad
US10396068B2 (en) Electrostatic discharge protection device
US20120250235A1 (en) Interface module with protection circuit and electronic device
TW201532386A (zh) 可快速切換閘極電位之輸出緩衝器及靜電防護電路
CN114498596A (zh) 静电保护电路、静电保护方法及集成电路
CN110138375B (zh) 一种用于芯片管脚的电路
CN104467799A (zh) 输入输出电路装置
CN112421592A (zh) 芯片及静电放电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant