CN105321655A

CN105321655A - 片式电子器件和用于安装片式电子器件的板

Info

Publication number: CN105321655A
Application number: CN201410437940.7A
Authority: CN
Inventors: 房惠民; 郑汀爀; 金珆暎; 车慧娫
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2014-06-02
Filing date: 2014-08-29
Publication date: 2016-02-10
Anticipated expiration: 2034-08-29
Also published as: KR101558092B1; JP5932914B2; JP2015228477A; CN105321655B

Abstract

一种片式电子器件，其包括：磁体，该磁体包括绝缘基片和在该绝缘基片的至少一个表面上形成的线圈导线模型；以及外部电极，所述外部电极形成在磁体的两个端部上以连接至线圈导线模型的端部。线圈导线模型通过电镀形成，在磁体的沿着长度和厚度方向的横截面中，线圈导线模型中的最外线圈的宽度和内部线圈的宽度的比值为1.0至1.5。

Description

片式电子器件和用于安装片式电子器件的板

相关申请的交叉引用

本申请要求2014年6月2日提交至韩国知识产权局的韩国专利申请号10-2014-0066925的权益，该申请的内容通过引用结合至此。

背景技术

本发明涉及片式电子器件和用于安装片式电子器件的板。

作为片式电子器件，电感器是典型的无源元件，它与电阻器和电容器一起配置成去噪电子电路。利用电磁特性将电感器和电容器组合在一起以配置成对特定频带内的信号进行放大的谐振电路、滤波电路等。

近来，随着信息技术(IT)设备(例如，各种通信设备，显示设备等)的小型化和薄片化的加快，对用于使这些IT设备中应用的各种元件(例如，电感器，电容器，晶体管等)小型化和薄化的技术进行研究。电感器也迅速被小尺寸、高密度并且能够自动表面安装的芯片取代，并且开发出了薄膜式电感器，在薄膜式电感器中，磁性粉末和树脂的混合物形成在线圈模型上，线圈模型通过电镀形成于薄膜绝缘基片的上表面和下表面上。

通过在绝缘基片上形成线圈模型，并用磁性材料填充线圈模型的外部来制造该薄膜式电感器。

同时，为了降低电感器特性中的直流电阻(Rdc)，可以着重考虑电镀部分的面积。为此，使用了各向异性电镀法(anisotropicplatingmethod)，在该方法中，由于较高水平的电流密度，电镀部分仅仅向线圈的上方增长。

各向异性电镀法是这样一种技术：通过向低浓度无机材料施加高电流密度的电流，其限制电镀部分沿着线圈的宽度方向增长，同时允许电镀部分仅仅向线圈的上方增长，由此获得较高的线圈导线模型(coilconductorpattern)高宽比(A/R)。因此，在该方法中，可以获得可靠的核心区域(corearea)，因此不会降低效率，还可以降低直流电阻(Rdc)。

但是，在利用根据相关技术中的各向异性电镀法的片式电子器件的线圈的形成技术中，就最外线圈而言，还可能发生沿着宽度方向的增长，因此线圈可能具有不均匀的横截面面积。

随着线圈的横截面面积增加，作为片式电子器件的一个重要特性的直流电阻(Rdc)得以降低。在线圈具有相同体积的情况下，横截面面积一致的线圈可以具有更低水平的电阻。

因此，有需要形成这样一种线圈结构：该线圈结构显著地降低了线圈宽度的变化，由此线圈可以具有一致的横截面面积。

[相关技术文件]

日本专利公开号1999-204337。

发明内容

本发明的一些实施方式可以提供一种片式电子器件和一种用于安装该片式电子器件的板。

根据本发明的一些实施方式，片式电子器件可以包括：磁体，该磁体包括绝缘基片和在该绝缘基片的至少一个表面上形成的线圈导线模型；以及外部电极，该外部电极形成在磁体的两个端部上以连接至线圈导线模型的端部，其中，线圈导线模型通过电镀形成，在所述磁体的沿着长度和厚度方向的横截面中，所述线圈导线模型中的最外线圈的宽度和内部线圈的宽度的比值为1.0至1.5。

所述线圈导线模型可以包括模型镀层、在所述模型镀层上形成的电镀层以及在所述电镀层上形成的各向异性镀层。

在所述最外线圈导线模型中，当所述电镀层的边缘和所述各向异性镀层的边缘之间的左侧宽度和右侧宽度分别定义为Wa和Wb时，Wa：Wb的比值可以为0.1:20至0.1:30。

所述最外线圈导线模型的模型镀层的宽度可以大于所述内部线圈导线模型的模型镀层的宽度。

所述线圈导线模型的高宽比(A/R)可以为1.5至5.5。

所述线圈导线模型部分可以含有一种或多种选自包含以下材料的组：银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)和铂(Pt)。

根据本发明的一些实施方式，片式电子器件可以包括：磁体，该磁体包括绝缘基片和在该绝缘基片的至少一个表面上形成的线圈导线模型；以及外部电极，该外部电极形成在磁体的两个端部分上以连接至线圈导线模型的端部，其中，所述线圈导线模型包括模型镀层、在所述模型镀层上形成的电镀层以及在所述电镀层上形成的各向异性镀层，并且，在所述磁体的沿着长度-厚度方向的横截面中，当所述线圈导线模型中的最外线圈导线模型的电镀层和各向异性镀层之间的左侧宽度和右侧宽度分别定义为Wa和Wb时，Wa：Wb的比值为0.1:20至0.1:30。

所述线圈导线模型的高宽比(A/R)可以为1.5至5.5。

所述线圈导线模型可以含有一种或多种选自包含以下材料的组：银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)和铂(Pt)。

根据本发明的一些实施方式，用于安装片式电子器件的板可以包括：印刷电路板，该印刷电路板设置有形成于其上的第一电极片和第二电极片；以及安装在该印刷电路板上的上述片式电子器件。

附图说明

[0023]通过下面参考附图所做的具体描述，将更加清楚地理解本发明的上述以及其它方面、特征和其它优点，在这些附图中：

图1为示意透视图，显示了根据本发明的一个示例性实施方式的片式电子器件，其中显示了内部线圈模型；

图2为沿着图1中的直线I-I’的截面图；

图3以举例方式显示了图2所示部分A的放大示意图；

图4为扫描电子显微镜(SEM)照片，显示了根据本发明的比较实施例的片式电子器件的放大的线圈导线模型；

图5为扫描电子显微镜(SEM)照片，显示了根据本发明的发明实施例的片式电子器件的放大的线圈导线模型；

图6为立体图，显示了图1所示片式电子器件安装在印刷电路板上的状态。

具体实施方式

现在将参考附图对本发明的示例性实施方式进行详细描述。

[0025]但是，本发明可以用许多不同的形式来举例说明，不应该理解为局限于本说明书中描述的特定实施方式。相反，这些实施方式的目的是为了使本发明全面且彻底，并将本发明的范围充分地展示给本领域技术人员。

在附图中，元件的形状和尺寸可能为了清楚起见而被夸大，相同的附图标记在全文中表示相同或相似的元件。

下面将描述根据本发明的一个示例性实施方式的片式电子器件。将详细描述薄膜式电感器，但是本发明不局限于此。

图1为示意透视图，显示了根据本发明的一个示例性实施方式的片式电子器件，其中显示了内部线圈模型，图2为沿着图1中的直线I-I’的截面图，图3以举例方式显示了图2所示部分A的放大示意图。

参考图1至图3，作为片式电子器件的一个例子，提供了在供电电路的输电线中使用的薄膜片式电感器100。片式电子器件可以适当地用作片式磁珠、片式滤波器等。

薄膜式电感器100可以包括磁体50、绝缘基片23及线圈导线模型42和44。

磁体50可以由任何材料形成而不受限制，只要该材料可以形成薄膜式电感器100的外观并表现出磁性特性。例如，磁体50可以通过填充铁氧体或金属基软磁材料而形成。就铁氧体而言，可以使用广为人知的锰-锌基铁氧体、镍-锌基铁氧体、镍-锌-铜基铁氧体、锰-镁基铁氧体、钡基铁氧体、锂基铁氧体等，就金属基软磁材料而言，可以使用铁-硅-硼-铜基非晶态金属粉末，但是本发明不局限于此。

磁体50可以具有六面体形状，下面将限定六面体的方向，以清楚地描述本发明的示例性实施方式。图1所示的L，W和T分表指代长度方向，宽度方向和厚度方向。磁体50的形状可以为长方体。

磁体50中形成的绝缘基片23的材料不受特别限制，只要绝缘基片23可以形成为薄膜并且线圈导线模型42和44可以通过电镀形成在绝缘基片上即可。例如，绝缘基片23可以是印刷电路板(PCB)基片、铁氧体基片、金属基软磁基片等。

绝缘基片23的中心部分可以是中空的以形成空腔，并且空腔可以被例如铁氧体、金属基软磁材料等的磁性材料填充，由此形成核心部分。通过形成填充有磁性材料的核心部分，可以改善电感L。

具有线圈形模型的线圈导线模型42可以形成在绝缘基片23的一个表面上，并且具有线圈形模型的线圈导线模型44可以形成在绝缘基片23的另一个表面上。

线圈导线模型42和44可以包括螺旋形的线圈模型，并且在绝缘基片23的一个表面和另一个表面上形成的线圈导线模型42和44可以通过在绝缘基片23中形成的通路电极46而互相电连接。

可以使用导电率优良的金属形成线圈导线模型42和44以及通路电极46。例如，可以使用银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)、铂(Pt)、上述材料的混合物等形成线圈导线模型42和44、以及通路电极46。

可以在线圈导线模型42和44的表面上形成绝缘膜。

可以通过公知的方法来形成绝缘膜，例如，丝网印刷法、光刻胶(PR)曝光显影法、喷涂法、浸渍法等。

绝缘膜的材料不受特别限制，只要可以形成薄绝缘膜即可。例如，可以使用光刻胶(PR)、环氧基树脂等形成绝缘膜。

形成于绝缘基片23的一个表面上的线圈导线模型42的一个端部可以暴露于磁体50的长度方向上的一个端面，并且形成于绝缘基片23的另一个表面上的线圈导线模型44的一个端部可以暴露于磁体50的长度方向上的另一个端面。

外部电极31和32可以形成在磁体50的长度方向上的两个端面上以连接至线圈导线模型42和44，线圈导线模型42和44暴露于磁体50的长度方向上的两个端面。

外部电极31和32可以延伸至磁体50的厚度方向上的上表面和下表面和/或宽度方向上的两个侧面。

可以使用导电率优良的金属形成外部电极31和32。例如，可以单独使用镍(Ni)、铜(Cu)、锡(Sn)、银(Ag)等或它们的合金等形成外部电极31和32。

根据本发明的示例性实施方式，就磁体50的长度和厚度方向的横截面而言，线圈导线模型42和44中的最外线圈导线模型的宽度和内部线圈导线模型的宽度的比值可以为1.0至1.5。

如图2所示，线圈导线模型42和44中的内部线圈导线模型和最外线圈导线模型的宽度指的是磁体50的长度和厚度方向的横截面中的每一个线圈导线模型的左侧边缘和右侧边缘之间的距离。

一般而言，为了使片式电感器的重要特性之一的直流电阻(Rdc)降低，电镀部分的面积可能比较重要。为此，使用了各向异性电镀法，在该方法中，归功于高电流密度，电镀部分仅仅向线圈的上方增长。

各向异性电镀法是这样一种技术：通过向较低浓度的无机材料施加高电流密度的电流，其能够限制电镀部分沿着线圈的宽度方向增长，同时允许电镀部分仅仅向线圈的上方增长，由此获得较高的线圈导线模型高宽比(A/R)。因此，在该方法中，可以获得可靠的核心区域(acoreareamaybesecured)，由此不会降低效率，还可以降低直流电阻(Rdc)。

但是，在利用根据相关技术的各向异性电镀法的片式电感器的线圈形成技术中，就最外线圈而言，还会出现沿着宽度方向的增长，因此线圈可以具有不均匀的横截面面积。

随着线圈的横截面面积增加，作为片式电子器件的一个重要特性的直流电阻(Rdc)得以降低。在线圈具有相同体积的情况下，横截面面积一致的线圈可以具有更低的电阻。

在上述最外线圈由于电镀部分沿着宽度方向增长而具有不均匀横截面面积的情况下，作为片式电子器件的一个重要特性的直流电阻(Rdc)可以不降低。

根据本发明的示例性实施方式，在磁体50的长度和厚度方向的横截面中，线圈导线模型42和44中的最外线圈导线模型的宽度和内部线圈导线模型的宽度的比值被调整为1.0至1.5，由此线圈导线模型的横截面面积可以一致，从而显著地降低直流电阻(Rdc)。

这种情况可能比较理想：线圈导线模型42和44中的最外线圈导线模型的宽度和内部线圈导线模型的宽度的比值为1.0。在这种情况下，直流电阻(Rdc)可以为最低。

另一方面，在线圈导线模型42和44中的最外线圈导线模型的宽度和内部线圈导线模型的宽度的比值大于1.5的情况下，由于线圈导线模型的横截面面积不一致，可以增加直流电阻(Rdc)。

如上所述，在将各向异性电镀法应用于一般片式电感器的最外线圈导线模型时，线圈可能同时在宽度方向以及垂直方向增长，因此最外线圈导线模型的宽度与内部线圈导线模型的宽度相比可能会异常的宽。因此，线圈导线模型的横截面面积整体可能不均匀。

如上所述，在将各向异性电镀法应用于最外线圈导线模型的情况下，线圈同时在宽度方向以及垂直方向上增长。原因在于，就内部线圈导线模型而言，由于相邻的线圈导线模型竞争性增长，线圈可以在垂直方向一致增长，但是就最外线圈导线模型而言，由于没有竞争性增长的***线圈，在暴露于电镀液时线圈可以沿宽度方向以及垂直方向增长。

然而，根据本发明的示例性实施方式，在磁体50的长度和厚度方向的横截面中，线圈导线模型42和44中的最外线圈导线模型的宽度和内部线圈导线模型的宽度的比值被调整为1.0至1.5，由此，线圈导线模型的横截面面积可以完全均匀。

用于调整线圈导线模型具有如上所述完全一致的横截面面积的方法不受特别限制。例如，在将各向异性电镀法应用于最外线圈导线模型的情况下，通过抑制线圈导线模型在宽度方向上的增长，整个线圈导线模型可以具有均匀的横截面面积。

更详细地，在将各向异性电镀法应用于最外线圈导线模型的情况下，通过在最外线圈导线模型的***线圈不存在竞争性增长的一侧上形成一个坝，可以抑制宽度方向上的增长，从而提供与具有竞争性增长***线圈的内部线圈导线模型的环境相类似的环境。

例如，即使在将各向异性电镀法应用于最外线圈导线模型的情况下，通过在不存在***线圈竞争性增长的区域中(例如，最外线圈导线模型的外部)形成与最外线圈导线模型具有预定间隔的坝，可以抑制宽度方向上的增长。

在使用坝来抑制最外线圈导线模型在宽度方向上增长的方法中，在线圈和坝之间可以形成较窄的空间，由此可以抑制引入到该空间中的铜离子(Cu²⁺)的移动和扩散。因此，可以显著地减少最外线圈导线模型在宽度方向上增长。

坝不受特别限制，可以使用一般绝缘材料，例如干膜等。此外，坝的形状和高度也不受特别限制。例如，在等于或高于目标线圈导线模型的高度形成坝。

上述形成线圈导线模型的方法仅仅是一个例子，因此本发明不局限于该方法，可以应用各种方法。

同时，根据本发明的示例性实施方式，线圈导线模型42可以包括模型镀层42a、在模型镀层42a上形成的电镀层42b以及在电镀层42b上形成的各向异性镀层42c。

就最外线圈导线模型而言，当电镀层42b的边缘和各向异性镀层42c的边缘之间的左侧宽度和右侧宽度定义为Wa和Wb时，Wa：Wb的比值可以为0.1:20至0.1:30。

在最外线圈导线模型中，电镀层42b的边缘和各向异性镀层42c的边缘之间的左侧宽度和右侧宽度的比值Wa：Wb被调整为0.1:20至0.1:30，因此，线圈导线模型的横截面面积可以完全均匀，从而显著地降低直流电阻(Rdc)。

电镀层42b的边缘和各向异性镀层42c的边缘之间的左侧宽度Wa和右侧宽度Wb可以被测量为电镀层42b在厚度方向上的切线以及各向异性镀层42c在厚度方向上的切线之间的距离。

在最外线圈导线模型中，在理想的情况下，即在电镀层42b的边缘和各向异性镀层42c的边缘之间的左侧宽度和右侧宽度的比值Wa：Wb为0.1:20或更小的情况下，直流电阻(Rdc)可以进一步显著地降低，但是实际上，由于工艺偏差难以实现该理想比值。

另一方面，在最外线圈导线模型中，在电镀层42b的边缘和各向异性镀层42c的边缘之间的左侧宽度和右侧宽度的比值Wa：Wb大于0.1:30的情况下，由于整个线圈导线模型的横截面面积可能不均匀，可能会增加直流电阻(Rdc)。

根据本发明的示例性实施方式，最外线圈导线模型42的模型镀层42a的宽度可能比内部线圈导线模型的模型镀层的宽度大。

根据本发明的示例性实施方式，线圈导线模型42和44的高宽比(A/R)可以为1.5至5.5。

在根据本发明的示例性实施方式的片式电子器件中，为了显著地降低线圈导线模型42和44的直流电阻(Rdc)，可以增加线圈的横截面面积。为此，可以应用使线圈沿厚度方向增长的各向异性电镀法。

在应用各向异性电镀法使线圈导线模型在厚度方向增长得相对较厚的情况下，可以增加线圈的横截面面积，从而降低直流电阻(Rdc)。

例如，根据本发明的示例性实施方式，线圈导线模型42和44的高宽比(A/R)调整为1.5至5.5，从而可以增加线圈的横截面面积，从而降低直流电阻(Rdc)。

在线圈导线模型42和44的高宽比(A/R)小于1.5的情况下，由于高宽比(A/R)接近1，在有限空间中增加横截面面积的效果可能不显著，因此，降低直流电阻(Rdc)的效果可能不显著。

另一方面，在线圈导线模型42和44的高宽比(A/R)大于5.5的情况下，由于线圈的横截面面积增加，可以降低直流电阻(Rdc)，但是，由于电镀部分的增长不均匀，可能产生短路缺陷，并且根据在铜(Cu)离子的供应速度较低时可能产生的燃烧沉积，直流电阻(Rdc)可以降低。

线圈导线模型42和44可以含有一种或多种选自包含以下材料的组：银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)和铂(Pt)。

根据本发明的另一个示例性实施方式，片式电子器件可以包括：磁体50，磁体50包括绝缘基片23和在绝缘基片23的至少一个表面上形成的线圈导线模型42和44；以及外部电极31和32，外部电极31和32形成在磁体50的两个端部上以连接至线圈导线模型42和44的端部。线圈导线模型42可以包括模型镀层42a、在模型镀层42a上形成的电镀层42b、以及在电镀层42b上形成的各向异性镀层42c。在磁体50的沿着长度-厚度方向的横截面中，当线圈导线模型42和44中的最外线圈导线模型的电镀层42b的边缘和各向异性镀层42c的边缘之间的左侧宽度和右侧宽度分别定义为Wa和Wb时，Wa：Wb的比值可以为0.1:20至0.1:30。

最外线圈导线模型的模型镀层的宽度可以大于内部线圈导线模型的模型镀层的宽度。

线圈导线模型的高宽比(A/R)可以为1.5至5.5。

线圈导线模型42和44可以含有一种或多种选自包含以下材料的组：银(Ag)，钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)和铂(Pt)。

根据本发明的另一个示例性实施方式的片式电子器件的特征与根据本发明的前一个示例性实施方式的片式电子器件的特征重复，为避免重复描述，将省略对这些重复特征的描述。

图4为扫描电子显微镜(SEM)照片，显示了根据本发明的比较实施例的片式电子器件的放大的线圈导线模型。

图5为扫描电子显微镜(SEM)照片，显示了根据本发明的发明实施例的片式电子器件的放大的线圈导线模型。

参考图4和图5，从根据本发明示例性实施方式的片式电子器件的线圈导线模型的横截面形状可以发现，线圈导线模型的横截面面积是完全一致的。

另一方面，如图4所示，可以发现，在本发明的比较实施例的线圈导线模型中，由于最外线圈导线模型中的各向异性镀层的左侧宽度和右侧宽度的差异较大，整个线圈导线模型的横截面面积是完全不一致的。

以下将描述根据本发明的一个示例性实施方式的片式电子器件的制造过程。

首先，可以在绝缘基片23上形成线圈导线模型42和44。

可以通过电镀等方法将线圈导线模型42和44形成在薄的绝缘基片23上。在这种情况下，绝缘基片23不受特别限制。例如，可以使用印刷电路板(PCB)、铁氧体基片、金属基软磁基片等，绝缘基片23的厚度可以为40至100μm。

举例来说，线圈导线模型42和44的形成方法是电镀法，但是本发明不局限于此。可以使用导电率优良的金属来形成线圈导线模型42和44。例如，可以使用银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)、铂(Pt)或上述材料的混合物等。

通过在绝缘基片23的部分中形成空腔并用导电材料填充该空腔可以形成通路电极46，形成于绝缘基片23的一个表面和另一个表面上的线圈导线模型42和44可以经由通路电极46而互相电连接。

穿透绝缘基片23的空腔可以通过钻孔、激光、喷砂或冲压工艺形成在绝缘基片23的中心部分中。

在形成线圈导线模型42和44时，在通过印刷法形成模型镀层以及通过各向同性(isotropic)电镀法在模型镀层上形成电镀层之后，通过向线圈施加高密度电流以进行各向异性电镀，各向异性镀层可以沿着线圈的厚度方向增长。

根据本发明的示例性实施方式，在形成线圈导线模型时，通过借助印刷法等在绝缘基片23的两个端部形成坝，可以抑制最外线圈导线模型的各向异性镀层沿着宽度方向增长。

接下来，可以在线圈导线模型42和44的表面上形成绝缘膜。就形成绝缘膜的方法而言，可以使用公知的丝印法、光刻胶(PR)曝光显影法、喷涂法、浸渍法等。

只要能够形成薄的绝缘膜，绝缘膜的材料就不受特别限制。例如，可以使用光刻胶(PR)、环氧基树脂等来形成绝缘膜。

绝缘膜可以形成为具有1至3μm的厚度。在绝缘膜的厚度小于1μm的情况下，由于绝缘膜损坏可能会产生泄漏电流，可能产生电感在高频部分降低这样的波形缺陷或线圈之间的短路缺陷，在厚度大于3μm的情况下，电感性能可能恶化。

接下来，可以通过在绝缘基片23的上部和下部上堆叠磁性层来形成磁体50，线圈导线模型42和44形成在绝缘基片23上。

可以通过以下方式形成磁体50：在绝缘基片23的两个表面上堆叠磁性层，并通过层压法或等静压法对堆叠的磁性层进行压缩。在这种情况下，可以通过填充有磁性材料的空腔来形成核心部分。

此外，可以形成连接至线圈导线模型42和44的外部电极31和32，线圈导线模型42和44暴露于磁体50的端面。

可以使用含有导电率优良的金属的膏来形成外部电极31和32，举例来说，导电膏可以单独含有镍(Ni)、铜(Cu)、锡(Sn)或银(Ag)或含有它们的合金。根据外部电极31和32的形状，可以使用浸渍法或类似方法以及印刷法等形成外部电极31和32。

在此省略那些与根据本发明的前一个示例性实施方式的片式电子器件的特征重复的其他特征。

用于安装片式电子器件的板

参考图6，用于安装根据本发明的示例性实施方式的片式电子器件100的板200可以包括印刷电路板210以及第一电极片221和第二电极片222，片式电子器件100水平安装在印刷电路板210上，第一电极片221和第二电极片222形成在印刷电路板210上并且彼此间隔。

在这种情况下，片式电子器件100可以通过焊剂230以如下状态电连接至印刷电路板210：第一外部电极31和第二外部电极32分别设置在第一电极片221和第二电极片222上以互相接触。

除了上面的描述，将省略对与根据本发明的前一个示例性实施方式的片式电子器件的特征重复的特征的描述

如前所述，根据本发明的示例性实施方式，由于线圈导线模型中的内部线圈导线模型和最外线圈导线模型之间的宽度的差异可能会降低，可以实现具有均匀横截面面积的线圈导线模型，因此可以显著地降低直流电阻(Rdc)。

此外，通过调整线圈导线模型中的最外线圈导线模型的宽度使其与内部线圈导线模型的宽度相同，可以使片式电感器的核心区域相对于现有技术足够安全，因此防止效率降低。

此外，通过调整线圈导线模型中的最外线圈导线模型的宽度使其与内部线圈导线模型的宽度相同，可以相对于现有技术增加片式电感器的匝数，因此显著地增加电感。

同时，在根据本发明的示例性实施方式的片式电子器件中，由于可以降低线圈导线模型之间的宽度差异，宽度偏差可以较小，可以减少短路缺陷，因此可靠性很好。

尽管上面显示并描述了示例性实施方式，对于本领域技术人员来说很显然地是，可以在不偏离由所附的权利要求限定的本发明的精神和范围的情况下做出修改和变形。

Claims

1.一种片式电子器件，该片式电子器件包括：

磁体，该磁体包括绝缘基片和在该绝缘基片的至少一个表面上形成的线圈导线模型；以及

外部电极，该外部电极形成在所述磁体的两个端部上以连接至所述线圈导线模型的端部，

其中，所述线圈导线模型通过电镀形成，在所述磁体的沿着长度和厚度方向的横截面中，所述线圈导线模型中的最外线圈的宽度和内部线圈的宽度的比值为1.0至1.5。

2.如权利要求1所述的片式电子器件，其中，所述线圈导线模型包括模型镀层、在所述模型镀层上形成的电镀层以及在所述电镀层上形成的各向异性镀层。

3.如权利要求1所述的片式电子器件，其中，在所述最外线圈导线模型中，当所述电镀层的边缘和所述各向异性镀层的边缘之间的左侧宽度和右侧宽度分别定义为Wa和Wb时，Wa：Wb的比值为0.1:20至0.1:30。

4.如权利要求2所述的片式电子器件，其中，所述最外线圈导线模型的模型镀层的宽度大于所述内部线圈导线模型的模型镀层的宽度。

5.如权利要求1所述的片式电子器件，其中，所述线圈导线模型的高宽比(A/R)为1.5至5.5。

6.如权利要求1所述的片式电子器件，其中，所述线圈导线模型含有选自以下组的一种或多种材料：银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)和铂(Pt)。

7.一种片式电子器件，该片式电子器件包括：

外部电极，所述外部电极形成在所述磁体的两个端部上以连接至所述线圈导线模型的端部，

其中，所述线圈导线模型包括模型镀层、在所述模型镀层上形成的电镀层、以及在所述电镀层上形成的各向异性镀层，并且，在所述磁体的沿着长度-厚度方向的横截面中，当所述线圈导线模型中的最外线圈导线模型的电镀层和所述各向异性镀层之间的左侧宽度和右侧宽度分别定义为Wa和Wb时，Wa：Wb的比值为0.1:20至0.1:30。

8.如权利要求7所述的片式电子器件，其中，所述最外线圈导线模型的模型镀层的宽度大于内部线圈导线模型的模型镀层的宽度。

9.如权利要求7所述的片式电子器件，其中，所述线圈导线模型的高宽比(A/R)为1.5至5.5。

10.如权利要求7所述的片式电子器件，其中，所述线圈导线模型含有选自以下组的一种或多种材料：银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)和铂(Pt)。

11.一种用于安装片式电子器件的板，该板包括：

印刷电路板，该印刷电路板设置有形成于所述印刷电路板上的第一电极片和第二电极片；以及

安装在所述印刷电路板上的如权利要求1或7所述的片式电子器件。