CN105281750B - 时间数字转换器及其运作方法 - Google Patents
时间数字转换器及其运作方法 Download PDFInfo
- Publication number
- CN105281750B CN105281750B CN201410283160.1A CN201410283160A CN105281750B CN 105281750 B CN105281750 B CN 105281750B CN 201410283160 A CN201410283160 A CN 201410283160A CN 105281750 B CN105281750 B CN 105281750B
- Authority
- CN
- China
- Prior art keywords
- time
- signal
- clock pulse
- pulse signal
- digit converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种时间数字转换器及其运作方法,用以转换一时间信号的致能时间为一输出数据,包括下列步骤。透过一数字锁相回路依据一参考时钟脉冲信号提供一计数时钟脉冲信号。透过一计数单元依据计数时钟脉冲信号及时间信号进行计数而提供一计数结果。透过一比较单元比较时间信号的致能时间与一最小时间以提供一比较结果。当时间信号的致能时间大于最小时间时,依据比较结果输出计数结果作为输出数据。本发明能够提高时间数字转换器的通用性及适用性。
Description
技术领域
本发明涉及一种数据转换器及其运作方法,且特别涉及一种时间数字转换器及其运作方法。
背景技术
物联网(Internet of Things,IOT)是一个基于网际网络、传统电信网等信息承载体,让所有能够被独立定址的普通物理对象实现互联互通的网络,其中物联网一般为无线网络。换言之,可把所有物品通过射频识别等信息感测设备与互联网连接起来,以实现智能化识别和管理。
在物联网中,可透过无线感知网络测得周遭环境变化状况的无线技术,其中无线感知技术是透过感知器(Sensor)和无线网络的结合,以提供周遭环境变化所对应的数据,让远端的人员/装置透过这些数据判断环境发生的状况。并且,随着无线通讯技术的发展,透过信号的致能时间长度来传送数据的技术逐渐成熟且较不受周遭噪声的干扰,因此如何使信号的致能时间转换为数字数据则成为发展物联网的一个重点技术。
发明内容
本发明提供一种时间数字转换器及其运作方法,可自行调整时间转换的解析度,以提高时间数字转换器的通用性及适用性。
本发明的时间数字转换器,用以转换一时间信号的致能时间为一输出数据,包括一比较单元、一数字锁相回路及一计数单元。比较单元用以比较时间信号的致能时间与一最小时间,以提供一比较结果。数字锁相回路接收一参考时钟脉冲信号以提供一计数时钟脉冲信号。计数单元接收计数时钟脉冲信号,以依据计数时钟脉冲信号及时间信号进行计数而提供一计数结果。当时间信号的致能时间大于最小时间时,依据比较结果输出计数结果作为输出数据。
本发明的时间数字转换器的运作方法,用以转换一时间信号的致能时间为一输出数据,包括下列步骤。透过一数字锁相回路依据一参考时钟脉冲信号提供一计数时钟脉冲信号。透过一计数单元依据计数时钟脉冲信号及时间信号进行计数而提供一计数结果。透过一比较单元比较时间信号的致能时间与一最小时间。当时间信号的致能时间大于最小时间时,依据比较结果输出计数结果作为输出数据。
基于上述,本发明实施例的时间数字转换器及其运作方法,数字锁相回路依据一参考时钟脉冲信号提供一计数时钟脉冲信号,而计数单元依据计数时钟脉冲信号及时间信号进行计数而提供一计数结果,并且在时间信号的致能时间大于最小时间时,输出计数结果作为输出数据。藉此,可透过数字锁相回路调整输出数据的解析度,以提高时间数字转换器的通用性及适用性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1为依据本发明一实施例的时间数字转换器的***示意图。
图2为依据本发明另一实施例的时间数字转换器的***示意图。
图3为依据本发明一实施例的时间数字转换器的运作方法的流程图。
其中,附图标记说明如下:
100、200:时间数字转换器
110、210:比较单元
120、220:数字锁相回路
130、230:计数单元
240:多工器
CDIT:区隔指定代码
CKCT:计数时钟脉冲信号
CKR:参考时钟脉冲信号
CPR1、CPR2:比较结果
CTR1、CTR3:计数结果
CTR2:参考计数结果
Dout:输出数据
ECT:计数致能信号
PE1、PE2:致能时间
SCR:比较参考信号
STE:时间信号
Tmin:最小时间
VTM:最小时间计数值
S310、S320、S330、S340:步骤
具体实施方式
图1为依据本发明一实施例的时间数字转换器的***示意图。请参照图1,在本实施例中,时间数字转换器100包括比较单元110、数字锁相回路120及计数单元130。比较单元100接收时间信号STE及表示最小时间Tmin的比较参考信号SCR,并且用以比较时间信号STE的致能时间PE1与最小时间Tmin以提供比较结果CPR1。在本实施例中,比较参考信号SCR的致能时间PE2设定为等于最小时间Tmin,因此比较单元100可比较致能时间PE1是否大于PE2而决定比较结果CPR1的电压电平。并且,比较单元100可将致能时间PE1及PE2转换为对应的电压电平或数字数据,以便于进行比对,但本发明实施例不以此为限。
当时间信号STE的致能时间PE1小于等于最小时间Tmin时,表示时间信号STE未传送数据或传送的数据可能是噪声所引起的,因此比较单元110可输出为禁能电平(例如为低电压电平)的比较结果CPR1,以避免提供不正确的输出数据Dout。当时间信号SET的致能时间PE1大于最小时间Tmin时,表示时间信号STE所传送数据是有意义的,因此比较单元110会输出时间信号STE作为比较结果CPR1,亦即比较结果CPR1的波形会相同于时间信号STE。
数字锁相回路120耦接比较单元110以接收比较结果CPR1,且输出比较结果CPR1作为计数致能信号ECT,亦即计数致能信号ECT的波形会相同于输出比较结果CPR1。并且,数字锁相回路120接收参考时钟脉冲信号CKR以提供计数时钟脉冲信号CKCT,亦即计数时钟脉冲信号CKCT的频率正比于参考时钟脉冲信号CKR的频率。其中,参考时钟脉冲信号CKR的频率可不同于计数时钟脉冲信号CKCT的频率,并且计数时钟脉冲信号CKCT的频率可高于参考时钟脉冲信号CKR的频率,但本发明实施例不以此为限。
计数单元130耦接数字锁相回路120,以接收计数致能信号ECT及计数时钟脉冲信号CKCT,并且依据计数致能信号ECT计数计数时钟脉冲信号CKCT的脉波数以产生计数结果CTR1。此时,由于计数致能信号ECT的波形会相同于时间信号STE,因此计数结果CTR1会对应时间信号STE的致能时间PE1。在本实施例中,由于计数单元130的计数结果CTR1已经是数字数据,因此计数单元130可直接输出且锁定计数结果CTR1作为输出数据Dout。藉此,时间数字转换器100可转换时间信号STE的致能时间PE1为输出数据Dout,并且可透过数字锁相回路120的频率调整输出数据Dout的解析度,以提高时间数字转换器100的通用性及适用性。
综合上述,在时间数字转换器100中,比较单元110可比较时间信号STE的致能时间PE1与最小时间Tmin,以提供比较结果CPR1;数字锁相回路120可接收参考时钟脉冲信号CKR以提供计数时钟脉冲信号CKCT;计数单元130会接收计数时钟脉冲信号CKCT,以依据时间信号SET对计数时钟脉冲信号CKCT的时钟脉冲进行计数而提供计数结果CTR1。并且,当时间信号STE的致能时间PE1大于最小时间Tmin时,数字锁相回路120及计数单元130会依据比较结果CPR1进行计数而提供计数结果CTR1作为输出数据Dout;当时间信号STE的致能时间PE1小于等于最小时间Tmin时,数字锁相回路120及计数单元130不会被启动,亦即不会提供输出数据Dout。
在本实施例中,比较参考信号SCR例如是由数字锁相回路120所提供,亦即比较参考信号SCR可随着参考时钟脉冲信号CKR而变动,但本发明实施例不以为限。
图2为依据本发明另一实施例的时间数字转换器的***示意图。请参照图2,在本实施例中,时间数字转换器200包括比较单元210、数字锁相回路220、计数单元230及多工器240,其中比较单元210的比较结果CPR2预设为禁能电平(例如为低电压电平)。
时间数字转换器200预设为时间检测模式(对应比较结果CPR2的禁能电平),以检测时间信号STE的致能时间PE1是否具有意义。当时间信号STE的致能时间PE1具有意义时(对应比较结果CPR2的致能电平,例如高电压电平),则时间数字转换器200切换为数据转换模式,以将时间信号STE的致能时间PE1转换为输出数据Dout。
数字锁相回路220接收参考时钟脉冲信号CKR及区隔指定代码CDIT,以依据参考时钟脉冲信号CKR及产生计数时钟脉冲信号CKCT,亦即计数时钟脉冲信号CKCT的频率相关于参考时钟脉冲信号CKR的频率及区隔指定代码CDIT。其中,区隔指定代码CDIT用以设定数字锁相回路220的频率增益值,亦即数字锁相回路220的频率增益值越高,计数时钟脉冲信号CKCT的脉波的时间间隔越短,数字锁相回路220的频率增益值越低,计数时钟脉冲信号CKCT的脉波的时间间隔越长,此可依据本领域通常知识者自行设定,本发明实施例不以此为限。
多工器240接收参考时钟脉冲信号CKR,并且耦接数字锁相回路220以接收计数时钟脉冲信号CKCT,多工器240依据比较单元210的比较结果CPR2提供参考时钟脉冲信号CKR或计数时钟脉冲信号CKCT至计数单元230。
在时间数字转换器200为时间检测模式时,多工器240受控于比较结果CPR2传送参考时钟脉冲信号CKR至计数单元230,而计数单元230在接收参考时钟脉冲信号CKR及时间信号STE后,会依据参考时钟脉冲信号CKR及时间信号STE进行计数以提供参考计数结果CTR2。比较单元210耦接计数单元230且接收时间信号STE及参考计数结果CTR2,比较单元210比较参考计数结果CTR2与对应最小时间Tmin的最小时间计数值VTM以提供比较结果CPR2。
在参考计数结果CTR2小于等于最小时间计数值VTM时,比较结果CPR2保持于禁能电平,亦即时间数字转换器200仍为时间检测模式。在参考计数结果CTR2大于最小时间计数值时,比较结果CPR2切换为致能电平,而时间数字转换器200对应地切换为数据转换模式。
在时间数字转换器200切换为一数据转换模式时,多工器240受控于比较结果CPR2传送计数时钟脉冲信号CKCT至计数单元230,而计数单元230在接收计数时钟脉冲信号CKCT及时间信号STE后,会依据计数时钟脉冲信号CKCT及时间信号STE进行计数以提供计数结果CTR3。比较单元210在接收计数结果CTR3后,会输出及锁定计数结果CTR3作为输出数据Dout。藉此,时间数字转换器200可转换时间信号STE的致能时间PE1为输出数据Dout,并且可透过区隔指定代码CDIT调整输出数据Dout的解析度,以提高时间数字转换器200的通用性及适用性。
综合上述,在时间数字转换器200中,比较单元210可比较时间信号STE的致能时间PE1与最小时间Tmin,以提供比较结果CPR2;数字锁相回路220可接收参考时钟脉冲信号CKR以提供计数时钟脉冲信号CKCT;计数单元230会接收计数时钟脉冲信号CKCT,以依据时间信号SET对计数时钟脉冲信号CKCT的时钟脉冲进行计数而提供计数结果CTR3。并且,当时间信号STE的致能时间PE1大于最小时间Tmin时,数字锁相回路220及计数单元230会依据比较结果CPR2进行计数而提供计数结果CTR3,而比较单元210会输出计数结果CTR3作为输出数据Dout;当时间信号STE的致能时间PE1小于等于最小时间Tmin时,比较单元210不会提供输出数据Dout。
图3为依据本发明一实施例的时间数字转换器的运作方法的流程图。请参照图3,在本实施例中,时间数字转换器用以转换一时间信号的致能时间为一输出数据,并且时间数字转换器的运作方法包括下列步骤。透过一数字锁相回路依据一参考时钟脉冲信号提供一计数时钟脉冲信号(步骤S310)。透过一计数单元依据计数时钟脉冲信号及时间信号进行计数而提供一计数结果(步骤S320)。透过一比较单元比较时间信号的致能时间与一最小时间以提供一比较结果(步骤S330)。当时间信号的致能时间大于最小时间时,依据比较结果输出计数结果作为输出数据(步骤S340)。其中,上述步骤S310、S320、S330、S340的顺序为用以说明,本发明实施例不以此为限。并且,上述步骤S310、S320、S330、S340的细节可参照图1及图2实施例所示,在此则不再赘述。
综上所述,本发明实施例的时间数字转换器及其运作方法,数字锁相回路依据一参考时钟脉冲信号提供一计数时钟脉冲信号,而计数单元依据计数时钟脉冲信号及时间信号进行计数而提供一计数结果,并且在时间信号的致能时间大于最小时间时,输出计数结果作为输出数据。藉此,可透过参考时钟脉冲信号调整输出数据的解析度,以提高时间数字转换器的通用性及适用性。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (17)
1.一种时间数字转换器,用以转换一时间信号的致能时间为一输出数据,包括:
一比较单元,用以比较该时间信号的致能时间与一最小时间,以提供一比较结果;
一数字锁相回路,接收一参考时钟脉冲信号以提供一计数时钟脉冲信号;以及
一计数单元,接收该计数时钟脉冲信号,以依据该计数时钟脉冲信号及该时间信号进行计数而提供一计数结果;
其中,当该时间信号的致能时间大于该最小时间时,依据该比较结果输出该计数结果作为该输出数据;
当该时间信号的致能时间小于等于该最小时间时,不提供该输出数据。
2.如权利要求1所述的时间数字转换器,其中该比较单元接收该时间信号及表示该最小时间的一比较参考信号,当该时间信号的致能时间大于该最小时间时,该比较单元输出该时间信号作为该比较结果,当该时间信号的致能时间小于等于该最小时间时,该比较单元输出为禁能电平的该比较结果;
该数字锁相回路接收该比较结果,且输出该比较结果作为一计数致能信号;
该计数单元接收该计数时钟脉冲信号及该计数致能信号,以依据该计数时钟脉冲信号及该计数致能信号进行计数,并且该计数单元输出且锁定该计数结果作为该输出数据。
3.如权利要求2所述的时间数字转换器,其中该数字锁相回路提供该比较参考信号。
4.如权利要求2所述的时间数字转换器,其中该比较参考信号的致能时间等于该最小时间。
5.如权利要求1所述的时间数字转换器,其中在该时间数字转换器为一时间检测模式时,该计数单元接收该参考时钟脉冲信号及该时间信号以提供一参考计数结果,该比较单元比较该参考计数结果与对应该最小时间的一最小时间计数值以提供该比较结果;
在该时间数字转换器为一数据转换模式时,该计数单元接收该计数时钟脉冲信号及该时间信号以提供该计数结果,该比较单元接收该计数结果,以输出及锁定该计数结果作为该输出数据;
其中,该时间数字转换器依据该比较结果设定为该时间检测模式或该数据转换模式。
6.如权利要求5所述的时间数字转换器,其中该时间数字转换器预设为该时间检测模式,并且在该参考计数结果大于该最小时间计数值时,该时间数字转换器切换为该数据转换模式。
7.如权利要求5所述的时间数字转换器,其中该数字锁相回路依据该参考时钟脉冲信号及一区隔指定代码产生该计数时钟脉冲信号。
8.如权利要求5所述的时间数字转换器,更包括一多工器,接收该参考时钟脉冲信号及该计数时钟脉冲信号,以依据该比较结果提供该参考时钟脉冲信号或该计数时钟脉冲信号至该计数单元。
9.如权利要求1所述的时间数字转换器,其中该计数时钟脉冲信号的频率高于该参考时钟脉冲信号。
10.一种时间数字转换器的运作方法,用以转换一时间信号的致能时间为一输出数据,包括:
透过一数字锁相回路依据一参考时钟脉冲信号提供一计数时钟脉冲信号;
透过一计数单元依据该计数时钟脉冲信号及该时间信号进行计数而提供一计数结果;
透过一比较单元比较该时间信号的致能时间与一最小时间,以提供一比较结果;以及
当该时间信号的致能时间大于该最小时间时,依据该比较结果输出该计数结果作为该输出数据;以及
当该时间信号的致能时间小于等于该最小时间时,不提供该输出数据。
11.如权利要求10所述的时间数字转换器的运作方法,更包括:
透过该比较单元比较该时间信号及表示该最小时间的一比较参考信号;
当该时间信号的致能时间大于该最小时间时,透过该比较单元输出该时间信号作为该比较结果;
当该时间信号的致能时间小于等于该最小时间时,透过该比较单元输出为禁能电平的该比较结果;
透过该数字锁相回路传送该比较结果作为一计数致能信号;以及
透过该计数单元依据该计数时钟脉冲信号及该计数致能信号进行计数,并且透过该计数单元输出且锁定该计数结果作为该输出数据。
12.如权利要求11所述的时间数字转换器的运作方法,更包括
透过该数字锁相回路提供该比较参考信号。
13.如权利要求11所述的时间数字转换器的运作方法,其中该比较参考信号的致能时间等于该最小时间。
14.如权利要求10所述的时间数字转换器的运作方法,更包括:
在该时间数字转换器为一时间检测模式时,透过该计数单元依据该参考时钟脉冲信号及该时间信号提供一参考计数结果,并且透过该比较单元比较该参考计数结果与对应该最小时间的一最小时间计数值以提供该比较结果;
在该时间数字转换器为一数据转换模式时,透过该计数单元依据该计数时钟脉冲信号及该时间信号提供该计数结果,透过该比较单元传送及锁定该计数结果作为该输出数据;以及
依据该比较结果设定该时间数字转换器为该时间检测模式或该数据转换模式。
15.如权利要求14所述的时间数字转换器的运作方法,更包括:
该时间数字转换器预设为该时间检测模式;以及
在该参考计数结果大于该最小时间计数值时,将该时间数字转换器切换为该数据转换模式。
16.如权利要求14所述的时间数字转换器的运作方法,更包括:
透过该数字锁相回路依据该参考时钟脉冲信号及一区隔指定代码产生该计数时钟脉冲信号。
17.如权利要求10所述的时间数字转换器的运作方法,其中该计数时钟脉冲信号的频率高于该参考时钟脉冲信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410283160.1A CN105281750B (zh) | 2014-06-23 | 2014-06-23 | 时间数字转换器及其运作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410283160.1A CN105281750B (zh) | 2014-06-23 | 2014-06-23 | 时间数字转换器及其运作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105281750A CN105281750A (zh) | 2016-01-27 |
CN105281750B true CN105281750B (zh) | 2018-06-15 |
Family
ID=55150181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410283160.1A Active CN105281750B (zh) | 2014-06-23 | 2014-06-23 | 时间数字转换器及其运作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105281750B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107317581B (zh) * | 2016-04-26 | 2021-01-12 | 华邦电子股份有限公司 | 具有高分辨率的时间数字转换器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008033979A2 (en) * | 2006-09-15 | 2008-03-20 | Massachusetts Institute Of Technology | Gated ring oscillator for a time-to-digital converter with shaped quantization noise |
TWI357723B (en) * | 2007-12-04 | 2012-02-01 | Ind Tech Res Inst | Time to digital converter apparatus |
US8433025B2 (en) * | 2008-01-04 | 2013-04-30 | Qualcomm Incorporated | Digital phase-locked loop with gated time-to-digital converter |
CN102832943B (zh) * | 2011-06-15 | 2015-06-03 | 联发科技(新加坡)私人有限公司 | 时间数字转换器 |
-
2014
- 2014-06-23 CN CN201410283160.1A patent/CN105281750B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105281750A (zh) | 2016-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102457285B (zh) | 用于多个并行数据通信线路的校准的通信接口和方法 | |
CN103414547B (zh) | 一种主站控制多从站的方法、主站以及*** | |
EP2658279B1 (en) | Isolated system data communication | |
CN108768619B (zh) | 一种基于环形振荡器的强puf电路的工作方法 | |
CN102752098B (zh) | 用于通信***的基于伪随机码序列同步的误码测量方法 | |
US9031182B2 (en) | Method and circuit for clock recovery of a data stream description | |
CN108010476A (zh) | 一种视频信号传输时钟发生装置及方法 | |
CN106877983A (zh) | 适用前向纠错的通信链路性能分析器 | |
CN105281750B (zh) | 时间数字转换器及其运作方法 | |
CN104717036B (zh) | 一种差分曼彻斯特解码电路及解码*** | |
JP2011191178A (ja) | 時間幅測定装置 | |
CN103891194B (zh) | 测量值传输设备 | |
CN105991131B (zh) | 半速率时钟数据恢复电路及其方法 | |
CN107945477A (zh) | 对红外或无线遥控信号数据进行压缩的方法及装置 | |
CN102467674B (zh) | 一种超高频标签fm0编码数字信号电路及其实现方法 | |
JP5751290B2 (ja) | データ受信装置及び受信ビット列の同一値ビット長判定方法 | |
CN110445758A (zh) | 基于对抗生成网络的车载can总线网络异常数据检测方法及*** | |
CN103248532B (zh) | 抖动测定用触发发生器和方法以及抖动测定装置和方法 | |
TWI533619B (zh) | 時間數位轉換器及其運作方法 | |
L'vov et al. | Increasing of information reliability of digital communication channels under conditions of high intensity noise | |
CN109408029A (zh) | 车联网下传感器生成随机数的方法 | |
CN107943739A (zh) | 一种基于fpga的多组spi码信号检测验证方法 | |
CN103580646B (zh) | 一种用于估计模拟滤波器频率响应特性的方法 | |
CN113156197A (zh) | 一种脉冲电源数据采集*** | |
JP5860523B1 (ja) | 時間デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |