CN105280485B - 制造包括场停止区的半导体器件的方法 - Google Patents

制造包括场停止区的半导体器件的方法 Download PDF

Info

Publication number
CN105280485B
CN105280485B CN201510301809.2A CN201510301809A CN105280485B CN 105280485 B CN105280485 B CN 105280485B CN 201510301809 A CN201510301809 A CN 201510301809A CN 105280485 B CN105280485 B CN 105280485B
Authority
CN
China
Prior art keywords
semiconductor body
semiconductor
proton
method described
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510301809.2A
Other languages
English (en)
Other versions
CN105280485A (zh
Inventor
H-J.舒尔策
H.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105280485A publication Critical patent/CN105280485A/zh
Application granted granted Critical
Publication of CN105280485B publication Critical patent/CN105280485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及制造包括场停止区的半导体器件的方法。一种制造半导体器件的方法包括通过利用激光束穿过半导体本体的第一表面照射半导体本体的一部分形成场停止区。所述部分具有在5x1016cm‑3和5x1017cm‑3的范围内的氧浓度。然后利用质子穿过第一表面照射半导体本体，并且在300℃到550℃的温度范围内使半导体本体退火。

Description

制造包括场停止区的半导体器件的方法
背景技术
在半导体器件中，例如半导体二极管、绝缘栅双极晶体管（IGBT）或绝缘栅场效应晶体管（IGFET），在前道工序（FEOL）处理之前的低掺杂浓度的基底材料（例如晶片）用于实现半导体器件的DC电压阻断要求。低掺杂浓度的基底材料具有的影响是空间电荷区传播非常远，其不得不借助半导体器件的芯片厚度的增加来补偿，如果意图是确保空间电荷区不到达背面接触区域的话。
为了控制芯片厚度，已经提出在半导体器件的半导体体积中引入场停止区，也就是说相对于基底材料的掺杂提高掺杂的区，所述区可以例如以阶梯状的方式配置。场停止区允许在与基底材料相比较小的横向距离上方吸收电压或降低电场强度。
当制造场停止区时，在多种特性之间权衡，所述多种特性例如是低器件泄漏电流、成本高效性和相对于温度预算要求的工艺兼容性。
期望提供一种改善的制造包括场停止区的半导体器件的方法。
发明内容
根据一个实施例，一种制造半导体器件的方法包括通过利用激光束穿过半导体本体的第一表面照射半导体本体的一部分来形成场停止区。所述部分包括在5 x 1016 cm-3到5 x 1017 cm-3的范围内的氧浓度。所述方法还包括利用质子穿过第一表面照射半导体本体并且在300℃到550℃的温度范围内使半导体本体退火。
根据另一个实施例，一种制造半导体二极管的方法包括在具有相对的第一和第二面的半导体本体中通过穿过第二面将p型掺杂剂引入半导体本体中来形成阳极区域。所述方法还包括通过穿过第一面将n型掺杂剂引入半导体本体中在半导体本体中形成阴极区域。所述方法还包括通过利用激光束穿过半导体本体的第一表面照射半导体本体的一部分形成场停止区。所述部分包括在5 x 1016 cm-3和5 x 1017 cm-3的范围内的氧浓度。所述方法还包括利用质子穿过第一表面照射半导体本体并且在300℃到550℃的温度范围内使半导体本体退火。
根据另一个实施例，一种制造半导体二极管的方法包括在半导体本体中引入铂，所述半导体本体包括在5 x 1016 cm-3和5 x 1017 cm-3的范围内的氧浓度。所述方法还包括利用质子穿过第一表面照射半导体本体。所述方法还包括在300℃到550℃的温度范围内使半导体本体退火。
本领域技术人员在阅读了以下详细描述以及查看了附图之后将认识到附加的特征和优点。
附图说明
附图被包括用以提供对本发明的进一步理解并且被并入该说明书且构成该说明书的一部分。这些图图示了本发明的实施例并且与描述一起用来解释本发明的原理。将容易领会本发明的其它实施例和意图的优点，因为参考以下详细描述它们将变得更好理解。
图1A是用于图示利用激光束穿过第一表面照射半导体本体的一部分的过程的半导体本体的一部分的示意横截面视图，所述过程是制造半导体器件的场停止区的方法的一部分。
图1B是图1A的半导体本体的示意横截面视图，用于图示利用质子穿过第一表面照射半导体本体的过程。
图1C是图1B的半导体本体的示意横截面视图，用于图示在300℃到550℃的温度范围内使半导体本体退火的过程。
图2是图1C的本体的示意横截面视图，用于图示不同晶体缺陷和/或杂质之间的相互作用。
图3A是用于图示具有相对的第一和第二面的半导体本体的第二面形成垂直功率半导体器件的第一负载端子结构的过程的半导体本体的一部分的示意横截面视图。
图3B是图3A的半导体本体的示意横截面视图，用于图示在半导体本体的第一面处形成第二负载端子结构的过程。
图3C是图3B的半导体本体的示意横截面视图，用于图示在半导体本体的第二面处形成场停止区的过程。
图3D是图3B的半导体本体的示意横截面视图，用于图示在半导体本体的第一和第二面处形成接触的过程。
图4是包括场停止区的功率半导体二极管的半导体本体的示意横截面视图。
图5是包括场停止区的功率绝缘栅双极晶体管的半导体本体的示意横截面视图。
图6是图示通过相同的处理在磁控直拉硅（Magnetic Czochralski silicon）基底材料中以及在浮区硅（Float Zone silicon）基底材料中形成的场停止区的净掺杂轮廓的曲线图。
图7是图示通过相同的处理在磁控直拉硅基底材料中以及在浮区硅基底材料中形成的功率半导体二极管的泄漏电流的概率分布的曲线图。
图8是图示制造半导体器件的实施例的示意工艺流程图。
具体实施方式
在下面的详细描述中，参考附图，这些附图构成了该详细描述的一部分，且在这些图中通过例证的方式示出了其中可以实践本公开的特定实施例。应当理解可以利用其它实施例，并且可以在不脱离本发明的范围的情况下做出结构或逻辑改变。例如针对一个实施例图示或描述的特征可以用在其他实施例上或者结合其他实施例使用以产出又一另外的实施例。本公开旨在包括这种修改和变型。使用具体语言描述所述示例，所述具体语言不应被解释为限制所附权利要求的范围。附图没有按比例并且仅用于图示的目的。为清楚起见，相同的元件在不同图中由对应的参考标记来标明，如果没有另外说明的话。
术语"具有"、"包括"、"包含"、"含有"等是开放式的，并且所述术语表示所声明的结构、元件或者特征的存在，但并不排除附加的元件或者特征的存在。冠词"一"、"一个"和"该"旨在包括复数以及单数，除非上下文另有清楚表示。
术语“电连接的”描述了电连接的元件之间的永久低欧姆连接，例如所关注的元件之间的直接接触或通过金属和/或高掺杂半导体的低欧姆连接。术语“电耦合的”包括适于信号传输的一个或多个居间元件可以存在于电耦合的元件之间，例如临时在第一状态提供低欧姆连接并且在第二状态提供高欧姆电解耦的元件。
附图通过在掺杂类型“n”或者“p”旁边指示“-”或“+”来说明相对掺杂浓度。例如“n-”意指比“n”掺杂区域的掺杂浓度更低的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不必须具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或者不同的绝对掺杂浓度。
图1A-1C是用于图示制造包括场停止区的半导体器件的过程的半导体本体105的一部分的示意横截面视图。
图1A是用于图示利用激光束107穿过第一表面109照射半导体本体105的一部分的过程的半导体本体105的示意横截面视图。所述部分包括在5 x 1016 cm-3和5 x 1017 cm-3或者甚至在1 x 1017 cm-3和3 x 1017 cm-3的范围内的氧浓度。半导体本体105可以是半导体晶片，例如硅晶片。根据一个实施例，半导体本体105是通过直拉（Czochralski）生长工艺获得的硅晶片，例如磁控直拉（MCZ）硅晶片。根据其他实施例，另一单晶半导体材料的衬底例如是碳化硅SiC、砷化镓GaAs、氮化镓GaN或另一AIIIBV半导体、锗Ge或硅锗晶体SiGe。
利用激光束107照射半导体本体105的所述部分允许在通过吸收激光束被加热的所述部分中生成空位。根据一个实施例，吸收激光束使半导体本体局部熔化，之后是再结晶。由于因吸收激光束引起的热应力，可以生成空位。
根据一个实施例，利用激光束107照射半导体本体105的所述部分导致半导体本体105在第一表面109和深度d之间的部分中的空位密度增加，其中d一般在5和30µm之间或者在15和25µm之间变动。深度d还可以通过利用激光束107多次照射（例如通过多个激光脉冲）而增大。
图1B是图1A的半导体本体的示意横截面视图，用于图示利用质子穿过第一表面109照射半导体本体的过程。
根据一个实施例，所述质子照射在从一百或几百keV变动到5 MeV、或者从200 keV变动到4 MeV、或者从300 keV变动到1.5 MeV的能量下来执行。根据另一个实施例，多个质子照射，例如两个、三个、四个或五个质子照射在不同的能量下来执行，例如从500 keV以下到1 MeV以上。例如，在不同的能量下的多个质子照射允许制造包括多个掺杂峰的场停止区。
根据一个实施例，所述质子照射在从0.5 x 1013 个质子/cm2变动到5 x 1014 个质子/cm2的剂量下来执行。根据另一个实施例，多个质子照射，例如两个、三个、四个或五个质子照射在不同的剂量下来执行。所述多个质子照射的所有照射剂量的总和可以从几个1013个质子/cm2变动到几十个1014个质子/cm2，例如从2 x 1013个质子/cm2 变动到8 x 1014个质子/cm2。不同照射剂量和能量的组合还可以用于实现期望的场停止区轮廓。
图1C是图1B的半导体本体的示意横截面视图，用于图示在300 ℃到550 ℃的温度范围内、或者在 350 ℃ 到 430℃之间的温度范围内、或者在380 ℃到420 ℃之间的温度范围内使半导体本体退火的过程。退火过程可以在热处理***111中（例如在火炉）和/或在快速热处理（RTP）***中被执行。半导体本体105可以由例如热处理***111中的夹紧装置支撑。
根据一个实施例，所述退火被执行（carry）长达30分钟到四个小时之间的持续时间。
质子照射和退火通过氢支持的热施主形成（例如氢相关的浅施主复合物，诸如氢空位施主复合物）导致进行掺杂。
增加的空位密度和在5 x 1016 cm-3和5 x 1017 cm-3的范围内的氧浓度的组合允许提高质子照射引起的掺杂的掺杂剂活化的水平。
根据一个实施例，例如通过扩散工艺或者通过带有随后的驱进步骤的铂注入将铂引入到半导体本体105中。半导体本体105中的铂可以用于调节少数载流子寿命，例如在功率半导体二极管中。关于图1A-1C描述的过程因氢相关的浅施主复合物的形成而导致注入氢的吸收增加。这抵消了不希望有的铂氢复合物的形成并由此导致泄漏电流的减少。此外，由类似受主的氢-空位-铂复合物引起的场停止峰之间的pn结形成的风险可以被降低。
质子照射和激光照射可以以任何顺序执行并且还可以多次执行，例如按照激光照射、质子照射的顺序或者按照质子照射、激光照射的顺序以及其任何组合来执行。质子照射和激光照射的数量可以是相等的或者彼此不同。
图2是图1C的半导体本体105的示意横截面视图，用于图示不同晶体缺陷和/或杂质之间的相互作用。
利用激光束107照射半导体本体105导致空位115的生成增加。在质子照射引起的掺杂的空位受限的掺杂剂活化水平的情况下，被活化的氢空位浅施主复合物117的增加可以通过利用激光束照射半导体本体105来实现，结果导致可用于施主形成的附加空位。此外，一般存在于MCZ基底材料中的氧120和降低的间隙硅原子121的水平的组合阻碍了由于空位氧（VO）复合物或双空位氧（V2O）复合物的形成通过扩散导致的空位115的泄漏。由此，在处于300 ℃到550 ℃的范围内、或者在350℃到430℃之间、或者在380 ℃到420℃之间的温度下长达在几十分钟到几小时的范围内的持续时间的退火工艺期间空位的有效扩散常数被大大减小，导致氢空位浅施主复合物117的形成增加。由于氢空位浅施主复合物117的形成增加，较少的氢119可用于不希望有的热施主形成，例如氧施主，并且可用于铂氢复合物的形成，其可能导致明显增加的泄漏电流。由此，热施主对器件特性（例如总体掺杂的变化，泄漏电流和击穿电压）的负面影响可以被降低或者被抑制。
氢空位浅施主复合物117的增加的活化允许减少所需注入剂量并且因此允许降低成本。
图3A是用于图示在具有相对的第一和第二面209、210的半导体本体205的第二面210（例如正面）处形成垂直功率半导体器件的第一负载端子结构220的过程的半导体本体205的一部分的示意横截面视图。
所述过程可以包括在第二面210处半导体本体205的掺杂过程，例如用于在第二面210处在半导体本体205中形成一个或多个掺杂半导体区域的扩散和/或离子注入过程。第一负载端子结构220的在半导体本体205中的一个或多个掺杂半导体区域可以包括垂直功率FET的掺杂的源极区域和体区域或IGBT的发射极、或垂直功率半导体二极管的阳极区域或阴极区域。
图3B是图3A的半导体本体的示意横截面视图，用于图示在半导体本体205的第一面209（例如背面）处形成第二负载端子结构225的过程。
所述过程可以包括在第一面209处半导体本体205的掺杂过程，例如用于在第一面209处在半导体本体205中形成一个或多个掺杂半导体区域的扩散和/或离子注入过程。第二负载端子结构225的在半导体本体205中的一个或多个掺杂半导体区域可以包括例如垂直功率FET的掺杂的漏极区域或IGBT的发射极、或垂直功率半导体二极管的阳极区域或阴极区域。
图3C是图3B的半导体本体205的示意横截面视图，用于图示在半导体本体205的第一面209处形成场停止区230的过程。
形成场停止区230的过程包括图1A-1C中所示的以及上面所描述的过程特征。如图1A中所示的利用激光束107照射半导体本体105的所述部分的过程可以例如通过图3B中的离子注入来活化事先引入的掺杂剂。由此，激光照射可以通过引起生成空位并活化由例如离子注入事先引入的掺杂剂而具有双重功能。
在第二面210处处理半导体本体205的过程中，取决于将形成在半导体本体中的功率半导体器件，可以形成控制端子结构，例如包括一个或多个栅极电介质和一个或多个栅电极的平面栅结构和/或沟槽栅结构。
图3D是图3B的半导体本体205的示意横截面视图，用于图示在半导体本体205的第一和第二面209、210处形成接触的过程。
在第一和第二面209、210处形成接触的过程可以包括形成通过夹在中间的一个或多个层间介电层电隔离的一个或多个图案化的导电层，例如金属化层。在一个或多个层间介电层中的接触开口可以被填充有一个或多个导电材料以在所述一个或多个图案化的导电层之间提供电接触。一个或多个图案化的导电层和一个或多个层间介电层可以例如在第二面210处在半导体本体205上方形成布线区。导电层，例如金属化层或金属化层堆叠，可以被提供在例如第一面209处。
与第一负载端子结构220的第二电负载接触L2和与控制端子结构的电控制端子接触C，如果存在于垂直功率半导体器件中的话，可以由此被形成在第二面210上方的布线区中。与第二负载端子结构225的第二电负载接触L2可以被提供在第一面209处。
在包括图3A-3D中图示的过程特征的半导体本体205中制造的功率半导体器件是垂直功率半导体器件，其在相对的第一和第二面209、210之间的第一和第二负载端子接触L1、L2之间具有电流流动。
图4是在通过图1A-1C以及图3A-3D中所示的过程形成包括场停止区230的功率半导体二极管2001之后图3D中所示的半导体本体205的示意横截面视图。功率半导体二极管2001包括n-掺杂的漂移区206。n-掺杂的漂移区206可以是n-掺杂的基底材料（例如n-掺杂的晶片）的一部分。在第二面210处的p掺杂的阳极区域2201与第一负载端子接触L1电接触。在第二面210处的n+掺杂的阴极区域2251与第二负载端子接触L2电接触。
图5是在通过图1A-1C以及图3A-3D中所示的过程形成包括场停止区230的功率IGBT 2002之后的半导体本体205的示意横截面视图。功率IGBT 2002包括n-掺杂的漂移区206。n-掺杂的漂移区206可以是n-掺杂的基底材料（例如n-掺杂的晶片）的一部分。在第二面210处的发射极结构2202包括p掺杂的体区域2203和n+掺杂的源极区域2204。发射极结构与第一负载端子接触L1电接触。包括电介质240和栅电极241的栅极结构被形成在第二面210处的半导体本体205上。在第一面209处包括p+掺杂的背面发射极2252的IGBT集电极与第二负载端子接触L2电接触。
图6是图示通过相同的处理在磁控直拉（MCZ）硅基底材料中（曲线c1和c2）以及在浮区（FZ）硅基底材料中（曲线c3）形成的场停止区的净掺杂轮廓的曲线图。已经通过沿着从第一面209到半导体本体205的深度中的垂直方向扩展电阻轮廓（SRP）确定了轮廓c1......c3。与MCZ基底材料相关的曲线c1和c2包括如关于图1A-1C描述的氧浓度。在与MCZ基底材料相关的（曲线c1、c2）场停止区中的氢空位浅施主复合物的活化大于与FZ基底材料相关的（曲线c3）场停止区中的氢空位浅施主复合物的活化。
图7是图示通过相同的处理在磁控直拉硅基底材料中（曲线c4）以及在浮区硅基底材料中（曲线c5）形成的功率半导体二极管的泄漏电流Il的概率p的分布的曲线图。与MCZ基底材料相关的曲线c4包括如关于图1A-1C描述的氧浓度。与在包括形成在FZ基底材料（曲线c5）中的场停止区的功率半导体二极管中相比，在包括形成在MCZ基底材料（曲线c4）中的场停止区的功率半导体二极管中，更小的泄漏电流由于上面描述的效应而更有可能出现。
图8是图示制造半导体器件的实施例的示意工艺流程图。
过程特征S100包括在半导体本体中引入铂，所述半导体本体包括在 5 x 1016 cm-3 和5 x 1017 cm-3的范围内的氧浓度。根据一个实施例，通过离子注入和/或扩散过程引入铂。
过程特征S110包括利用质子穿过第一表面照射半导体本体。
过程特征S120包括在300℃到550℃的温度范围内使半导体本体退火。
除了按照S100、S110、S120的顺序执行过程特征S100到S120以外，可以按照例如S110、S100、S120的顺序或者按照S100、S110、S100、S120的顺序执行过程特征S100到S120。
通过在半导体本体中生成空位连同增加氧以及铂在半导体本体中的浓度，可以实现例如以下的好处：泄漏电流减少，抑制了由于通过类似受主的氢/空位/铂复合物进行的不希望有的反向掺杂而导致的正向电压降增加。图8中所示的方法还可以应用于制造关于上面的实施例描述的半导体器件。
虽然本文已经图示和描述了特定实施例，但本领域普通技术人员将认识到，在不脱离本发明的范围的情况下，多种替换和/或等效实施方式可替代所示出和描述的特定实施例。本申请旨在涵盖本文所讨论的特定实施例的任何改编或变型。因此，本发明旨在仅由权利要求及其等同物限定。

Claims (19)

1.一种制造半导体器件的方法，所述方法包括：
通过以下形成包含氢空位浅施主复合物的场停止区：
- 利用激光束穿过半导体本体的第一表面照射半导体本体的一部分，所述部分包括在5 x 1016 cm-3到5 x 1017 cm-3的范围内的氧浓度；
- 利用质子穿过第一表面照射半导体本体；以及
- 在300℃到550℃的温度范围内使半导体本体退火，以便形成所述氢空位浅施主复合物，
- 其中在半导体本体中吸收激光束使在第一表面处的半导体本体局部熔化并且在从第一表面延伸到一深度的所述半导体本体的一部分中生成空位，其中所述深度为5μm或更大。
2.根据权利要求1所述的方法，其中所述退火被执行长达30分钟到四个小时之间的持续时间。
3.根据权利要求1所述的方法，其中半导体本体是磁控直拉硅本体。
4.根据权利要求1所述的方法，还包括在利用激光束照射之前，向在第一表面处的区域中引入掺杂剂并电活化所述掺杂剂。
5.根据权利要求1所述的方法，其中利用激光束照射半导体本体的所述部分被多次执行。
6.根据权利要求1所述的方法，还包括向半导体本体中引入铂。
7.根据权利要求1所述的方法，其中利用质子照射半导体本体在不同的注入能量下被多次执行。
8.根据权利要求7所述的方法，其中所述注入能量的范围在100 keV和5 MeV之间。
9.根据权利要求1所述的方法，其中利用质子照射半导体本体在不同的剂量下被多次执行。
10.根据权利要求9所述的方法，其中所述剂量的范围在0. 5 x 1013 个质子/cm2和5 x1014 个质子/cm2之间。
11.根据权利要求1所述的方法，还包括在与第一表面相对的第二表面处形成阳极以及在第一表面处形成阴极。
12.根据权利要求1所述的方法，还包括在与第一表面相对的第二表面处形成栅极和发射极以及在第一表面处形成集电极。
13.根据权利要求1所述的方法，其中所述半导体器件是垂直半导体功率器件，所述方法还包括：
在具有相对的第一和第二表面的半导体本体的第一表面处形成第一负载端子结构；以及
在半导体本体的第二表面处形成第二负载端子结构。
14.一种制造半导体二极管的方法，所述方法包括：
在具有相对的第一和第二表面的半导体本体中通过穿过第二表面将p型掺杂剂引入半导体本体中来形成阳极区域；
通过穿过第一表面将n型掺杂剂引入半导体本体中而在半导体本体中形成阴极区域；以及
通过以下形成包含氢空位浅施主复合物的场停止区：
- 利用激光束穿过半导体本体的第一表面照射半导体本体的一部分，所述部分包括在5 x 1016 cm-3到5 x 1017 cm-3的范围内的氧浓度；
- 利用质子穿过第一表面照射半导体本体；以及
- 在300℃到550℃的温度范围内使半导体本体退火，以便形成所述氢空位浅施主复合物，
其中在半导体本体中吸收激光束使在第一表面处的半导体本体局部熔化并且在从第一表面延伸到一深度的所述半导体本体的一部分中生成空位，其中所述深度为5μm或更大。
15.根据权利要求14所述的方法，其中所述n型掺杂剂包括磷。
16.根据权利要求14所述的方法，其中通过利用激光束照射半导体本体的所述部分来电活化所述n型掺杂剂。
17.根据权利要求14所述的方法，还包括向半导体本体中引入铂。
18.一种制造半导体器件的方法，所述方法包括：
- 向半导体本体中引入铂，所述半导体本体包括在5 x 1016 cm-3 到5 x 1017 cm-3的范围内的氧浓度；
- 利用质子穿过第一表面照射半导体本体；以及
- 在300℃到550℃的温度范围内使半导体本体退火。
19.根据权利要求18所述的方法，其中所述半导体器件是垂直半导体功率器件，所述方法还包括：
在具有相对的第一和第二表面的半导体本体的第一表面处形成第一负载端子结构；以及
在半导体本体的第二表面处形成第二负载端子结构。
CN201510301809.2A 2014-06-06 2015-06-05 制造包括场停止区的半导体器件的方法 Active CN105280485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/297,764 US9887125B2 (en) 2014-06-06 2014-06-06 Method of manufacturing a semiconductor device comprising field stop zone
US14/297764 2014-06-06

Publications (2)

Publication Number Publication Date
CN105280485A CN105280485A (zh) 2016-01-27
CN105280485B true CN105280485B (zh) 2018-06-12

Family

ID=54706923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510301809.2A Active CN105280485B (zh) 2014-06-06 2015-06-05 制造包括场停止区的半导体器件的方法

Country Status (3)

Country Link
US (1) US9887125B2 (zh)
CN (1) CN105280485B (zh)
DE (1) DE102015108929A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE102015122833A1 (de) 2015-12-23 2017-06-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016114264A1 (de) * 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
RU2665368C1 (ru) * 2017-12-01 2018-08-29 Открытое акционерное общество "ОКБ-Планета" ОАО "ОКБ-Планета" Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法
WO2020100995A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
WO2020100997A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
DE112019002290T5 (de) 2018-12-28 2021-04-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen
DE112020001029T5 (de) 2019-10-11 2021-11-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
CN113571415B (zh) * 2021-09-22 2022-01-11 上海积塔半导体有限公司 Igbt器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法
CN102034684A (zh) * 2010-10-18 2011-04-27 清华大学 硅片激光退火中多梯度温度场的装置和方法
CN103000672A (zh) * 2011-09-15 2013-03-27 英飞凌科技股份有限公司 半导体主体有掺杂材料区域的元器件和生成该区域的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0251280A3 (en) * 1986-06-30 1989-11-23 Nec Corporation Method of gettering semiconductor wafers with a laser beam
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
SG157315A1 (en) * 2008-05-16 2009-12-29 Chartered Semiconductor Mfg Method for fabricating semiconductor devices with shallow diffusion regions
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法
CN102034684A (zh) * 2010-10-18 2011-04-27 清华大学 硅片激光退火中多梯度温度场的装置和方法
CN103000672A (zh) * 2011-09-15 2013-03-27 英飞凌科技股份有限公司 半导体主体有掺杂材料区域的元器件和生成该区域的方法

Also Published As

Publication number Publication date
DE102015108929A1 (de) 2015-12-17
US9887125B2 (en) 2018-02-06
CN105280485A (zh) 2016-01-27
US20150357229A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
CN105280485B (zh) 制造包括场停止区的半导体器件的方法
CN104903997B (zh) 半导体装置及半导体装置的制造方法
CN105609407B (zh) 用于形成半导体器件的方法和半导体器件
US7667297B2 (en) Method for producing a stop zone in a semiconductor body and semiconductor component having a stop zone
CN104054178B (zh) 半导体装置的制造方法
US9559020B2 (en) Method for postdoping a semiconductor wafer
CN105793991B (zh) 半导体装置
CN105900221B (zh) 半导体装置以及半导体装置的制造方法
CN103999225B (zh) 半导体装置及其制造方法
CN103946985A (zh) 半导体装置及半导体装置的制造方法
CN104810392A (zh) 包括在漂移区中波动分布的净掺杂的半导体器件
JPWO2013141181A1 (ja) 半導体装置および半導体装置の製造方法
US9006062B2 (en) Method of manufacturing a semiconductor device including an edge area
CN107431087A (zh) 半导体装置及其制造方法
JPWO2020149354A1 (ja) 半導体装置および半導体装置の製造方法
JP2013175707A (ja) 半導体装置およびその製造方法
JP6149942B2 (ja) 半導体装置の製造方法
CN107039270B (zh) 半导体器件和用于形成半导体器件的方法
CN105321809B (zh) 降低杂质浓度的方法、半导体器件及制造其的方法
CN107275395A (zh) 半导体装置及其制造方法
CN109728082A (zh) 功率半导体器件及其制造方法
JP2008135439A (ja) バイポーラ半導体装置とその製造方法
JP2010034281A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant