CN105262475A - 带有预加重均衡的摆幅可调整的sst型数据发送器 - Google Patents
带有预加重均衡的摆幅可调整的sst型数据发送器 Download PDFInfo
- Publication number
- CN105262475A CN105262475A CN201510691352.0A CN201510691352A CN105262475A CN 105262475 A CN105262475 A CN 105262475A CN 201510691352 A CN201510691352 A CN 201510691352A CN 105262475 A CN105262475 A CN 105262475A
- Authority
- CN
- China
- Prior art keywords
- sst
- unit
- drain electrode
- kth
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmitters (AREA)
Abstract
本发明公布一种带有预加重均衡的摆幅可调整的SST型数据发送器,将SST单元分配给当前位信号和预加重信号,通过在差分输出端之间并联电阻实现低频信号的输出,克服了现行带预加重均衡的SST型数据发送器在发送低频信号时能量存在较大浪费的缺陷,大大提高了发送器的效能,在较高预加重强度下,本发明节省功耗至少50%。本发明能够实现输出摆幅调整,使得同一个数据发送器能够应用于不同损耗的传输媒介,进一步提高了能量效率。本发明包括一个由多个相同单元组成的SST型发送电路和一个预驱动电路,其中预驱动电路又由逻辑模块和功能选择模块组成。本发明可用于各种数据通信***中,特别是在高速数据通信中能体现出高效能的特点。
Description
技术领域
本发明属于数据通信高速互连集成电路的技术领域,是一种带有预加重均衡的摆幅可调整的SST型数据发送器,能够根据信道的损耗大小调整输出信号的摆幅,并且提供了低功耗的预加重方式,能有效地补偿高速数据通信因信道频宽不足带来的信号衰减,能用于各种数据通信发送器或收发器***中,也能作为独立IP使用。
背景技术
图1为一种典型的高速数据通信***,该***主要由发送器100、传输媒介105、交流耦合106a(或直流耦合106b)、接收器108构成。数据的收发和传送过程如下:差分数字信号109由发送器100驱动,通过传输媒介105的传送,信号到达接收端由接收器108接收并恢复为差分数字信号110。为减少信号的反射,通常可以在发送端、接收端或两端同时配置用于匹配传输媒介信道阻抗的端接电阻107a和107b。所述接收器端接电阻107a和107b的偏置电位VRX在直流耦合时可以接到固定电位或悬空,但在交流耦合时必须接固定电位。传输媒介105可以包括但不限于以下一种或多种的组合:芯片封装、印制电路板、背板、连接器、各种类型的线缆等。
随着数据通信速度的快速提高,目前已达到几个吉赫兹(GHz)或几十吉赫兹,传输媒介105的信道频宽大大低于数据传输速率,由此引起的基于信号频率的衰减会使数据完整性严重受损,误码率大大提高。为补偿在传输媒介105中的信号衰减,采用预加重均衡技术在信号进入传输媒介105之前对其进行预处理,输出差分信号111,即对于信号中的高频成分提高其输出幅度114,而对于低频成分降低输出幅度113。信号经过传输媒介105的传送,其高频成分的衰减大于低频成分,当信号到达接收端时,高低频成分的幅度趋于一致,达到均衡,形成接收端的差分输入信号112。
发送器100是一种带有预加重均衡的n+1抽头电源串联电阻(sourceseriesterminated,SST)型数据发送器。数据信号109经过延时控制电路103产生两路或多路不同延迟的数据信号,并将信号送入到预驱动级102。预驱动级102对信号进行处理后,驱动发送电路101a、101b、101c等多个分支,实际抽头数可以根据传输媒介的性能进行配置。发送电路101a结构如图2所示,为经典的SST型结构。发送电路101a、101b、101c等各个分支在输出端104a和104b短接,驱动输出差分信号111。
所述带预加重均衡的SST型数据发送器100存在两个问题。第一个问题是输出的摆幅固定为发送电路的供电电压VSST。对于损耗大的传输媒介,大的输出摆幅能够有效的降低信号的误码率;但是对于损耗小的传输媒介,浪费了能耗,降低了能量效率。第二个问题是在输出信号的高频成分时能够较充分地利用电源供给的能量,效率很高;但是当输出信号的低频成分时,却浪费了大量的能耗,能效较低,而且随着预加重强度的提高,能效快速下降,严重限制了SST型数据发送器电路配置预加重均衡以补偿传输媒介信道频宽不足的能力。这两个问题阻碍了这一结构在数据通信,特别是高速数据通信领域的广泛应用。
发明内容
本发明针对带预加重均衡的SST型发送器效能较低的缺陷,提出了一种带有预加重均衡的摆幅可调整的SST型数据发送器。
这里以二抽头SST型发送器为例描述其结构,多抽头SST型发送器的电路结构可以此为基础简单拓展。如图3所示,所述发送器由预驱动电路102和SST型发送电路组成。SST型发送电路由101a、101b、101c等N个相同的SST单元做成。预驱动级由两部分组成:逻辑模块201和功能选择模块。功能选择模块由202a、202b、202c等N个相同的单元组成,功能选择模块的每个单元都由6个多路选择器(多路复用器)203、204、205、206、207、208组成。
所述SST型发送电路由多个完全相同的SST单元组成。每个SST单元由三个PMOS晶体管(PM1、PM2、PM3)、三个NMOS晶体管(NM1、NM2、NM3)和两个电阻(R1、R2)组成。
对于第k个SST单元的连接关系如下:
1)PM1的源极接电源;PM1漏极与NM1的漏极、电阻R3和电阻R1相连;PM1的栅极与第k个功能选择模块单元的第1个多路复用器203的输出端相连;
2)NM1的源极接地;NM1漏极与PM1的漏极、电阻R3和电阻R1相连;NM1的栅极与第k个功能选择模块单元的第2个多路复用器204的输出端相连;
3)NM3的源极与PM3的源极和电阻R4相连;NM3的漏极与PM3的漏极和电阻R3相连;NM3的栅极与第k个功能选择模块单元的第3个多路复用器205的输出端相连;
4)PM3的源极与NM3的源极和电阻R4相连;PM3的漏极与NM3的漏极和电阻R3相连;NM3的栅极与第k个功能选择模块单元的第4个多路复用器206的输出端相连;
5)PM2的源极接电源;PM2漏极与NM2的漏极、电阻R4和电阻R2相连;PM2的栅极与第k个功能选择模块单元的第5个多路复用器207的输出端相连;
6)NM2的源极接地;NM2漏极与PM2的漏极、电阻R4和电阻R2相连;NM2的栅极与第k个功能选择模块单元的第6个多路复用器208的输出端相连;
7)R1一端与PM1的漏极、NM1的漏极、R3相连;R1的另一端与发送器的输出104a相连;
8)R2一端与PM2的漏极、NM2的漏极、R4相连;R2的另一端与发送器的输出104b相连;
9)R3一端与PM1的漏极、NM1的漏极和电阻R1相连;R3的另一端与PM3的漏极和NM3的漏极相连;
10)R4一端与PM2的漏极、NM2的漏极和电阻R2相连;R4的另一端与PM3的源极和NM3的源极相连。
所述的逻辑模块201由8个模块(8个逻辑门209~216)组成。逻辑模块的输入信号为两路差分的信号D[n],D[n+1],209~216的结构完全相同,都是有4个PMOS晶体管和4个NMOS晶体管组成,区别是不同单元中各个晶体管的输入信号不同。
如图4所示,以216为例说明8个晶体管的连接:
1)PM4的源极接电源;PM4的漏极与PM5的源极相连;PM4的栅极与输入信号相连;
2)PM5的源极与PM4的漏极相连;PM5的漏极与NM4的漏极、NM6的漏极、PM7的漏极和输出端相连;PM5的栅极与相连;
3)PM6的源极接电源;PM6的漏极与PM7的源极相连;PM6的栅极接地;
4)PM7的源极与PM6的漏极相连;PM7的漏极与NM4的漏极、NM6的漏极、PM5的漏极和输出端相连;PM7的栅极与D[n]相连;
5)NM4的源极与NM5的漏极相连;NM4的漏极与PM5的漏极、PM7的漏极、NM6的漏极和输出端相连;NM4的栅极与D[n]相连;
6)NM5的源极接地;NM5的漏极与NM4的源极相连;NM5的栅极与相连;
7)NM6的源极与NM7的漏极相连;NM6的漏极与PM5的漏极、PM7的漏极、NM4的漏极和输出端相连;NM6的栅极接地;
8)NM7的源极接地;NM7的漏极与NM6的源极相连;NM7的栅极接地。
所述功能选择模块由N个完全相同的单元202a、202b、202c等组成。202a又由6个结构相同的多路复用器(203~208)组成。203~208都是由5个PMOS晶体管和5个NMOS晶体管组成,区别是不同单元的晶体管的栅极输入信号不同。
如图5所示,以208为例说明10个晶体管的连接:
1)PM8的源极接电源;PM8的漏极与PM9的源极相连;PM8的栅极连接控制信号
2)PM9的源极与PM8的漏极相连;PM9的漏极与NM8的漏极、PM11的漏极、NM10的漏极、PM12的漏极、NM12的漏极和输出端相连;PM9的栅极与逻辑模块中的216的输出端相连;
3)PM10的源极接电源;PM10的漏极与PM11的源极相连;PM10的栅极连接控制信号
4)PM11的源极与PM10的漏极相连;PM11的漏极与NM8的漏极、PM9的漏极、NM10的漏极、PM12的漏极、NM12的漏极和输出端相连;PM11的栅极与逻辑模块中的215的输出端相连;
5)PM12的源极接电源;PM12的漏极与NM8的漏极、PM9的漏极、NM10的漏极、PM11的漏极、NM12的漏极和输出端相连;PM12的栅极接电源;
6)NM8的源极与NM9的漏极相连;NM8的漏极与PM9的漏极、PM11的漏极、NM10的漏极、PM12的漏极、NM12的漏极和输出端相连;NM8的栅极与逻辑模块中的216的输出端相连;
7)NM9的源极接地;NM9的漏极与NM8的源极相连;NM9的栅极连接控制信号EN3;
8)NM10的源极与NM11的漏极相连;NM10的漏极与PM9的漏极、PM11的漏极、NM8的漏极、PM12的漏极、NM12的漏极和输出端相连;NM10的栅极与逻辑模块中的215的输出端相连;
9)NM11的源极接地;NM11的漏极与NM10的源极相连;NM11的栅极连接控制信号EN2;
10)NM12的源极接地;NM12的漏极与NM8的漏极、PM9的漏极、NM10的漏极、PM11的漏极、PM12的漏极和输出端相连;NM12的栅极连接控制信号
11)EN2和EN3满足:EN2=CONFIG0·CONFIG1,EN3=CONFIG0·CONFIG1;CONFIG1和CONFIG2为输入到202a的控制信号。
与现有技术相比,本发明的有益效果如下:
本发明提供了带有预加重均衡的摆幅可调整的SST型数据发送器,将SST单元分配给当前位信号和预加重信号,通过在差分输出端之间并联电阻实现低频信号的输出,克服了现行带预加重均衡的SST型数据发送器在发送低频信号时能量存在较大浪费的缺陷,大大提高了发送器的效能,在较高预加重强度下,本发明节省功耗至少50%。本发明提出的SST数据发送器能够实现输出摆幅调整,使的同一个数据发送器能够应用于不同损耗的传输媒介,进一步提高了能量效率。本发明可用于各种数据通信***中,特别是在高速数据通信中能体现出高效能的特点。
附图说明
图1为典型高速数据通信***示意图。
图2为现行带预加重均衡的SST型发送电路。
图3为本发明提出的带预加重均衡的摆幅可调整的二抽头SST型发送器结构图。
图4为本发明提出的带预加重均衡的摆幅可调整的二抽头SST型发送器中使用的逻辑单元216的结构图。
图5为本发明提出的带预加重均衡的摆幅可调整的二抽头SST型发送器中使用的多路复用器208的结构图。
图6为现行带预加重均衡的SST型发送器的在进行预加重调整时的等效电路,(a)为输出高频成分时的电路,(b)为输出低频时的电路。
图7为带预加重均衡的二抽头SST型发送器的输出信号波形。
图8为本发明提出的带预加重均衡的摆幅可调整的二抽头SST型发送器在进行摆幅调整时的等效电路。
图9为本发明提出的带预加重均衡的摆幅可调整的二抽头SST型发送器在进行预加重调整时的等效电路,(a)为输出高频成分时的电路,(b)为输出低频时的电路。
图10为本发明提出的带预加重均衡的摆幅可调整的二抽头SST型发送器消耗的功耗与摆幅的关系。
图11为本发明提出的SST型发送器与现行SST型发送器在不同预加重强度下的功耗比值。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面通过具体实施例和附图,对本发明做进一步说明。
图2为现行带预加重均衡的SST型数据发送电路的典型结构,由N个完全相同的SST单元组成。发送电路工作时,输出电阻必须与传输媒介105的特征阻抗匹配。PM1的导通电阻与NM1的导通电阻、PM2的导通电阻、NM2的导通电阻相等。当101a处于非使能状态时,PM1、PM2、NM1和NM2关断,101a的输出阻抗为无穷大。阻抗匹配的方式是通过控制使能的单元的个数使输出电阻与传输媒介105相等。
现行SST数据发送器的的预加重实现方式是将单元分配给不同的抽头。对于二抽头的SST数据发送器,总共有N个相同的SST单元,其中M个单元是使能的,M小于等于N。比如为了实现3dB预加重,需要将3M/4个单元分配给数据D[n],M/4个单元分配给D[n]延迟一个单位时间间隔后的数据D[n+1]。即将3M/4个单元的In+连接D[n],In-连接M/4个单元的In+连接D[n+1],In-连接
图6为数据发送器的等效电路,其中Rmain为分配给D[n]的单元的等效电阻,Rpost为分配给D[n+1]的单元的等效电阻,RT为传输媒介105的等效电阻。当D[n]与D[n+1]相同时,发送器的等效电路如图6(a)所示,输出电压为VH(如图7中的114状态),;当D[n]=-D[n+1]时,发送器的等效电路如图6(b)所示,输出电压为VL(如图7中的113状态)。定义预加重的强度处于状态114时,发送器消耗的总功耗为其中对于阻抗匹配的情况,2R=RT,处于状态113时,发送器消耗的总功耗为
定义跳变密度(TransitionDensity,当前位和前一位不相同的数据位占整个数据量的百分比)为D,发送器消耗的总功率
现行SST数据发送器无法进行摆幅调整,单端的输出摆幅固定为
图3为本发明提出的带预加重均衡的摆幅可调整的二抽头SST型发送器结构图。SST型发送电路由N个相同的单元组成;预驱动电路由逻辑模块和功能选择模块组成。功能选择模块又由N个相同的单元组成,他们与SST型发送电路中的N个单元一一对应。功能选择模块中的每个单元由2比特的控制字控制。当控制字为00时,SST发送电路中的对应单元处于非使能状态,输出电阻无穷大。当控制字为01时,SST发送电路中的对应单元处于摆幅调整状态,处于该状态的单元越多,输出摆幅越小。当控制字为10时,SST发送电路中的对应单元传输的是D[n]和当控制字为11时,SST发送电路中的对应单元传输的信号与D[n]和D[n+1]相关:当D[n]与D[n+1]相同时,传输的信号为D[n];当D[n]与D[n+1]不同时,输出幅度减小,从而实现预加重。
图3所述的发送电路工作时输出电阻必须要与传输媒介匹配,匹配的方式是通过控制功能选择模块。调整处于非使能状态的单元的个数,就能控制发送电路的输出阻抗。假设SST发送电路中每个单元的输出电阻为RSST,则有M个单元处于非使能状态(即功能选择模块中有M个单元的控制字不是00),发送器的输出电阻为阻抗匹配时,满足
本发明的一个创新点是图3所述SST型数据发送器能够提供可调整的输出摆幅。本发明可以根据传输媒介的损耗调整输出的摆幅:对于高损耗的传输媒介,使用大输出摆幅;对于低损耗的传输媒介,使用小输出摆幅,从而提高能量效率。在功能选择模块中,M个使能的单元中有S个单元单元的控制字为01。等效电路如图8所示,其中S个SST单元的并联阻抗为R2,(M-S)个SST单元的并联阻抗为R1。单端输出摆幅为功耗为其中因此,当S增大时,输出摆幅减小,消耗的功耗也减小。
本发明的一个创新点是图3所述SST型数据发送器在实现相同的预加重时,消耗更低的功耗。对于实现预加重强度考虑S=0的情况,则只需要将M个单元中(1-A-1)M个单元对应控制字设置为11,A-1M个单元对应控制字设置为10。等效电路如图9所示,其中Rmain为A-1M个单元各SST单元的并联阻抗,Rpost为(1-A-1)M个SST单元的并联阻抗。图9(a)为(图7中的114状态),图9(b)为(图7中113状态)。对于跳变密度D,发送器消耗的总功率 因此图3提出的SST数据发送器功耗比现行的SST数据发送器具有更高的能量效率。
采用评估数据通信***性能广泛使用的PRBS伪随机二进制序列,PRBS的跳变密度D为0.5,可以得到图10所示本发明电压发送器的功耗输出单端摆幅的关系。可以看到,功耗随输出摆幅的降低而迅速减小。图11为本发明电压发送器与现行SST型发送器在不同预加重强度下的功耗比值,在较大预加重强度A时,本发明可以节省超过50%的功耗,展现出高效能的特点。
以上实施例仅用以说明本发明的技术方案而非对其进行限制,本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明的精神和范围,本发明的保护范围应以权利要求书所述为准。
Claims (5)
1.一种带有预加重均衡的摆幅可调整的SST型数据发送器,其特征在于:包含一个SST型发送电路和一个预驱动电路;所述SST型发送电路包括多个相同的单元,每个单元包括三个PMOS晶体管PM1、PM2和PM3,三个NMOS晶体管NM1、NM2和NM3,以及两个电阻R1、R2;所述预驱动电路包括逻辑模块和功能选择模块,所述逻辑模块包括8个逻辑门,所述功能选择模块包括多个相同的单元,单元个数与SST型发送电路中单元个数相同,并与SST型发送电路中的单元一一对应,所述功能选择模块的每个单元包括6个多路复用器;
所述SST型发送电路中,第k个SST单元中的PM1的源极接电源,漏极与NM1的漏极、电阻R3和电阻R1相连,栅极与第k个功能选择模块单元的第1个多路复用器输出端相连;第k个SST单元中的NM1的源极接地,栅极与第k个功能选择模块单元的第2个多路复用器输出端相连;第k个SST单元中的NM3的栅极与第k个功能选择模块单元的第3个多路复用器输出端相连;第k个SST单元中的PM3的栅极与第k个功能选择模块单元的第4个多路复用器输出端相连;第k个SST单元中的PM2的源极接电源,漏极与NM2的漏极、电阻R4和电阻R2相连,栅极与第k个功能选择模块单元的第5个多路复用器输出端相连;第k个SST单元中的NM2的源极接地,栅极与第k个功能选择模块单元的第6个多路复用器的输出端相连;第k个SST单元中的R1一端与PM1的漏极、NM1的漏极、电阻R3相连,R1的另一端与发送器的输出104a相连;第k个SST单元中的R2一端与PM2的漏极、NM2的漏极、R4相连,R2的另一端与发送器的输出104b相连;第k个SST单元中的R3一端与PM1的漏极、NM1的漏极和电阻R1相连,R3的另一端与PM3的漏极和NM3的漏极相连;第k个SST单元中的R4一端与PM2的漏极、NM2的漏极和电阻R2相连,R4的另一端与PM3的源极和NM3的源极相连。
2.根据权利要求1所述的带有预加重均衡的摆幅可调整的SST型数据发送器,其特征在于,所述SST发送电路中的每个SST单元中,PM1和NM1的漏极之间存在一个由R3、R4、NM3和PM3组成的开关;当功能选择模块中的第k个单元的控制字为01时,对应第k个SST单元的晶体管NM3和PM3始终打开而晶体管PM1、PM2、NM1和NM2关断,所述数据发送器的输出摆幅减小。
3.根据权利要求1所述的带有预加重均衡的摆幅可调整的SST型数据发送器,其特征在于,所述SST型数据发送器的输出摆幅正比于(M-S),其中M为使能的SST单元的个数,S为功能选择模块中输入控制字为01的单元的个数,调整S的大小即能改变摆幅。
4.根据权利要求1所述的带有预加重均衡的摆幅可调整的SST型数据发送器,其特征在于,所述功能选择模块的第k个单元输入控制为11时,SST型发送电路中对应的第k个SST单元处于预加重状态:当数据D[n]与延迟一个数据间隔的数据D[n+1]相同时,第k个SST单元中的开关NM3和PM3关断,PM1和NM1的栅极输入D[n],PM2和NM2的栅极输入D[n]的非,输出幅度大;当D[n]与D[n+1]不同时,第k个SST单元中开关NM3和PM3打开,PM1、PM2、NM1和NM2关断,输出幅度小,从而实现预加重。
5.根据权利要求1所述的带有预加重均衡的摆幅可调整的SST型数据发送器,其特征在于,所述SST型数据发送器的预加重的强度A反比于(M-P),其中M为使能的SST单元的个数,P为功能选择模块中输入控制字为11的单元的个数,调整P的大小即能改变预加重。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510691352.0A CN105262475A (zh) | 2015-10-22 | 2015-10-22 | 带有预加重均衡的摆幅可调整的sst型数据发送器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510691352.0A CN105262475A (zh) | 2015-10-22 | 2015-10-22 | 带有预加重均衡的摆幅可调整的sst型数据发送器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105262475A true CN105262475A (zh) | 2016-01-20 |
Family
ID=55102012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510691352.0A Pending CN105262475A (zh) | 2015-10-22 | 2015-10-22 | 带有预加重均衡的摆幅可调整的sst型数据发送器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105262475A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110990305A (zh) * | 2019-11-27 | 2020-04-10 | 西安紫光国芯半导体有限公司 | 存储控制物理接口、数据传输装置及数据传输*** |
CN111446955A (zh) * | 2020-05-07 | 2020-07-24 | 江苏集萃智能集成电路设计技术研究所有限公司 | 预编码型摆幅可控的低功耗sst驱动器 |
CN111711459A (zh) * | 2020-07-06 | 2020-09-25 | 中国科学院微电子研究所 | 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 |
CN112399098A (zh) * | 2020-12-02 | 2021-02-23 | 龙迅半导体(合肥)股份有限公司 | Hdmi发送器输出信号强度自动配置方法及*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102545884A (zh) * | 2012-02-17 | 2012-07-04 | 无锡芯骋微电子有限公司 | 带有高效能预加重均衡的电压型数据发送器 |
CN104935325A (zh) * | 2015-06-26 | 2015-09-23 | 灿芯半导体(上海)有限公司 | 接口电路中的输出电路 |
CN205005038U (zh) * | 2015-10-22 | 2016-01-27 | 北京大学 | 带有预加重均衡的摆幅可调整的sst型数据发送器 |
-
2015
- 2015-10-22 CN CN201510691352.0A patent/CN105262475A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102545884A (zh) * | 2012-02-17 | 2012-07-04 | 无锡芯骋微电子有限公司 | 带有高效能预加重均衡的电压型数据发送器 |
CN104935325A (zh) * | 2015-06-26 | 2015-09-23 | 灿芯半导体(上海)有限公司 | 接口电路中的输出电路 |
CN205005038U (zh) * | 2015-10-22 | 2016-01-27 | 北京大学 | 带有预加重均衡的摆幅可调整的sst型数据发送器 |
Non-Patent Citations (1)
Title |
---|
LIANGXIAO TANG、WEIXIN GAI、JINCAI LIU: "Swing-programmable SST transmitter with power-efficient de-emphasis", 《ELECTRONICS LETTERS,11TH JUNE 2015》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110990305A (zh) * | 2019-11-27 | 2020-04-10 | 西安紫光国芯半导体有限公司 | 存储控制物理接口、数据传输装置及数据传输*** |
CN110990305B (zh) * | 2019-11-27 | 2024-01-30 | 西安紫光国芯半导体有限公司 | 存储控制物理接口、数据传输装置及数据传输*** |
CN111446955A (zh) * | 2020-05-07 | 2020-07-24 | 江苏集萃智能集成电路设计技术研究所有限公司 | 预编码型摆幅可控的低功耗sst驱动器 |
CN111446955B (zh) * | 2020-05-07 | 2023-07-14 | 江苏集萃智能集成电路设计技术研究所有限公司 | 预编码型摆幅可控的低功耗sst驱动器 |
CN111711459A (zh) * | 2020-07-06 | 2020-09-25 | 中国科学院微电子研究所 | 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 |
CN112399098A (zh) * | 2020-12-02 | 2021-02-23 | 龙迅半导体(合肥)股份有限公司 | Hdmi发送器输出信号强度自动配置方法及*** |
CN112399098B (zh) * | 2020-12-02 | 2024-01-19 | 龙迅半导体(合肥)股份有限公司 | Hdmi发送器输出信号强度自动配置方法及*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110277988B (zh) | 具有从低功率待机到低频信号传输的快速转换的中继器 | |
US5694060A (en) | CMOS differential twisted-pair driver | |
US9065399B2 (en) | Programmable high-speed voltage-mode differential driver | |
US7352211B1 (en) | Signal history controlled slew-rate transmission method and bus interface transmitter | |
US7522670B2 (en) | Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation | |
US6704818B1 (en) | Voltage-mode driver with pre-emphasis, slew-rate control and source termination | |
US7389194B2 (en) | Driver calibration methods and circuits | |
US20020057101A1 (en) | Method and circuit for pre-emphasis equalization in high speed data communications | |
CN105262475A (zh) | 带有预加重均衡的摆幅可调整的sst型数据发送器 | |
US20080116943A1 (en) | True-differential DVI/HDMI line driver | |
KR980006296A (ko) | 적응성 입력-출력 포트를 갖는 집적 회로 칩과 이의 전기적 시스템 | |
CN101001227A (zh) | 用于三线差分信号传输的数据传输设备和方法 | |
CN102545884B (zh) | 带有高效能预加重均衡的电压型数据发送器 | |
CN101394377B (zh) | 预加重装置和低压差分信号发射器 | |
Hwang et al. | A 32 Gb/s, 201 mW, MZM/EAM cascode push–pull CML driver in 65 nm CMOS | |
US6501293B2 (en) | Method and apparatus for programmable active termination of input/output devices | |
US7551897B1 (en) | Method and apparatus for performing transmit pre-emphasis | |
CN205005038U (zh) | 带有预加重均衡的摆幅可调整的sst型数据发送器 | |
US20040068600A1 (en) | Method and system for termination of transmission channels in modular circuits | |
CN202652186U (zh) | 带有高效能预加重均衡的电压型数据发送器 | |
CN103812497A (zh) | 驱动器及低抖动串行信号的输出方法 | |
CN112583401B (zh) | 一种基于数字隔离器的隔离单线双向传输电路 | |
Wary et al. | A low impedance receiver for power efficient current mode signalling across on-chip global interconnects | |
CN203445862U (zh) | 推挽式源极串联端接发射机设备和*** | |
CN114374124A (zh) | 双向信号传输连接线 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160120 |
|
RJ01 | Rejection of invention patent application after publication |