CN105206617B - 阵列基板的制造方法 - Google Patents

Abstract

本发明公开了一种阵列基板的制造方法，属于显示技术领域，解决了现有技术中有机膜层容易脱落的技术问题。该阵列基板的制造方法包括：形成半导体层、栅极绝缘层、栅极金属层、间绝缘层和源漏极金属层；对所述源漏极金属层和所述间绝缘层的表面进行清洗；对所述源漏极金属层和所述间绝缘层的表面进行灰化；在所述源漏极金属层和所述间绝缘层上形成有机膜层。

Description

阵列基板的制造方法

技术领域

本发明涉及显示技术领域，具体的说，涉及一种阵列基板的制造方法。

背景技术

随着显示技术的发展，液晶显示器已经成为最为常见的显示装置。其中，阵列基板是液晶显示器中的重要组成部分。

阵列基板上设置有薄膜晶体管(Thin Film Transistor，简称TFT)阵列、扫描线、数据线、公共电极线、像素电极、公共电极以及多个绝缘层等结构，以实现显示过程中对液晶的驱动。

阵列基板的制造过程主要通过多次掩膜版构图工艺形成各个层结构。阵列基板中的各个层结构主要包括半导体层、栅极绝缘层、栅极金属层、间绝缘层(ILD)、源漏极金属层、有机膜层(PLN)、第一透明电极层、钝化层(PV)、第二透明电极层。其中，有机膜层形成于间绝缘层和源漏极金属层的上表面，但是由于有机膜层与间绝缘层、源漏极金属层之间的附着力较低，经常会发生有机膜层脱落的现象，这将导致液晶显示产品出现电性检测(TEG)异常、显示不良等问题。

发明内容

本发明的目的在于提供一种阵列基板的制造方法，以解决现有技术中有机膜层容易脱落的技术问题。

本发明提供一种阵列基板的制造方法，包括：

形成半导体层、栅极绝缘层、栅极金属层、间绝缘层和源漏极金属层；

对所述源漏极金属层和所述间绝缘层的表面进行清洗；

对所述源漏极金属层和所述间绝缘层的表面进行灰化；

在所述源漏极金属层和所述间绝缘层上形成有机膜层。

进一步的是，该制造方法还包括：

在所述有机膜层上形成第一透明电极层；

在所述第一透明电极层上形成钝化层；

在所述钝化层上形成第二透明电极层。

优选的是，对所述源漏极金属层和所述间绝缘层的表面进行清洗，具体为：

利用双螺纹刷，对所述源漏极金属层和述间绝缘层的表面进行清洗。

优选的是，对所述源漏极金属层和所述间绝缘层的表面进行灰化，具体为：

利用干蚀刻机，对所述源漏极金属层和所述间绝缘层的表面进行灰化，并且进行灰化的时间在10至15秒以内。

进一步的是，所述干蚀刻机的工作功率在2000瓦以上。

优选的是，所述半导体层的材料为低温多晶硅。

进一步的是，在形成半导体层、栅极绝缘层、栅极金属层、间绝缘层和源漏极金属层之前，还包括：

形成遮光层。

进一步的是，所述半导体层中包括有源层沟道，所述栅极金属层中包括栅极，所述源漏极金属层中包括源极和漏极；

所述有源层沟道、所述栅极、所述源极和所述漏极组成薄膜晶体管。

优选的是，所述有源层沟道包括高掺杂区、低掺杂区和无掺杂区。

本发明带来了以下有益效果：本发明提供的阵列基板的制造方法中，在形成有机膜层之前，先对源漏极金属层和间绝缘层的表面进行清洗，以增加源漏极金属层和间绝缘层的表面的粗糙度和洁净度。然后再对源漏极金属层和间绝缘层的表面进行灰化，以去除源漏极金属层和间绝缘层的表面残余的光阻或其他有机物，进一步增加源漏极金属层和间绝缘层的表面的粗糙度和洁净度。之后，在源漏极金属层和间绝缘层的表面形成有机膜层，就能够有效增大有机膜层与间绝缘层、源漏极金属层之间的附着力，从而解决了有机膜层容易脱落的技术问题，避免了液晶显示产品出现TEG异常、显示不良等问题。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：

图1是本发明实施例提供的阵列基板的截面示意图；

图2是本发明实施例提供的阵列基板的制造方法的流程图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

本发明实施例提供一种阵列基板及其制造方法。

本发明实施例以低温多晶硅(Low Temperature Poly-silicon，简称LTPS)制程的阵列基板为例进行说明。如图1所示，该阵列基板主要包括遮光层101、绝缘层102、半导体层、栅极绝缘层104、栅极金属层、间绝缘层106、源漏极金属层、有机膜层108、第一透明电极层、钝化层110和第二透明电极层。

本实施例中，半导体层的材料为低温多晶硅，其中包括由N型高掺杂区1031、N型低掺杂区1032和无掺杂区1033构成的有源层沟道103，以及由P型高掺杂区1034形成的存储电容部分。栅极金属层中包括栅极1051、扫描线(图中未示出)和公共电极线1052，源漏极金属层中包括源极1071、漏极1072和数据线(图中未示出)。第一透明电极层中包括像素电极1091，第二透明电极层中包括公共电极1092。

有源层沟道103、栅极1051、源极1071和漏极1072组成薄膜晶体管，P型高掺杂区1034与公共电极线1052之间形成存储电容。从图1中可以看出，本实施例中的薄膜晶体管为顶栅型结构，即栅极1051位于有源层沟道103的上方。

如图2所示，该阵列基板的制造方法包括以下步骤：

S1：在衬底基板100上形成遮光层101及绝缘层102。

因为本发明实施例中半导体层的材料为低温多晶硅，所以首先需要在低温多晶硅的对应位置形成遮光层101，以防止低温多晶硅受到光照而产生光生电流，造成显示效果不良。

然后，在遮光层101上覆盖绝缘层102，使遮光层101(通常为金属材料)与低温多晶硅之间保持绝缘。

在其他实施方式中，如果采用其它材料的半导体层，则不需要设置遮光层和绝缘层。

S2：形成半导体层、栅极绝缘层104、栅极金属层、间绝缘层106和源漏极金属层。

以上各个层结构均可通过常规的掩膜版构图工艺形成，具体可以包括：

S201：在绝缘层102上形成半导体层。

利用掩膜版构图工艺，在绝缘层102上形成低温多晶硅的图形之后，可以对低温多晶硅的各部分进行离子掺杂工艺，使其形成由N型高掺杂区1031、N型低掺杂区1032和无掺杂区1033构成的有源层沟道103，以及由P型高掺杂区1034形成的存储电容部分。

S202：在半导体层上覆盖栅极绝缘层104。

S203：在栅极绝缘层104上形成栅极金属层。

在栅极绝缘层104上形成一层栅极金属后，利用掩膜版构图工艺对栅极金属进行蚀刻，形成包括栅极1051、扫描线和公共电极线1052等结构的栅极金属层。

S204：在栅极绝缘层104及栅极金属层上形成间绝缘层106。

利用掩膜版构图工艺，对间绝缘层106以及栅极绝缘层104进行蚀刻，形成薄膜晶体管等结构中所需的过孔。

S205：在间绝缘层106上形成源漏极金属层。

在间绝缘层106上形成一层源漏极金属后，利用掩膜版构图工艺对源漏极金属进行蚀刻，形成包括源极1071、漏极1072和数据线等结构的源漏极金属层。

其中，源极1071和漏极1072通过过孔分别连接至有源层沟道103的两端，漏极1072还通过过孔连接至P型高掺杂区1034。

S3：对源漏极金属层和间绝缘层106的表面进行清洗。

本实施例中，利用双螺纹刷，对源漏极金属层和述间绝缘层106的表面进行清洗，从而增加源漏极金属层和述间绝缘层106的表面的粗糙度和洁净度。

S4：对源漏极金属层和间绝缘层106的表面进行灰化。

本实施例中，利用干蚀刻机，对源漏极金属层和间绝缘层106的表面进行灰化。为了避免对源漏极金属层和间绝缘层106的表面造成过度损伤，干蚀刻机应当以中、高功率进行灰化，并且进行灰化的时间不宜太长。

作为一个优选方案，干蚀刻机的工作功率在2000瓦以上，进行灰化的时间可以控制在在10至15秒以内。这样就能够去除源漏极金属层和间绝缘层106的表面残余的光阻或其他有机物，增大源漏极金属层和间绝缘层106的表面的粗糙度和洁净度。同时，也不会对源漏极金属层和间绝缘层106的表面造成过度的损伤。

S5：在源漏极金属层和间绝缘层106上形成有机膜层108。

利用涂覆工艺，在具有较高粗糙度和洁净度的源漏极金属层和间绝缘层106的表面形成有机膜层108。然后还需要对有机膜层108进行蚀刻，在薄膜晶体管的漏极1072上方形成过孔。

有机膜层108的材料可以选用耐高温的光阻，主要作用为使源漏极金属层(除漏极以外)与第一透明电极层之间保持绝缘，同时还能起到增大视角的作用。

S6：在有机膜层108上形成第一透明电极层。

在有机膜层108上形成一层透明导体材料后，利用掩膜版构图工艺对该透明导体材料进行蚀刻，形成包括像素电极1091等结构的第一透明电极层。

S7：在第一透明电极层上形成钝化层110。

利用涂覆工艺，在第一透明电极层上形成钝化层110，使第一透明电极层与第二透明电极层之间保持绝缘，还可以增加阵列基板整体的平坦度。

S8：在钝化层108上形成第二透明电极层。

在钝化层108上形成一层透明导体材料后，利用掩膜版构图工艺对该透明导体材料进行蚀刻，形成包括公共电极1092等结构的第二透明电极层。

本实施例中，第一透明电极层和第二透明电极层所采用的透明导体材料可以是氧化铟锡(ITO)或氧化铟锌(IZO)等。

经过上述步骤，即可制成本发明实施例提供的阵列基板。

本发明实施例提供的该阵列基板的制造方法中，在形成有机膜层108之前，先对源漏极金属层和间绝缘层106的表面进行清洗，以增加源漏极金属层和间绝缘层106的表面的粗糙度和洁净度。然后再对源漏极金属层和间绝缘层106的表面进行灰化，以去除源漏极金属层和间绝缘层106的表面残余的光阻或其他有机物，进一步增加源漏极金属层和间绝缘层106的表面的粗糙度和洁净度。之后，在源漏极金属层和间绝缘层106的表面形成有机膜层108，就能够有效增大有机膜层108与间绝缘层106、源漏极金属层之间的附着力，从而解决了有机膜层108容易脱落的技术问题，避免了液晶显示产品出现TEG异常、显示不良等问题。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种阵列基板的制造方法，包括：

形成半导体层、栅极绝缘层、栅极金属层、间绝缘层和源漏极金属层；

利用双螺纹刷，对所述源漏极金属层和所述间绝缘层的表面进行清洗；

对所述源漏极金属层和所述间绝缘层的表面进行灰化；

在所述源漏极金属层和所述间绝缘层上形成有机膜层。

2.根据权利要求1所述的方法，其特征在于，还包括：

在所述有机膜层上形成第一透明电极层；

在所述第一透明电极层上形成钝化层；

在所述钝化层上形成第二透明电极层。

3.根据权利要求1所述的方法，其特征在于，对所述源漏极金属层和所述间绝缘层的表面进行灰化，具体为：

利用干蚀刻机，对所述源漏极金属层和所述间绝缘层的表面进行灰化，并且进行灰化的时间在10至15秒以内。

4.根据权利要求3所述的方法，其特征在于，所述干蚀刻机的工作功率在2000瓦以上。

5.根据权利要求1所述的方法，其特征在于，所述半导体层的材料为低温多晶硅。

6.根据权利要求5所述的方法，其特征在于，在形成半导体层、栅极绝缘层、栅极金属层、间绝缘层和源漏极金属层之前，还包括：

形成遮光层。

7.根据权利要求5所述的方法，其特征在于，所述半导体层中包括有源层沟道，所述栅极金属层中包括栅极，所述源漏极金属层中包括源极和漏极；

所述有源层沟道、所述栅极、所述源极和所述漏极组成薄膜晶体管。

8.根据权利要求7所述的方法，其特征在于，所述有源层沟道包括高掺杂区、低掺杂区和无掺杂区。