CN105187059B - 一种宽带低相噪本振频率合成电路及方法 - Google Patents

Abstract

本发明提出了一种宽带低相噪本振频率合成电路，包括：直接数字频率合成器、倍频器、低通滤波器、高通滤波器、带通滤波器、正交混频器、混频器、放大器、整数分频器、鉴相器、环路滤波器、压控振荡器、耦合器。本发明首先采用高鉴相频率鉴相，减小环路的相噪恶化；其次环路采用整数分频器，消除小数分频的尾数对相噪的影响；采用直接数字频率合成器生成的基带信号进行正交上变频，产生高分辨率低相噪的高频率信号，与压控振荡器的输出进行混频下变频，使下变频之后的信号变为一个大步进的信号；压控振荡器输出与高分辨率低相噪信号下变频，降低整数分频器的输入频率，减小整数分频的分频比。

Description

一种宽带低相噪本振频率合成电路及方法

技术领域

本发明涉及射频和微波领域，特别涉及一种宽带低相噪本振频率合成电路，还涉及一种宽带低相噪本振频率合成方法。

背景技术

频谱分析技术是射频和微波领域非常重要的分析方法，在现代频谱分析仪的设计中，大都采用超外差技术，因此，其本振信号，特别是第一本振信号，直接决定了频谱分析仪的性能。采用锁相环技术可以极大的改善本振信号的噪声性能，从而提高频谱分析仪的测试性能。

频率合成技术的发展主要由传统模拟直接频率合成器、锁相环间接频率合成器、直接数字频率合成器三个阶段构成，其输出信号的指标越来越高，实现的技术复杂度也越来越高。现有的频率合成方式主要有直接方式、间接方式、数字方式以及将这三种方式结合起来的混合方式。

传统直接频率合成，就是利用电路器件对信号频率的加、减、乘、除四则运算功能产生新的信号频率的方式。

锁相环频率合成方式，通过合成鉴相信号和压控振荡器的相位噪声改善输出信号相位噪声，利用环路滤波器抑制鉴相杂散。

当前的频率合成技术有双环或多环锁相频率合成器、锁相环加直接数字频率合成器的混合式频率合成器等。

现有技术方案中，使用一个谐波取样混频器来降低环路分频器带来的影响；作为谐波取样混频器的本振激励信号，由于最高需要倍频到几十倍，因此基波需要极好相位噪声指标。直接数字频率合成(DDS)由于拥有极好的相噪指标(取决于输入参考信号)和非常高的频率分辨率，可以作为锁相环电路的可变参考信号，从而获得任意频率的压控振荡器(VCO)输出信号。

如图1所示，整个电路可分为取样环路、DDS、预调谐环路，主锁相环路等几个部分。

取样环路由取样压控振荡器、第一放大器、混频器、取样环鉴相器、取样环滤波几个主要部分组成，其功能是提供具有连续频率范围、良好相位噪声的取样混频的输入本振信号，经过第二放大器后送入主环的取样混频器。

直接数字频率合成器(DDS)部分，输入的参考信号依次经过整数倍频器、第一带通滤波器、第二放大器，直接数字频率合成器、第三放大器、第二带通滤波器产生主锁相环路和预调谐环路的鉴相器输入信号。

预调谐环路部分，包括第二耦合器、第二整数分频器、第四整数分频器、预置环鉴相器、预置环滤波、预置环开关，通过主环开关和预置环开关的切换，将主压控振荡器的频率预先调谐在所需要的频率附近，以免主环工作时发生失锁和错锁。

主锁相环路的主压控振荡器输出频率通过第一耦合器耦合出部分功率经过第一整数分频器，再经过低通滤波器、第六放大器后进入取样混频器，与来自取样环路的信号在取样混频器中一起混频，产生的信号经过第三带通滤波器、第五放大器与来自DDS的鉴相输入信号在主环鉴相器鉴相，鉴相输出再经过主环滤波、主环开关等控制主压控振荡器。

现有技术采用多环锁相频率合成器实现宽带低相噪本振频率合成，电路分为取样环路、直接数字频率合成器(DDS)、预调谐环路，主锁相环路等，电路复杂度非常高、成本高、调试难度大，且每个频率点的锁定都需要对各部分电路进行控制，并切换预调谐环路和主锁相环路，控制过于复杂。

发明内容

为解决现有技术的不足，本发明提出一种宽带低相噪本振频率合成电路及方法，采用单环锁相频率合成环路加直接数字频率合成器，不再需要取样本振频率合成器环路、预调谐辅助环路，电路简单、成本低、容易调试。

本发明的技术方案是这样实现的：

一种宽带低相噪本振频率合成电路，将输入信号分成三路，分别传送到第一倍频器、第二倍频器和直接数字频率合成器；

传送到第一倍频器的一路信号经过第一倍频器、第一放大器、第一高通滤波器、第二放大器之后作为正交混频器的本振信号；

传送到第二倍频器的一路信号，经过倍频之后再经过第二高通滤波器生成锁相环的鉴相参考频率信号；

传送到直接数字频率合成器的参考频率信号在直接数字频率合成器内部倍频后作为直接数字频率合成器的参考时钟，生成两路频率相同相位差为90度的正交基带信号，两路基带信号分别经过第一低通滤波器和第二低通滤波器滤除参考时钟信号后，输入至正交混频器的I路和Q路输入，正交混频器的输出信号经过带通滤波器后输入至混频器；

压控振荡器的输出信号通过耦合器耦合出部分功率，经过第三放大器后作为混频器的本振信号，与来自带通滤波器的射频信号下变频，混频器输出的中频信号经过第四放大器、第三低通滤波器、整数分频器后进入鉴相器，与来自第二高通滤波器的鉴相参考频率信号鉴相后经过环路滤波器来调谐压控振荡器，使压控振荡器的频率锁定在设置的频率上。

可选地，传送到第一倍频器的一路信号，经过倍频、滤波、放大之后，与直接数字频率合成器生成的两路相互正交的基带信号在正交混频器进行混频，经过正交混频器本振频率正交上变频之后，输出信号的频率范围为以正交混频器本振频率为中心频率、带宽为2倍最大基带信号频率。

可选地，所述正交混频器输出信号的频率分辨率取决于直接数字频率合成器输出的基带信号频率分辨率。

可选地，压控振荡器的输出信号先与正交混频器的输出信号下变频，变频之后频率步进为2倍的最大基带信号频率，混频器下变频之后的信号经过整数分频器之后得到固定的2倍的最大基带信号频率，鉴相器的参考频率为2倍的最大基带信号频率，由鉴相器的参考频率得到第二倍频器的倍频倍数。

可选地，设参考频率为FR，第一倍频器的倍频倍数为整数D1，第二倍频器的倍频倍数为整数D2，直接数字频率合成器的输出频率为FBB，整数分频器的分频比为整数N，压控振荡器的锁定输出频率为F，则：

F＝FR*D1+FR*D2*N±FBB

为了实现压控振荡器的锁定输出频率在压控振荡器振荡范围内以最小频率分辨率连续覆盖，FBB的频率范围为0～(FR*D2)/2。

本发明还提供了一种宽带低相噪本振频率合成方法，将输入信号分成三路，分别传送到第一倍频器、第二倍频器和直接数字频率合成器；

传送到第一倍频器的一路信号，经过倍频、滤波、放大之后，与直接数字频率合成器生成的两路相互正交的基带信号在正交混频器进行混频，经过正交混频器本振频率正交上变频之后输入至带通滤波器；

传送到第二倍频器的一路信号，经过倍频之后再经过第二高通滤波器生成锁相环的鉴相参考频率信号；

传送到直接数字频率合成器的参考频率信号在直接数字频率合成器内部倍频后作为直接数字频率合成器的参考时钟，生产两路频率相同相位差为90度的正交基带信号，两路基带信号分别经过第一低通滤波器和第二低通滤波器滤除参考时钟信号后，输入至正交混频器的I路和Q路输入，正交混频器的输出信号经过带通滤波器后输入至混频器；

压控振荡器的输出信号通过耦合器耦合出部分功率，经过第三放大器后作为混频器的本振信号，与来自带通滤波器的射频信号下变频，混频器输出的中频信号经过第四放大器、第三低通滤波器、整数分频器后进入鉴相器，与来自第二高通滤波器的鉴相参考频率信号鉴相后经过环路滤波器来调谐压控振荡器，使压控振荡器的频率锁定在设置的频率上。

可选地，所述正交混频器输出信号的频率范围为以正交混频器本振频率为中心频率、带宽为2倍最大基带信号频率。

可选地，所述正交混频器输出信号的频率分辨率取决于直接数字频率合成器输出的基带信号频率分辨率。

可选地，压控振荡器的输出信号先与正交混频器的输出信号下变频，变频之后频率步进为2倍的最大基带信号频率，混频器下变频之后的信号经过整数分频器之后得到固定的2倍的最大基带信号频率，鉴相器的参考频率为2倍的最大基带信号频率，由鉴相器的参考频率得到第二倍频器的倍频倍数。

可选地，设参考频率为FR，第一倍频器的倍频倍数为整数D1，第二倍频器的倍频倍数为整数D2，直接数字频率合成器的输出频率为FBB，整数分频器的分频比为整数N，压控振荡器的锁定输出频率为F，则：

F＝FR*D1+FR*D2*N±FBB

为了实现压控振荡器的锁定输出频率在压控振荡器振荡范围内以最小频率分辨率连续覆盖，FBB的频率范围为0～(FR*D2)/2。

本发明的有益效果是：

(1)简化了电路设计，不再需要取样本振频率合成器环路、预调谐辅助环路，电路简单、成本低、容易调试，电路的软件控制简单；

(2)采用混频器降低整数分频器的输入频率，从而减小整数分频的分频比，并且不需要预调谐辅助环路；

(3)不采用取样混频的方法，省去了取样本振频率合成器环路；

(4)低相位噪声的实现，除了采用混频器下变频减低整数分频器输入频率之外，还采用了高鉴相频率进行鉴相，减小了分频比；

(5)为了实现整数分频，在分频之前的混频器，压控振荡器输出与一个高分辨的低相噪高频率信号进行混频；

(6)高分辨率低相噪的高频率信号通过正交上变频的方式实现。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中多环锁相本振频率合成电路原理图；

图2本发明的宽带低相噪本振频率合成电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图2所示，本发明的宽带低相噪本振频率合成电路包括：直接数字频率合成器、倍频器、低通滤波器、高通滤波器、带通滤波器、正交混频器、混频器、放大器、整数分频器、鉴相器、环路滤波器、压控振荡器、耦合器。

如图2所示，本发明的宽带低相噪本振频率合成电路将输入信号分成三路，分别传送到第一倍频器、第二倍频器和直接数字频率合成器。

传送到第一倍频器的一路信号经过第一倍频器、第一放大器、第一高通滤波器、第二放大器之后作为正交混频器的本振信号。

传送到第二倍频器的一路信号，经过倍频之后再经过第二高通滤波器生成锁相环的鉴相参考频率信号。

传送到直接数字频率合成器的参考频率在直接数字频率合成器内部倍频后作为直接数字频率合成器的参考时钟，生成两路频率相同相位差为90度的正交基带信号，两路基带信号分别经过第一低通滤波器和第二低通滤波器滤除参考时钟信号后，输入至正交混频器的I路和Q路输入。

正交混频器的输出信号经过带通滤波器后输入至混频器。

压控振荡器的输出信号通过耦合器耦合出小部分功率经过第三放大器后作为混频器的本振信号，与来自带通滤波器的射频信号下变频，混频器输出的中频经过第四放大器、第三低通滤波器、整数分频器后进入鉴相器，与来自第二高通滤波器的鉴相参考频率信号鉴相后经过环路滤波器来调谐压控振荡器，使压控振荡器的频率锁定在设置的频率上。

本发明的宽带低相噪本振频率合成电路工作原理为：

传送到第一倍频器的一路信号，经过倍频、滤波、放大之后，与直接数字频率合成器生成的两路相互正交的基带信号在正交混频器进行混频，经过正交混频器本振频率正交上变频之后，输出信号的频率范围为以正交混频器本振频率为中心频率、带宽为2倍最大基带信号频率，输出信号的频率分辨率取决于直接数字频率合成器输出的基带信号频率分辨率。

压控振荡器的输出先与正交混频器的输出信号下变频，变频之后频率步进为2倍的最大基带信号频率，混频器下变频之后的信号经过整数分频器之后得到固定的2倍的最大基带信号频率，鉴相器的参考频率即为2倍的最大基带信号频率，由鉴相器的参考频率可以得到第二倍频器的倍频倍数。

设参考频率为FR，第一倍频器的倍频倍数为整数D1，第二倍频器的倍频倍数为整数D2，直接数字频率合成器的输出频率为FBB，整数分频器的分频比为整数N，压控振荡器的锁定输出频率为F，则：

F＝FR*D1+FR*D2*N±FBB

为了实现压控振荡器的锁定输出频率在压控振荡器振荡范围内以最小频率分辨率连续覆盖，FBB的频率范围为0～(FR*D2)/2。

本发明的本振频率合成方法鉴相频率越高，相噪性能越好，即FR*D2越高，整数分频器的分频比越小，输出频率的相位噪声越低，但是随着FR*D2的增大，FBB的频率范围也会变宽，对直接数字频率合成器的性能要求也较高。

本发明通过单环锁相频率合成器加直接数字频率合成器(DDS)实现宽带低相噪本振频率合成，高分辨率频率信号作为压控振荡器(VCO)输出下变频的射频信号，解决通过多环锁相频率合成器实现宽带低相噪本振频率合成的电路以及控制过于复杂的问题。

本发明采用单环锁相频率合成器，不再需要取样本振频率合成器环路，预调谐辅助环路，简化了电路结构，成本低、容易调试，电路的软件控制简单。

现有技术采用了取样混频，为了不发生错锁于失锁，增加了预调谐辅助环路，而本发明采用混频器为基波混频器，降低整数分频器的输入频率，从而减小整数分频的分频比，并且不需要预调谐辅助环路。由于不采用取样混频的方法，也省去了取样本振频率合成器环路。

本发明低相位噪声的实现，除了采用混频器下变频减低整数分频器输入频率之外，还采用了高鉴相频率进行鉴相，减小了分频比。

本发明为了实现整数分频，在分频之前的混频器，压控振荡器输出与一个高分辨的低相噪高频率信号进行混频，得到频率间隔较大的可变频率信号。本发明通过把频率间隔较大的可变频率信号整数分频后与鉴相参考频率鉴相，鉴相后经过环路滤波器控制压控振荡器(VCO)实现频率锁定。高分辨率低相噪的高频率信号通过正交上变频的方式实现。

本发明不需要根据本振频率计算取样本振频率、取样次数、预置电压等参数，简化了频率控制流程。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种宽带低相噪本振频率合成电路，其特征在于，将输入信号分成三路，分别传送到第一倍频器、第二倍频器和直接数字频率合成器；

传送到第一倍频器的一路信号经过第一倍频器、第一放大器、第一高通滤波器、第二放大器之后作为正交混频器的本振信号；

传送到第二倍频器的一路信号，经过倍频之后再经过第二高通滤波器生成锁相环的鉴相参考频率信号；

传送到直接数字频率合成器的输入信号在直接数字频率合成器内部倍频后作为直接数字频率合成器的参考时钟，生成两路频率相同相位差为90度的正交基带信号，两路基带信号分别经过第一低通滤波器和第二低通滤波器滤除参考时钟信号后，输入至正交混频器的I路和Q路输入，正交混频器的输出信号经过带通滤波器后输入至混频器；

压控振荡器的输出信号通过耦合器耦合出部分功率，经过第三放大器后作为混频器的本振信号，与来自带通滤波器的射频信号下变频，混频器输出的中频信号经过第四放大器、第三低通滤波器、整数分频器后进入鉴相器，与来自第二高通滤波器的鉴相参考频率信号鉴相后经过环路滤波器来调谐压控振荡器，使压控振荡器的频率锁定在设置的频率上。

2.如权利要求1所述的一种宽带低相噪本振频率合成电路，其特征在于，传送到第一倍频器的一路信号，经过倍频、滤波、放大之后，与直接数字频率合成器生成的两路相互正交的基带信号在正交混频器进行混频，经过正交混频器本振频率正交上变频之后，输出信号的频率范围为以正交混频器本振频率为中心频率、带宽为2倍最大基带信号频率。

3.如权利要求2所述的一种宽带低相噪本振频率合成电路，其特征在于，所述正交混频器输出信号的频率分辨率取决于直接数字频率合成器输出的基带信号频率分辨率。

4.如权利要求1所述的一种宽带低相噪本振频率合成电路，其特征在于，压控振荡器的输出信号先与正交混频器的输出信号下变频，变频之后频率步进为2倍的最大基带信号频率，混频器下变频之后的信号经过整数分频器之后得到固定的2倍的最大基带信号频率，鉴相器的参考频率为2倍的最大基带信号频率，由鉴相器的参考频率得到第二倍频器的倍频倍数。

5.如权利要求1所述的一种宽带低相噪本振频率合成电路，其特征在于，

设参考频率为FR，第一倍频器的倍频倍数为整数D1，第二倍频器的倍频倍数为整数D2，直接数字频率合成器的输出频率为FBB，整数分频器的分频比为整数N，压控振荡器的锁定输出频率为F，则：

F＝FR*D1+FR*D2*N±FBB

为了实现压控振荡器的锁定输出频率在压控振荡器振荡范围内以最小频率分辨率连续覆盖，FBB的频率范围为0～(FR*D2)/2。

6.一种宽带低相噪本振频率合成方法，其特征在于，将输入信号分成三路，分别传送到第一倍频器、第二倍频器和直接数字频率合成器；

传送到第一倍频器的一路信号，经过倍频、滤波、放大之后，与直接数字频率合成器生成的两路相互正交的基带信号在正交混频器进行混频，经过正交混频器本振频率正交上变频之后输入至带通滤波器；

传送到第二倍频器的一路信号，经过倍频之后再经过第二高通滤波器生成锁相环的鉴相参考频率信号；

传送到直接数字频率合成器的输入信号在直接数字频率合成器内部倍频后作为直接数字频率合成器的参考时钟，生产两路频率相同相位差为90度的正交基带信号，两路基带信号分别经过第一低通滤波器和第二低通滤波器滤除参考时钟信号后，输入至正交混频器的I路和Q路输入，正交混频器的输出信号经过带通滤波器后输入至混频器；

压控振荡器的输出信号通过耦合器耦合出部分功率，经过第三放大器后作为混频器的本振信号，与来自带通滤波器的射频信号下变频，混频器输出的中频信号经过第四放大器、第三低通滤波器、整数分频器后进入鉴相器，与来自第二高通滤波器的鉴相参考频率信号鉴相后经过环路滤波器来调谐压控振荡器，使压控振荡器的频率锁定在设置的频率上。

7.如权利要求6所述的一种宽带低相噪本振频率合成方法，其特征在于，

所述正交混频器输出信号的频率范围为以正交混频器本振频率为中心频率、带宽为2倍最大基带信号频率。

8.如权利要求7所述的一种宽带低相噪本振频率合成方法，其特征在于，所述正交混频器输出信号的频率分辨率取决于直接数字频率合成器输出的基带信号频率分辨率。

9.如权利要求6所述的一种宽带低相噪本振频率合成方法，其特征在于，压控振荡器的输出信号先与正交混频器的输出信号下变频，变频之后频率步进为2倍的最大基带信号频率，混频器下变频之后的信号经过整数分频器之后得到固定的2倍的最大基带信号频率，鉴相器的参考频率为2倍的最大基带信号频率，由鉴相器的参考频率得到第二倍频器的倍频倍数。

10.如权利要求6所述的一种宽带低相噪本振频率合成方法，其特征在于，

设参考频率为FR，第一倍频器的倍频倍数为整数D1，第二倍频器的倍频倍数为整数D2，直接数字频率合成器的输出频率为FBB，整数分频器的分频比为整数N，压控振荡器的锁定输出频率为F，则：

F＝FR*D1+FR*D2*N±FBB

为了实现压控振荡器的锁定输出频率在压控振荡器振荡范围内以最小频率分辨率连续覆盖，FBB的频率范围为0～(FR*D2)/2。