CN203720505U - 一种阵列基板及显示装置 - Google Patents
一种阵列基板及显示装置 Download PDFInfo
- Publication number
- CN203720505U CN203720505U CN201320870215.XU CN201320870215U CN203720505U CN 203720505 U CN203720505 U CN 203720505U CN 201320870215 U CN201320870215 U CN 201320870215U CN 203720505 U CN203720505 U CN 203720505U
- Authority
- CN
- China
- Prior art keywords
- electrode
- grid
- tft
- pattern
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型实施例提供一种阵列基板及显示装置,涉及显示技术领域。包括依次形成在透明基板表面的TFT的栅极以及栅绝缘层,在栅绝缘层对应TFT的栅极区域的表面依次形成有半导体有源层的图案、刻蚀阻挡层的图案以及TFT的源极和漏极,TFT的源极和漏极分别通过过孔与半导体有源层的图案相接触;以及形成在TFT的栅极和透明基板之间的屏蔽电极图案,TFT的栅极与屏蔽电极图案之间具有绝缘层;在栅极面对源极的区域,栅线的面积小于源极的面积;和/或在栅极面对漏极的区域,栅线的面积小于漏极的面积。这样一种阵列基板可以降低TFT的源、漏电极与栅极之间的寄生电容,提高显示装置的质量。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种阵列基板及显示装置。
背景技术
随着TFT-LCD(Thin Film Transistor Liquid Crystal Display,薄膜晶体管液晶显示器)显示技术的不断发展,各种新型半导体元件及其在显示装置中的应用技术也随之得到了飞跃性的进步。
在现有的显示面板TFT的制造过程当中,越来越多的厂商开始尝试采用氧化物TFT取代a-Si(非晶硅)TFT或LTPS(低温多晶硅)TFT,以期获得具有更高质量的显示产品。氧化物TFT(即Oxide TFT)背板技术,是与传统的a-Si TFT制程相近的一种背板技术,该技术将原本应用于a-Si TFT的硅半导体材料部分置换成氧化物半导体材料,如现在应用最为广泛的IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)材料,来形成TFT的半导体有源层。现有技术中一种典型的氧化物TFT的阵列基板结构如图1所示,包括依次形成在透明基板10表面的TFT的栅极11、栅绝缘层12以及由IGZO形成的氧化物半导体有源层13,半导体有源层13的表面通过构图工艺形成有具有过孔的刻蚀阻挡层14,过孔A、B分别贯穿刻蚀阻挡层14,以暴露出底部的半导体有源层13,TFT的源极151和漏极152分别通过过孔A、B与半导体有源层13导通。
采用氧化物TFT相对于a-Si TFT具有制备温度要求低,迁移率高等优势,该技术可应用于高频显示和高分辨率显示产品,且相对于LTPS TFT技术具有设备投资成本低、运营保障成本低等优点。但其不足之处在于,在如图1所示的氧化物TFT阵列基板中,TFT的源极151和漏极152分别与栅极11具有较长的一段交叠区域,这样一来,在通电的情况下,由于层级差异TFT的源极151与栅极11之间将产生寄生电容Cgs,同理TFT的漏极152与栅极11之间也将产生寄生电容Cgd,在栅线11通过电压控制TFT开关的瞬间,由于寄生电容的存在,TFT关闭时栅线11上的电压信号由高到低的变化会使得漏极152相应输出跳变电压,从而引起像素中液晶电压的突然降低,这将严重影响像素电极电压的准确性,使得显示画面闪烁。
实用新型内容
本实用新型的实施例提供一种阵列基板及显示装置,可以降低TFT的源、漏电极与栅极之间的寄生电容,提高显示装置的质量。
本实用新型实施例的一方面,提供一种阵列基板,包括:依次形成在透明基板表面的TFT的栅极以及栅绝缘层,在所述栅绝缘层对应所述TFT的栅极区域的表面依次形成有半导体有源层的图案、刻蚀阻挡层的图案以及所述TFT的源极和漏极,所述TFT的源极和漏极分别通过过孔与所述半导体有源层的图案相接触;其特征在于,还包括:
形成在所述TFT的栅极和所述透明基板之间的屏蔽电极图案,所述TFT的栅极与所述屏蔽电极图案之间具有绝缘层;
在所述栅极面对所述源极的区域,所述栅线的面积小于所述源极的面积;和/或在所述栅极面对所述漏极的区域,所述栅线的面积小于所述漏极的面积。
进一步地,所述阵列基板还包括:
形成在所述刻蚀阻挡层的图案表面的第一透明电极,所述第一透明电极与所述TFT的漏极相接触;
形成在所述第一透明电极表面的钝化层的图案,所述钝化层的图案覆盖所述TFT区域;
形成在所述钝化层表面的第二透明电极。
其中,所述第一透明电极为像素电极,所述第二透明电极为公共电极;
且所述第一透明电极为面状结构,所述第二透明电极为间隔排列的条状结构。
进一步地,所述绝缘层采用有机树脂材料制成。
在本实用新型实施例中,所述半导体有源层的图案采用呈半导体特性的透明金属氧化物材料制成。
另一方面,本实用新型实施例还提供一种显示装置,所述显示装置可以包括如上所述的阵列基板。
本实用新型实施例提供的这样一种阵列基板及显示装置,通过在TFT的栅极和透明基板之间设置屏蔽电极图案,并在TFT的栅极与屏蔽电极图案之间设置绝缘层,其中在栅极面对源极的区域,栅线的面积小于源极的面积;和/或在栅极面对漏极的区域,栅线的面积小于漏极的面积。这样由于平行板电容两电极之间的交叠区域面积减小,使得电容值明显降低,从而可以有效降低TFT的源极与栅极之间存在的寄生电容Cgs和/或降低TFT的漏极与栅极之间存在的寄生电容Cgd。此外,屏蔽电极图案与TFT的栅极之间形成的电容可以很大程度上屏蔽位于此区域内TFT的源漏极与栅极之间所形成的电容。因此,根据本实用新型能够避免由于寄生电容过大而产生的输出跳变电压不良,有效改善显示画面闪烁,提高显示装置的质量。
具体而言,设栅极与源极的交叠面积为a,栅极与漏极的交叠面积为b,则Cgs+Cgd=(a+b)/d1,其中d1是栅极与源极或漏极之间的垂直距离。设屏蔽电极图案与源极的交叠面积为c,屏蔽电极图案与漏极的交叠面积为d,并且屏蔽电极图案与源极或漏极之间的垂直距离为d2,则由屏蔽电极图案形成的电容可以分为两部分,同栅极交叠的区域与栅极之间产生电容C1,然后C1与Cgs+Cgd串联,使得总电容Ct1进一步小于Cgs+Cgd;同栅极不交叠的区域与源极和漏极之间产生电容C2,则C2=(c+d-a-b)/d2。总电容Ct1与电容C2之间构成并联关系,又由于Ct1<Cgs+Cgd=(a+b)/d1,并且d1<d2,所以Ct1+C2<(a+b)/d1+(c+d-a-b)/d2<(c+d)/d1。而现有技术中的Cgs+Cgd=(c+d)/d1,所以通过以上分析可知,根据本实用新型能够减小寄生电容。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中一种阵列基板的结构示意图;
图2为本实用新型实施例提供的一种阵列基板的结构示意图;
图3为本实用新型实施例提供的一种阵列基板制造方法的流程示意图;
图4为本实用新型实施例提供的另一阵列基板制造方法的流程示意图;
图5为形成屏蔽电极图案后的基板结构局部俯视图及其A-A向剖视图;
图6为形成绝缘层后的基板结构示意图;
图7为形成TFT的栅极后的基板结构局部俯视图及其B-B向剖视图;
图8为形成栅绝缘层后的基板结构示意图;
图9为形成半导体有源层后的基板结构局部俯视图及其C-C向剖视图;
图10为形成刻蚀阻挡层后的基板结构局部俯视图及其D-D向剖视图;
图11为形成TFT的源极和漏极后的基板结构局部俯视图及其E-E向剖视图;
图12为形成第一透明电极后的基板结构局部俯视图及其F-F向剖视图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例提供的阵列基板,如图2所示,包括:依次形成在透明基板20表面的TFT的栅极21以及栅绝缘层22,在栅绝缘层22对应所述TFT的栅极21区域的表面依次形成有半导体有源层的图案23、刻蚀阻挡层的图案24以及所述TFT的源极251和漏极252,所述TFT的源极251和漏极252分别通过过孔(图2中虚线框所示)与半导体有源层的图案23相接触。进一步地,还包括:
形成在TFT的栅极21和透明基板20之间的屏蔽电极图案26,TFT的栅极21与屏蔽电极图案26之间具有绝缘层27。
其中,屏蔽电极图案26可以采用各种导电材料,通过一次构图工艺形成在透明基板20的表面。屏蔽电极图案26能够遮挡住来自背光源的光,避免光照射到TFT的沟道,因此能够避免由于光照射引引起的TFT伏安特性的改变,有效地防止了元件截止电流IOFF的升高。
在栅极21面对源极251的区域,栅线(图2中未示出)的面积小于源极251的面积;和/或在栅极21面对漏极252的区域,栅线的面积小于漏极252的面积屏蔽电极图案26沿栅线方向的长度小于TFT的栅极21的长度。
本实用新型实施例提供的这样一种阵列基板,通过在TFT的栅极和透明基板之间设置屏蔽电极图案,并在TFT的栅极与屏蔽电极图案之间设置绝缘层,其中在栅极面对源极的区域,栅线的面积小于源极的面积;和/或在栅极面对漏极的区域,栅线的面积小于漏极的面积。这样由于平行板电容两电极之间的交叠区域面积减小,使得电容值明显降低,从而可以有效降低TFT的源极与栅极之间存在的寄生电容Cgs和/或降低TFT的漏极与栅极之间存在的寄生电容Cgd。此外,屏蔽电极图案与TFT的栅极之间形成的电容可以很大程度上屏蔽位于此区域内TFT的源漏极与栅极之间所形成的电容。因此,根据本实用新型能够避免由于寄生电容过大而产生的输出跳变电压不良,有效改善显示画面闪烁,提高显示装置的质量。
具体而言,如图2所示,设栅极与源极的交叠面积为a,栅极与漏极的交叠面积为b,则Cgs+Cgd=(a+b)/d1,其中d1是栅极与源极或漏极之间的垂直距离。设屏蔽电极图案与源极的交叠面积为c,屏蔽电极图案与漏极的交叠面积为d,并且屏蔽电极图案与源极或漏极之间的垂直距离为d2,则由屏蔽电极图案形成的电容可以分为两部分,同栅极交叠的区域与栅极之间产生电容C1,然后C1与Cgs+Cgd串联,使得总电容Ct1进一步小于Cgs+Cgd;同栅极不交叠的区域与源极和漏极之间产生电容C2,则C2=(c+d-a-b)/d2。总电容Ct1与电容C2之间构成并联关系,又由于Ct1<Cgs+Cgd=(a+b)/d1,并且d1<d2,所以Ct1+C2<(a+b)/d1+(c+d-a-b)/d2<(c+d)/d1。而现有技术中的Cgs+Cgd=(c+d)/d1,所以通过以上分析可知,根据本实用新型能够减小寄生电容。
需要说明的是,屏蔽电极图案26覆盖区域可以根据实际情况进行选择。在不影响开口率的情况下,屏蔽电极图案26可以尽可能多的覆盖源漏电极与栅极交叠的区域。根据平行板电容公式C=εS/d可知,为了减小平行电极之间的电容值,当其他条件不变时,可以通过减小两电极之间交叠区域面积实现电容的减小。在本实用新型实施例中,为了有效减小TFT源漏极与栅极之间的寄生电容,屏蔽电极图案与TFT的栅极之间形成的电容可以很大程度上屏蔽位于此区域内TFT的源漏极与栅极之间所形成的电容,从而可以显著减小TFT的栅极与源漏极之间的电极交叠区域面积,从而能够有效降低寄生电容所产生的跳变电压的影响。
在本实用新型实施例中,绝缘层27可以采用具有良好绝缘性的有机树脂材料等材料制成,在实际应用的过程中,绝缘层27的厚度可以根据实际需要进行选择,本实用新型对此并不做限制。
需要说明的是,本实用新型实施例提供的TFT-LCD阵列基板可以适用于FFS(Fringe Field Switching,边缘场开关)型、AD-SDS(Advanced-Super Dimensional Switching,简称为ADS,高级超维场开关)型、IPS(In Plane Switch,横向电场效应)型、TN(Twist Nematic,扭曲向列)型等类型的液晶显示装置的生产。其中,ADS技术是通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维电场,使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换,从而提高了平面取向系液晶工作效率并增大了透光效率。
无论上述哪种液晶显示装置都包括对盒成形的彩膜基板和阵列基板。不同的是,TN型显示装置的公共电极设置在彩膜基板上,像素电极设置在阵列基板上;FFS型显示装置、ADS型显示装置以及IPS型显示装置的公共电极和像素电极均设置在阵列基板上。
具体的,如图2所示,在本实用新型实施例中是以FFS型显示装置为例进行的说明。其中,阵列基板还可以包括:
形成在刻蚀阻挡层的图案24表面的第一透明电极281,该第一透明电极281与TFT的漏极252相接触。
形成在第一透明电极281表面的钝化层的图案29,该钝化层的图案29覆盖TFT区域。
以及形成在该钝化层表面的第二透明电极282。
其中,第一透明电极281可以为像素电极,第二透明电极282可以为公共电极,且该第一透明电极281可以为面状结构,第二透明电极282可以为间隔排列的条状结构。
在所述FFS型显示装置的阵列基板中,所述公共电极和所述像素电极异层设置,可选的,位于上层的电极包含多个条形电极,位于下层的电极可以包含多个条形电极或为平板形。在本实用新型实施例中,是以位于下层的电极为平板形的面状结构为例进行的说明。其中,异层设置是针对至少两种图案而言的,至少两种图案异层设置是指,分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指,通过构图工艺,由两层薄膜各形成一种图案。例如,公共电极和像素电极异层设置是指:由第一层透明导电薄膜通过构图工艺形成下层电极,由第二层透明导电薄膜通过构图工艺形成上层电极,其中,下层电极为公共电极(或像素电极),上层电极为像素电极(或公共电极)。
本实用新型实施例提供的这样一种结构的阵列基板同样可以适用于IPS型显示装置,与FFS型显示装置不同的是,所述公共电极和所述像素电极同层设置,所述公共电极包含多个第一条形电极,所述像素电极包含多个第二条形电极,所述第一条形电极和所述第二条形电极间隔设置。其中,同层设置是针对至少两种图案而言的;至少两种图案同层设置是指:将同一薄膜通过构图工艺形成至少两种图案。例如,公共电极和像素电极同层设置是指:由同一透明导电薄膜通过构图工艺形成像素电极和公共电极。其中,像素电极是指通过开关单元(例如,可以是薄膜晶体管)与数据线电连接的电极,公共电极是指和公共电极线电连接的电极。
需要说明的是,在本实用新型实施例中,半导体有源层的图案23可以采用呈半导体特性的透明金属氧化物材料制成。例如,金属氧化物薄膜可以包括:IGZO(铟镓锌氧化物)、IGO(铟镓氧化物)、ITZO(铟锡锌氧化物)、AlZnO(铝锌氧化物)中的至少一种。采用这样一种透明金属氧化物材料取代a-Si(非晶硅)或LTPS(低温多晶硅)来形成TFT的半导体有源层,相对于a-Si TFT或LTPS TFT具有制备温度要求低,迁移率高等优势,该技术可应用于高频显示和高分辨率显示产品,且相对于LTPS TFT技术具有设备投资成本低、运营保障成本低等优点。
本实用新型实施例提供的显示装置,包括如上所述的阵列基板。
该阵列基板具体包括形成在TFT的栅极和透明基板之间的屏蔽电极图案,TFT的栅极与屏蔽电极图案之间具有绝缘层;屏蔽电极图案沿栅线方向的长度小于所述TFT的栅极的长度。
需要说明的是本实用新型所提供的显示装置可以为:液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本实用新型实施例提供的这样一种显示装置,包括阵列基板,该阵列基板通过在TFT的栅极和透明基板之间设置屏蔽电极图案,并在TFT的栅极与屏蔽电极图案之间设置绝缘层,其中在栅极面对源极的区域,栅线的面积小于源极的面积;和/或在栅极面对漏极的区域,栅线的面积小于漏极的面积。这样由于平行板电容两电极之间的交叠区域面积减小,使得电容值明显降低,从而可以有效降低TFT的源极与栅极之间存在的寄生电容Cgs和/或降低TFT的漏极与栅极之间存在的寄生电容Cgd。此外,屏蔽电极图案与TFT的栅极之间形成的电容可以很大程度上屏蔽位于此区域内TFT的源漏极与栅极之间所形成的电容。因此,根据本实用新型能够避免由于寄生电容过大而产生的输出跳变电压不良,有效改善显示画面闪烁,提高显示装置的质量。
本实用新型实施例还提供一种阵列基板制造方法,该方法如图3所示,包括:
S301、在透明基板的表面通过构图工艺处理形成屏蔽电极图案。
其中,屏蔽电极图案可以采用各种导电材料,通过一次构图工艺形成在透明基板的表面。
S302、在形成有屏蔽电极图案的基板表面形成绝缘层。
在本实用新型实施例中,绝缘层27可以采用具有良好绝缘性的有机树脂材料等材料制成,在实际应用的过程中,绝缘层27的厚度可以根据实际需要进行选择,本实用新型对此并不做限制。
S303、在绝缘层的表面对应屏蔽电极图案位置处通过构图工艺处理形成TFT的栅极,在栅极面对源极的区域,栅线的面积小于源极的面积;和/或在栅极面对漏极的区域,栅线的面积小于漏极的面积。
本实用新型实施例提供的这样一种阵列基板制造方法,通过在TFT的栅极和透明基板之间设置屏蔽电极图案,并在TFT的栅极与屏蔽电极图案之间设置绝缘层,其中在栅极面对源极的区域,栅线的面积小于源极的面积;和/或在栅极面对漏极的区域,栅线的面积小于漏极的面积。这样由于平行板电容两电极之间的交叠区域面积减小,使得电容值明显降低,从而可以有效降低TFT的源极与栅极之间存在的寄生电容Cgs和/或降低TFT的漏极与栅极之间存在的寄生电容Cgd。此外,屏蔽电极图案与TFT的栅极之间形成的电容可以很大程度上屏蔽位于此区域内TFT的源漏极与栅极之间所形成的电容。因此,根据本实用新型能够避免由于寄生电容过大而产生的输出跳变电压不良,有效改善显示画面闪烁,提高显示装置的质量。
需要说明的是,屏蔽电极图案覆盖区域可以根据实际情况进行选择。在不影响开口率的情况下,屏蔽电极图案可以尽可能多的覆盖源漏电极与栅极交叠的区域。根据平行板电容公式C=εS/d可知,为了减小平行电极之间的电容值,当其他条件不变时,可以通过减小两电极之间交叠区域面积实现电容的减小。在本实用新型实施例中,为了有效减小TFT源漏极与栅极之间的寄生电容,屏蔽电极图案与TFT的栅极之间形成的电容可以很大程度上屏蔽位于此区域内TFT的源漏极与栅极之间所形成的电容,从而可以显著减小TFT的栅极与源漏极之间的电极交叠区域面积,从而能够有效降低寄生电容所产生的跳变电压的影响。
进一步地,本实用新型实施例提供的阵列基板制造方法,如图4所示,具体包括:
S401、在透明基板的表面通过构图工艺处理形成屏蔽电极图案。
在阵列基板的实际生产过程当中,透明基板具体可以是采用玻璃或透明树脂等具有一定坚固性的透明材料制成。在透明基板上需要采用一次构图工艺以形成屏蔽电极图案。
例如,可以首先在透明基板的表面沉积一层具有一定厚度的金属材料,通过具有特定图案的掩膜进行曝光显影最终形成如图5所示的屏蔽电极图案26。
S402、在形成有屏蔽电极图案的基板表面形成绝缘层。
例如,可以在形成有屏蔽电极图案的基板的表面涂覆一层具有一定厚度的有机树脂材料,如图6所示,以形成绝缘层27。该绝缘层27将完全覆盖屏蔽电极图案26。
S403、在绝缘层的表面对应屏蔽电极图案位置处通过构图工艺处理形成TFT的栅极,在栅极面对源极的区域,栅线的面积小于源极的面积;和/或在栅极面对漏极的区域,栅线的面积小于漏极的面积。
其中,栅线210的面积如图7中斜线部分所示。
例如,在形成有绝缘层的基板上可以采用等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法,形成金属层。其中,该金属层可以是钼、铝、铝铷合金、钨、铬、铜等金属形成的单层薄膜,也可以是以上金属多层形成的多层薄膜。在该金属层的表面形成有光刻胶,通过具有特定图案的掩膜板进行曝光显影以使光刻胶产生图案,剥离掉未覆盖光刻胶处的金属层,最终在绝缘层的表面形成TFT的栅极21,其结构可以如图7俯视图所示,可以看到,在如图7中B-B向剖视图中,TFT的栅极21的长度大于屏蔽电极图案26。
S404、在形成有TFT的栅极的基板的表面形成栅绝缘层。
如图8所示,可见,在形成有第一绝缘层的图案26的基板的表面上形成有厚度均一的栅绝缘层22。
S405、在栅绝缘层对应TFT的栅极区域的表面通过构图工艺处理形成半导体有源层的图案。
例如,可以在形成有上述结构的基板表面形成具有半导体特性的半导体有源层,通过掩膜曝光形成如图9俯视图所示的半导体有源层的图案23。
需要说明的是,在本实用新型实施例中,半导体有源层的图案23可以采用呈半导体特性的透明金属氧化物材料制成。例如,金属氧化物薄膜可以包括:IGZO、IGO、ITZO、AlZnO中的至少一种。采用这样一种透明金属氧化物材料取代a-Si(非晶硅)或LTPS(低温多晶硅)来形成TFT的半导体有源层,相对于a-Si TFT或LTPSTFT具有制备温度要求低,迁移率高等优势,该技术可应用于高频显示和高分辨率显示产品,且相对于LTPS TFT技术具有设备投资成本低、运营保障成本低等优点。
S406、在半导体有源层的图案的表面通过构图工艺处理形成具有过孔的刻蚀阻挡层的图案。
刻蚀阻挡层的图案24可以如图10中D-D向剖视图所示,具体的,可以通过在形成有上述结构的基板上涂覆或沉积刻蚀阻挡层,通过具有特定图案的掩膜曝光最终在对应TFT的源极和漏极的位置分别形成过孔,过孔的底部为半导体有源层的图案23,从而得到刻蚀阻挡层的图案24。
S407、在刻蚀阻挡层的图案的表面通过构图工艺处理形成TFT的源极和漏极,该TFT的源极和漏极分别通过过孔与半导体有源层的图案相接触。
形成有TFT的源极251和漏极252的基板结构可以如图11所示。
具体的,在栅极21面对源极251的区域,栅线210的面积小于源极251的面积;和/或在栅极21面对漏极252的区域,栅线210的面积小于漏极252的面积。其中,栅线210的面积可以参考图7中所示,从图11中可以明显的看到,在栅极21面对源极251或面对漏极252的区域,栅线210的面积小于源极251或漏极252的面积。
S408、在刻蚀阻挡层的表面通过构图工艺处理形成第一透明电极,该第一透明电极与TFT的漏极相接触。
形成有第一透明电极281的基板结构可以如图12所示。
S409、在第一透明电极的表面通过构图工艺处理形成钝化层的图案,该钝化层的图案覆盖TFT区域。
S410、在钝化层的表面通过构图工艺处理形成第二透明电极。从而最终形成如图2所示的阵列基板。
具体而言,如图11所示,设栅极与源极的交叠面积为a,栅极与漏极的交叠面积为b,则Cgs+Cgd=(a+b)/d1,其中d1是栅极与源极或漏极之间的垂直距离(如图2所示)。设屏蔽电极图案与源极的交叠面积为c,屏蔽电极图案与漏极的交叠面积为d,并且屏蔽电极图案与源极或漏极之间的垂直距离为d2(如图2所示),则由屏蔽电极图案形成的电容可以分为两部分,同栅极交叠的区域与栅极之间产生电容C1,然后C1与Cgs+Cgd串联,使得总电容Ct1进一步小于Cgs+Cgd;同栅极不交叠的区域与源极和漏极之间产生电容C2,则C2=(c+d-a-b)/d2。总电容Ct1与电容C2之间构成并联关系,又由于Ct1<Cgs+Cgd=(a+b)/d1,并且d1<d2,所以Ct1+C2<(a+b)/d1+(c+d-a-b)/d2<(c+d)/d1。而现有技术中的Cgs+Cgd=(c+d)/d1,所以通过以上分析可知,根据本实用新型能够减小寄生电容。
需要说明的是,在本实用新型实施例中是以FFS型显示装置为例进行的说明。其中,第一透明电极281可以为像素电极,第二透明电极282可以为公共电极,且该第一透明电极281可以为面状结构,第二透明电极282可以为间隔排列的条状结构。
在所述FFS型显示装置的阵列基板中,所述公共电极和所述像素电极异层设置,可选的,位于上层的电极包含多个条形电极,位于下层的电极可以包含多个条形电极或为平板形。在本实用新型实施例中,是以位于下层的电极为平板形的面状结构为例进行的说明。其中,异层设置是针对至少两种图案而言的,至少两种图案异层设置是指,分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指,通过构图工艺,由两层薄膜各形成一种图案。例如,公共电极和像素电极异层设置是指:由第一层透明导电薄膜通过构图工艺形成下层电极,由第二层透明导电薄膜通过构图工艺形成上层电极,其中,下层电极为公共电极(或像素电极),上层电极为像素电极(或公共电极)。
本实用新型实施例提供的这样一种结构的阵列基板同样可以适用于ADS型显示装置、IPS型显示装置或TN型显示装置等各种显示装置阵列基板的生产。可以想到,当像素电极或公共电极的位置或形状结构发生变化时,通过改变上述工序中的相关步骤,同样可以实现各种结构阵列基板的生产,本实用新型实施例中对此并不一一列举。
采用上述阵列基板制造方法,屏蔽电极图案与TFT的栅极之间形成的电容可以很大程度上屏蔽位于此区域内TFT的源漏极与栅极之间所形成的电容,从而可以显著减小TFT的栅极与源漏极之间的电极交叠区域面积,这样由于平行板电容两电极之间的交叠区域面积减小,使得电容值明显降低,从而可以有效降低TFT的源极与栅极之间存在的寄生电容Cgs或降低TFT的漏极与栅极之间存在的寄生电容Cgd,进而避免由于寄生电容过大而产生的输出跳变电压不良,有效改善显示画面闪烁,提高显示装置的质量。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种阵列基板,包括:依次形成在透明基板表面的TFT的栅极以及栅绝缘层,在所述栅绝缘层对应所述TFT的栅极区域的表面依次形成有半导体有源层的图案、刻蚀阻挡层的图案以及所述TFT的源极和漏极,所述TFT的源极和漏极分别通过过孔与所述半导体有源层的图案相接触;其特征在于,还包括:
形成在所述TFT的栅极和所述透明基板之间的屏蔽电极图案,所述TFT的栅极与所述屏蔽电极图案之间具有绝缘层;
在所述栅极面对所述源极的区域,栅线的面积小于所述源极的面积;和/或在所述栅极面对所述漏极的区域,所述栅线的面积小于所述漏极的面积。
2.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:
形成在所述刻蚀阻挡层的图案表面的第一透明电极,所述第一透明电极与所述TFT的漏极相接触;
形成在所述第一透明电极表面的钝化层的图案,所述钝化层的图案覆盖所述TFT区域;
形成在所述钝化层表面的第二透明电极。
3.根据权利要求2所述的阵列基板,其特征在于,所述第一透明电极为像素电极,所述第二透明电极为公共电极;
且所述第一透明电极为面状结构,所述第二透明电极为间隔排列的条状结构。
4.根据权利要求1所述的阵列基板,其特征在于,所述绝缘层采用有机树脂材料制成。
5.根据权利要求1-4任一所述的阵列基板,其特征在于,所述半导体有源层的图案采用呈半导体特性的透明金属氧化物材料制成。
6.一种显示装置,其特征在于,所述显示装置包括如权利要求1-5任一所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320870215.XU CN203720505U (zh) | 2013-12-26 | 2013-12-26 | 一种阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320870215.XU CN203720505U (zh) | 2013-12-26 | 2013-12-26 | 一种阵列基板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203720505U true CN203720505U (zh) | 2014-07-16 |
Family
ID=51159646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320870215.XU Withdrawn - After Issue CN203720505U (zh) | 2013-12-26 | 2013-12-26 | 一种阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203720505U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103728803A (zh) * | 2013-12-26 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN107092124A (zh) * | 2017-05-11 | 2017-08-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN110600484A (zh) * | 2019-08-30 | 2019-12-20 | 南京中电熊猫平板显示科技有限公司 | 一种自发光的阵列基板及其制造方法 |
CN115377115A (zh) * | 2021-05-20 | 2022-11-22 | 夏普显示科技株式会社 | 有源矩阵基板和液晶显示装置 |
-
2013
- 2013-12-26 CN CN201320870215.XU patent/CN203720505U/zh not_active Withdrawn - After Issue
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103728803A (zh) * | 2013-12-26 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN103728803B (zh) * | 2013-12-26 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
WO2015096396A1 (zh) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
US9620524B2 (en) | 2013-12-26 | 2017-04-11 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display device |
CN107092124A (zh) * | 2017-05-11 | 2017-08-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
WO2018205620A1 (zh) * | 2017-05-11 | 2018-11-15 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
US11574934B2 (en) | 2017-05-11 | 2023-02-07 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, and display device |
CN110600484A (zh) * | 2019-08-30 | 2019-12-20 | 南京中电熊猫平板显示科技有限公司 | 一种自发光的阵列基板及其制造方法 |
CN115377115A (zh) * | 2021-05-20 | 2022-11-22 | 夏普显示科技株式会社 | 有源矩阵基板和液晶显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103730475B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN103728803B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
CN105470269A (zh) | Tft阵列基板及其制作方法 | |
EP2660861B1 (en) | Thin-film transistor array substrate, manufacturing method therefor, and electronic device | |
CN104393000A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
CN102654703B (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
CN103311310A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
CN102969311B (zh) | 阵列基板及其制作方法、显示装置 | |
CN203720505U (zh) | 一种阵列基板及显示装置 | |
CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
CN103018977A (zh) | 一种阵列基板及其制造方法 | |
CN103730474B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN202126557U (zh) | 一种阵列基板 | |
CN104779203A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN107978608B (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
CN105870132A (zh) | Tft阵列基板及其制作方法 | |
CN102709240B (zh) | 阵列基板的制作方法、阵列基板和显示装置 | |
CN110137086B (zh) | Tft基板的制作方法及tft基板 | |
CN203644780U (zh) | 一种阵列基板及显示装置 | |
CN103199112A (zh) | 一种阵列基板及其制备方法和显示面板 | |
CN202443974U (zh) | 一种阵列基板及应用其的显示装置 | |
CN203721727U (zh) | 一种阵列基板及显示装置 | |
CN102800668A (zh) | 一种薄膜场效应晶体管阵列基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20140716 Effective date of abandoning: 20150408 |
|
RGAV | Abandon patent right to avoid regrant |