CN105144584B - 电平移位电路 - Google Patents

Abstract

本发明提供一种由噪声引起的误动作的可能性低的高可靠性的电平移位电路。电平移位电路(1)包括：反相输入信号和同相输入信号分别输入控制端子的第一电流控制元件和第二电流控制元件(12a、12b)；一端与高压侧电源端子(Vb)连接，另一端与第一电流控制元件和第二电流控制元件(12a、12b)各自的第一端子连接的第一负载电路和第二负载电路(13a、13b)；一对差分输入端子(Np、Nn)分别与第一电流控制元件和第二电流控制元件(12a、12b)各自的第一端子连接的比较器(14)；第一电流输出端子和第二电流输出端子(Na、Nb)与第一电流控制元件和第二电流控制元件(12a、12b)各自的第二端子连接，分别产生分别流入第一电流控制元件和第二电流控制元件(12a、12b)的电流的电流产生电路(3)；和与第一电流输出端子和第二电流输出端子(Na、Nb)分别连接或者与第一电流输出端子和第二电流输出端子(Na、Nb)一并连接，抑制第一电流输出端子和第二电流输出端子(Na、Nb)各自的电压上升的电压抑制电路(15a、15b)。

Description

电平移位电路

技术领域

本发明涉及电平移位电路，主要涉及将对反相电路中使用的半桥连接的MOSFET、IGBT、SiCFET、GaNFET等开关元件进行控制的控制信号的电压电平转换为该控制中适当的电平的电路。

背景技术

在空调、冷藏库等家电产品中使用的电动机的控制中，为了提高节能性能而广泛使用基于微型控制器的可高度控制的反相方式。另一方面，伴随SiCFET、GaNFET等宽带隙半导体元件的实用化，为了追求由其低导通电阻、高频特性得到的效率提高，正在研究对反相电路的应用。

图6示出了现有的反相电路的电路结构例。图6是反相电路INV的结构例，该反相电路INV包括驱动电路30、n型MOSFET的电力用开关元件7a和7b、二极管8以及电容器9。驱动电路30具有电平移位电路的功能。

在驱动电路30分别设置有从外部供给的电源端子VCC、接地端子VSS、高压侧(highside)电路36侧的控制输入端子Inh、低压侧(low side)的控制输入端子Inl、高压侧电路36侧的正电压电源端子Vb、基准电源端子Vs、输出端子Vh和低压侧的输出端子Vl。驱动电路30的电源端子VCC和接地端子VSS分别与反相电路INV的电源端子VCC和接地端子VSS连接。

由控制输入端子Inh输入的高压侧电路36侧的控制输入信号与脉冲产生电路31的输入端子IN连接，通过第一输出端子OUT1，在控制输入信号上升后产生脉冲宽度100ns左右的第一脉冲，通过第二输出端子OUT2在控制输入信号下降后产生脉冲宽度100ns左右的第二脉冲。

图7示出了脉冲产生电路31的一个电路结构例。脉冲产生电路31包括：串联连接的6个反相器41a、41b、41c、41d、41e、41f；2个NAND电路42a、42b；2个反相器43a、43b；和脉冲宽度设定用的2个电容器44a、44b。当最前头的反相器41a的输入与输入端子IN连接，使各反相器41a、41b、41c、41d、41e、41f的输出节点从前面依次为N1、N2、N3、N4、N5、N6时，电容器44a、44b各自的一端分别接地，另一端与节点N3、N4连接，节点N2、N5分别与NAND电路42a的2个输入连接，节点N1、N6分别与NAND电路42b的2个输入连接，NAND电路42a、42b各自的输出分别与反相器43a、43b各自的输入连接，反相器43a、43b各自的输出分别与输出端子OUT1、OUT2连接。

图8中示出了脉冲产生电路31的动作波形。与输入到输入端子IN的控制输入信号的上升同步的第一脉冲从第一输出端子OUT1输出，与输入到输入端子IN的控制输入信号的下降同步的第二脉冲从第二输出端子OUT2输出。

第一脉冲被输入到n型的高耐压MOSFET32a的栅极，转换为通过电阻33a电平移位后的信号，并且被输入到RS触发器34的复位输入R。第二脉冲被输入到n型的高耐压MOSFET32b的栅极，转换为通过电阻33b电平移位后的信号，并被输入到RS触发器34的置位输入S。RS触发器34的输出Q与反相器35的输入连接，反相器35的输出经输出端子Vh与MOSFET7a的栅极连接。

其结果是，输入到控制输入端子Inh的控制输入信号，在浮动的高压侧电路36中电平移位并被传输，作为高压侧输出信号输出到MOSFET7a的栅极。另一方面，输入到低压侧的控制输入端子Inl的低压侧的控制输入信号经低压侧的输出端子Vl输出到MOSFET7b的栅极端子。

MOSFET7a的漏极经反相电路INV的高电压电源端子HV与例如600V左右的高电压电源连接。MOSFET7a的源极和MOSFET7b的漏极分别与驱动电路30的基准电源端子Vs和反相电路INV的输出端子OUT连接。MOSFET7b的源极与反相电路INV的输出用接地端子GND连接并接地。

电容器9的一端与二极管8的阴极端子以及正电压电源端子Vb连接，另一端与基准电源端子Vs连接，二极管8的阳极端子与电源端子VCC连接。由二极管8和电容器9构成自举电路。使经与电源端子VCC连接的反相电路INV的电源端子VCC供给来的电源电压对浮动的电容器9充电，基准电源端子Vs的电位经MOSFET7a而上升时，通过经电容器9的静电耦合而在正电压电源端子Vb产生高电压，由此在高压侧电路36中实现浮动的电源供给。

当对2个控制输入端子Inh、Inl分别输入相位反转的正反2个控制输入信号时，在与基准电源端子Vs连接的反相电路INV的输出端子OUT产生将在反相电路INV的电源端子HV与接地端子GND之间施加的高电压作为振幅的输出信号。

在图6所示的现有的电路结构中，自举电路对电容器9供给的电力存在界限，为了极力抑制高压侧电路36的耗电并维持反相器35的输出能力，使用脉冲产生电路31和RS触发器34。

然而，存在RS触发器34的输入容易对噪声进行误动作的问题，在高压侧电路36那样的噪声多的条件下，需要噪声对策。针对该问题，在下述的专利文献1中，提出了在RS触发器的前级设置基于逻辑电路的滤波器来防止由噪声引起的误动作的电路结构。

此外，在下述的专利文献2中，为了提供能够抑制上臂电力用开关元件的误动作的电平移位电路和具有其的反相装置，提出了如下方法：在生成电力用开关元件驱动电路的输入信号的电阻与n型的MOSFET的串联电路中，分别用两层的分离氧化膜包围电阻和n型的MOSFET，以另外的途径供给被该两层的分离氧化膜夹着的Si活性层的电位。具体而言，利用该方法，使在与上臂电力用开关元件的源极连接的电力用开关元件驱动电路的低电平电源电位的时间微分(dv/dt)产生时的该电阻的电压降减少，以抑制电平移位电路的误动作。

现有技术文献

专利文献

专利文献1：日本特开2011－109843号公报

专利文献2：日本特开2012－134791号公报

发明内容

发明要解决的技术问题

然而，由于在反相电路的输出端子产生高的dv/dt，所以对于高压侧电路的RS触发器的输入端子，不可能完全防止由噪声引起的误动作，该噪声不仅通过与反相电路的输出端子的电容耦合产生而且还通过与高压侧电路整体的电容耦合产生。

此外，当将能够高速开关的SiCFET、GaNFET作为开关元件使用时，由于产生更高的dv/dt，所以预想到在假设使用该高速开关元件的情况下，会更难以防止由噪声引起的误动作。

为了解决上述问题，有如下方法：通过不使用RS触发器而使用共模抑制比高的比较器，将因高的dv/dt而产生的噪声作为同相信号(共模信号)抵消。该情况下，在使用RS触发器的现有方法中，由复位信号控制，在状态转换时消耗电流，与此相对，在使用比较器的方法中，因为必须持续流动常时电流来持续维持比较器的输入电压，所以与使用RS触发器的现有方法相比，一般情况下消耗电流变大。

此外，在使用比较器的方法中，通过使该常时电流流动，能够引起如下现象：由自举电路升压后的高电压暂时被分压施加于在比较器的非反相输入与反相输入间形成与输入信号电平相应的电压差的电路的现象。其结果是，由于该现象，有可能对该常时电流的产生电路暂时施加高电压，而且，噪声暂时重叠于比较器的非反相输入与反相输入之间的差分输入，存在高压侧电路不再能够控制电力用开关元件的问题。

本发明鉴于上述的问题点，目的在于提供由噪声引起的误动作的可能性低且高可靠性的电平移位电路。

解决技术问题的技术方案

为了达成上述目的，本发明提供一种电平移位电路，其特征在于，包括：第一电流控制元件，与输入信号反相的反相输入信号输入该第一电流控制元件的控制端子，利用该控制端子的电压控制在第一端子和第二端子间流动的电流量；第二电流控制元件，上述输入信号或者与上述输入信号同相的同相输入信号输入该第二电流控制元件的控制端子，利用该控制端子的电压控制在第一端子和第二端子间流动的电流量；第一负载电路，该第一负载电路的一端与高压侧电源端子连接，该第一负载电路的另一端与上述第一电流控制元件的上述第一端子连接，该第一负载电路产生与在两端子间流动的电流量相应的电压降；第二负载电路，该第二负载电路的一端与上述高压侧电源端子连接，该第二负载电路的另一端与上述第二电流控制元件的上述第一端子连接，该第二负载电路产生与在两端子间流动的电流量相应的电压降；电流产生电路，该电流产生电路的第一电流输出端子与上述第一电流控制元件的上述第二端子连接，该电流产生电路的第二电流输出端子与上述第二电流控制元件的上述第二端子连接，该电流产生电路分别产生分别流入上述第一电流控制元件和上述第二电流控制元件的电流；比较器，该比较器的一对差分输入端子中的一个与上述第一电流控制元件的上述第一端子连接，上述一对差分输入端子中的另一个与上述第二电流控制元件的上述第一端子连接，该比较器从上述高压侧电源端子被供给电源电压，从高压侧基准端子被供给基准电压，根据上述一对差分输入端子间的电压差生成输出信号；和电压抑制电路，该电压抑制电路与上述第一电流输出端子和第二电流输出端子分别连接或者与上述第一电流输出端子和第二电流输出端子一并连接，抑制上述第一电流输出端子和第二电流输出端子各自的电压上升。

而且，优选上述特征的电平移位电路中，上述电压抑制电路由2端子电路构成，上述2端子电路的一端与上述第一电流输出端子和第二电流输出端子分别连接或者与上述第一电流输出端子和第二电流输出端子一并连接，上述2端子电路的另一端与规定的固定电位连接，上述电平移位电路具有第一电路结构和第二电路结构中的至少任一个电路结构，其中，上述第一电路结构为在上述2端子电路的一端与另一端之间设置有当端子间电压超过规定的电压时成为导通状态的2端子开关元件或2端子开关电路，上述第二电路结构为电容比上述第一电流控制元件和上述第二电流控制元件的上述第一端子与上述第二端子间的各端子间电容大的电容元件与上述2端子电路的一端连接。

而且，优选上述特征的电平移位电路中，上述电压抑制电路包括下述电路中的至少一个：由单齐纳二极管或者多个齐纳二极管的串联电路构成的电路；由单个二极管或者多个二极管的串联电路构成的电路；由二极管与电压源的串联电路构成的电路；由电容比上述第一电流控制元件和上述第二电流控制元件的上述第一端子与上述第二端子间的各端子间电容大的电压抑制用的电容元件构成的电路；由上述电压抑制用的电容元件与电阻元件的串联电路构成的电路；和由二极管与电阻元件的并联电路和上述电压抑制用的电容元件的串联电路构成的电路。

而且，优选上述特征的电平移位电路具有从外部接收电路动作用的电源电压的电路电源端子，在上述电路电源端子与上述高压侧电源端子间设置有二极管，在上述高压侧电源端子与上述高压侧基准端子间设置有电容元件，上述高压侧基准端子与被上述输出信号驱动的高电压电路的输出端子电连接。

而且，优选上述特征的电平移位电路中，上述第一电流控制元件和上述第二电流控制元件分别由高耐压MOSFET构成，上述第一电流控制元件和上述第二电流控制元件的上述控制端子是上述MOSFET的栅极，上述第一电流控制元件和上述第二电流控制元件的上述第一端子和上述第二端子为上述MOSFET的漏极和源极。

而且，上述特征的电平移位电路特别适用于下述情况：上述电流产生电路包括多个低耐压电流控制元件，上述多个低耐压电流控制元件中的各个低耐压电流控制元件包括第一端子、第二端子和控制端子，利用上述控制端子的电压控制在上述第一端子和上述第二端子间流动的电流量，上述第一端子和上述第二端子间的耐压比上述第一电流控制元件和上述第二电流控制元件的上述第一端子和第二端子间的耐压低，上述多个低耐压电流控制元件中的一个低耐压电流控制元件的上述第一端子与上述第一电流输出端子连接，上述多个低耐压电流控制元件中的另一个低耐压电流控制元件的上述第一端子与上述第二电流输出端子连接。

而且，优选上述特征的电平移位电路构成为，上述高压侧电源端子和上述高压侧基准端子各自的端子电压追随被上述输出信号驱动的高电压电路的输出电平的变化而变化。

发明效果

在上述特征的电平移位电路中，由第一负载电路、第二负载电路和比较器构成的高压侧电路相对于本电平移位电路的基准电压(接地电压)成为浮动状态，在比较器的输出信号与输入到第一电流控制元件和第二电流控制元件的输入信号的变化相应地转变为高电平的情况下，利用外置的自举电路，追随由被该输出信号驱动的电力用开关元件等构成的高电压电路的输出电平，供给到该高电压电路的高电压施加到高压侧电源端子，电平移位至该高电压电路的驱动所需的信号电平。而且，该电平移位的结果是，从高压侧电源端子经第一负载电路和第二负载电路、第一电流控制元件和第二电流控制元件对电流产生电路的各电流输出端子也施加被分压后的高电压。然而，在本电平移位电路中，由于在各电流输出端子设置有抑制该端子的电压上升的电压抑制电路，所以该被分压后的高电压的施加得到抑制。其结果是，能够预先防止构成因高电压施加而产生的电流产生电路的电路元件的损伤，并且能够预先防止伴随该电压上升而产生的第一电流控制元件和第二电流控制元件的偏压状态的变化引起的高压侧电路的误动作，由此，能够提供由噪声引起的误动作的可能性低且高可靠性的电平移位电路。

附图说明

图1是表示本发明的电平移位电路的一个电路结构例的电路图。

图2是表示不具有图1所示的电平移位电路的电路动作中的电压抑制电路的情况下的主要的端子电压的变化的电压波形图。

图3是表示图1所示的电压抑制电路的第一电路结构的电路结构例的电路图。

图4是表示图1所示的电压抑制电路的第二电路结构的电路结构例的电路图。

图5是表示本发明的电平移位电路的其他电路结构例的电路图。

图6是表示具有现有的电平移位电路的反相电路的电路结构例的电路图。

图7是表示图6所示的现有电平移位电路中使用的脉冲产生电路的电路结构例的电路图。

图8是表示图7所示的脉冲产生电路的动作的输入信号以及第一脉冲和第二脉冲的信号波形图。

具体实施方式

以下，参照附图说明本发明的电平移位电路(以下适当称为“本发明电路”)的实施方式。而且，在以下的各实施方式中说明的本发明电路中，为了使说明容易理解，对与图6中例示的现有的反相电路相同的要素，即使名称不同也标注相同的符号进行说明。

图1示出本发明电路的电路结构的一例。本发明电路1包括：高压侧电路2；电流产生电路3；2个反相器11a、11b；一对n型的高耐压MOSFET12a、12b(相当于第一电流控制元件和第二电流控制元件)；一对电压抑制电路15a、15b；n型的高耐压MOSFET7a、7b；二极管8和电容器9。

如图1所示，本发明电路1的基本部分包括：高压侧电路2；电流产生电路3；2个反相器11a、11b；和一对n型的高耐压MOSFET12a、12b。

高压侧电路2包括：高压侧电源端子Vb；高压侧基准端子Vs；高压侧输出端子Vh；一对电阻元件13a、13b(相当于第一负载电路和第二负载电路)和比较器14。电阻元件13a、13b各自的一端与高压侧电源端子Vb连接，电阻元件13a的另一端与比较器14的非反相输入端子Np连接，电阻元件13b的另一端与比较器14的反相输入端子Nn连接。比较器14从高压侧电源端子Vb被供给电源电压，从高压侧基准端子Vs被供给基准电压，与非反相输入端子Np和反相输入端子Nn间的电压差相应地从高压侧输出端子Vh输出电平移位后的高压侧输出信号。比较器14是将非反相输入端子Np和反相输入端子Nn作为差分输入端子对的差分电路，所以对于由dv/dt产生的共模噪声具有高共模抑制比，所以对由共模噪声引起的误动作的耐性高。

电流产生电路3包括：恒流电路4；和n型的MOSFET10a、10b、10c。恒流电路4的一端例如与电路电源端子VCC连接，恒流电路4的另一端以及MOSFET10a、10b、10c各自的栅极与MOSFET10a的漏极连接。MOSFET10a、10b、10c各自的源极与电路基准端子VSS连接。MOSFET10b的漏极与第一电流输出端子Na连接，MOSFET10c的漏极与第二电流输出端子Nb连接。由此，由n型的MOSFET10a、10b构成第一电流镜电路，由n型的MOSFET10a、10c构成第二电流镜电路，与从恒流电路4供给的电流Is大致相同的电流从第一电流输出端子Na和第二电流输出端子Nb分别经MOSFET10b、10c流到电路基准端子VSS。

反相器11a的输入与控制输入端子Inh连接，反相器11a的输出与反相器11b的输入和MOSFET12a的栅极连接，反相器11b的输出与MOSFET12b的栅极连接。由此，与输入控制输入端子Inh的高压侧输入信号SIH反相的反相输入信号输入到MOSFET12a的栅极，与高压侧输入信号SIH同相的同相输入信号输入到MOSFET12b的栅极。

MOSFET12a的漏极与电阻元件13a的另一端和比较器14的非反相输入端子Np连接，MOSFET12b的漏极与电阻元件13b的另一端和比较器14的反相输入端子Nn连接，MOSFET12a的源极与第一电流输出端子Na连接，MOSFET12b的源极与第二电流输出端子Nb连接。

本实施方式中，一对n型的MOSFET12a、12b和一对电阻元件13a、13b在各自成对的元件间使用相同电特性的部件。电阻元件13a、13b只要是通过电流流动而产生电压降的元件，就与材料和元件结构无关，此外可以不必是单个元件。

对本发明电路1供给低电压电路动作用的电源电压Vcc的电压源5的正极与电路电源端子VCC连接，从外部对电路基准端子VSS供给基准电压Vss(接地电压＝0V)。

高耐压MOSFET7a的漏极与供给高电源电压Vhh的高电压源6的正极连接，高耐压MOSFET7a的源极与高耐压MOSFET7b的漏极连接而形成高电压输出端子OUT，高耐压MOSFET7b的源极与基准电压Vss(接地电压＝0V)连接。对高耐压MOSFET7a的栅极输入从高压侧输出端子Vh输出的高压侧输出信号，对高耐压MOSFET7b的栅极输入与高压侧输入信号SIH反相的低压侧输入信号SIL。此外，高电压输出端子OUT与高压侧基准端子Vs连接，高压侧基准端子Vs的电压电平追随从高电压输出端子OUT输出的输出电压电平而变化。即，高压侧电路2从电路基准端子VSS看来，成为基准电压电平变化的浮动电路。

二极管8的阳极与电路电源端子VCC连接，二极管8的阴极以及电容器9的一端与高压侧电源端子Vb连接，电容器9的另一端与高压侧基准端子Vs连接，构成自举电路。由此，当从高电压输出端子OUT输出的输出电压电平为低电平时，高压侧电源端子Vb的端子电压从电路电源端子VCC经二极管8供给。另一方面，当该输出电压电平转变为高电平时，高压侧基准端子Vs的端子电压也同样转变，高压侧电源端子Vb的端子电压经电容器9追随该输出电压电平的变化，超过电路电源端子VCC的端子电压而升压。该升压了的高压侧电源端子Vb的端子电压不通过逆偏压状态的二极管8向电路电源端子VCC侧放电，而维持高电压状态。此外，由于该升压了的高压侧电源端子Vb的端子电压作为电源电压被供给到比较器14，所以从高压侧输出端子Vh输出的高压侧输出信号的输出电平也同样地升压。通过以上，高压侧电路2构成为浮动电路，由此与自举电路协作，能够将高耐压MOSFET7a的栅极电压驱动为充分高的电压。

一对电压抑制电路15a、15b抑制电流产生电路3的第一电流输出端子Na和第二电流输出端子Nb的端子电压在电路动作中过度上升。由此，防止对与各电流输出端子Na、Nb连接的MOSFET10b、10c施加过剩的压力。电压抑制电路15a、15b的详细内容将在后面叙述。

接着，说明本发明电路1的电路动作。首先，参照图2所示的电压波形图说明没有一对电压抑制电路15a、15b的情况下的动作。图2中从上级依次示意性地表示高压侧输入信号SIH、低压侧输入信号SIL、非反相输入端子Np、反相输入端子Nn、高电压输出端子OUT、第一电流输出端子Na、第二电流输出端子Nb各自的电压波形。而且，图2所示的电压值不是准确表示与实际的电路动作中的电压值成比例的值，而是示意性地表示电压变化的概略。而且，高压侧输入信号SIH、低压侧输入信号SIL、高电压输出端子OUT、第一电流输出端子Na和第二电流输出端子Nb各自的电压是以电路基准端子VSS为基准的电压，非反相输入端子Np和反相输入端子Nn各自的电压是以高压侧基准端子Vs为基准的电压。

如图2所示，在时刻t0，高压侧输入信号SIH为高电平，低压侧输入信号SIL为低电平，高耐压MOSFET7a为导通状态，高耐压MOSFET7b为断开状态，如以下说明，对高电压输出端子OUT输出高电压Vhh。在该稳定状态(状态H)下，MOSFET12a由于栅极被施加低电平的基准电压Vss而成为断开状态，MOSFET12b由于栅极被施加高电平的电源电压Vcc而成为导通状态。在该状态下，在MOSFET12b和电阻元件13b中流动流入电流产生电路3的MOSFET10c的电流I2，在电阻元件13b的两端产生与电流I2相应的电压降ΔV2。另一方面，由于MOSFET12a为断开状态，所以在电阻元件13a没有电流流动，电阻元件13a的两端间的电压降ΔV1为0V。

此外，在该稳定状态下，由于MOSFET12a为断开状态，且流入MOSFET10b的电流I1为零，所以第一电流输出端子Na的端子电压成为基准电压Vss(接地电压＝0V)。另一方面，MOSFET12b为导通状态，MOSFET12b的栅极源极间电压被自动调节，使得流动与流入MOSFET10c的电流I2相同的电流，所以第二电流输出端子Nb的端子电压成为该被调节的MOSFET12b的源极电压。

由于高压侧电路2作为浮动电路动作，所以高压侧电源端子Vb的电压成为在高电压输出端子OUT的输出电压Vhh上加上了电压Vα而得的电压(Vhh+Vα)，该电压Vα为与从电源电压Vcc减去二极管8的电压降后的电压大致相等的电压。另一方面，高压侧电源端子Vb的电压也成为高电压输出端子OUT的输出电压Vhh。因而，以高压侧电源端子Vb为基准时，非反相输入端子Np的电压与高压侧电源端子Vb的电压Vα大致相等，反相输入端子Nn的电压大致等于从高压侧电源端子Vb的电压Vα减去电阻元件13b的电压降ΔV2而得的电压(Vα－ΔV2)。由此，非反相输入端子Np的电压比反相输入端子Nn的电压高，所以从比较器14将高压侧基准端子Vs作为基准输出高电平的电压(Vα)，将电压Vα预先设定为比高耐压MOSFET7a的阈值电压高，由此如图2所示，对高电压输出端子OUT输出高电压Vhh。

接着，假设在时刻t1，高压侧输入信号SIH从高电平转变为低电平的情况。高压侧输入信号SIH转变为低电平时，MOSFET12a由于栅极被施加高电平的电压Vcc，从断开状态变化为导通状态，MOSFET12b由于栅极被施加低电平的电压Vss而从导通状态变化为断开状态。其结果是，在MOSFET12a和电阻元件13a中流动流入电流产生电路3的MOSFET10b的电流I1，在电阻元件13a的两端产生与电流I1相应的电压降ΔV1。另一方面，由于MOSFET12b成为断开状态，所以电流不流入电阻元件13b，电阻元件13b的两端间的电压降ΔV2为0V。

另一方面，由于在时刻t1低压侧输入信号SIL从低电平转变为高电平，所以高耐压MOSFET7b从断开状态成为导通状态，高电压输出端子OUT的电压电平从高电压Vhh开始下降。追随此，高压侧电路2的高压侧电源端子Vb和高压侧基准端子Vs各自的电压也下降。但是，由于从高压侧电源端子Vb看来的上述电压降ΔV1和电压降ΔV2被维持，所以非反相输入端子Np的电压变得比反相输入端子Nn的电压低，因而从比较器14以高压侧基准端子Vs为基准输出低电平的电压(0V)。其结果是，高耐压MOSFET7a的栅极源极间的电压成为低电平，从导通状态转变为断开状态。而且，高电压输出端子OUT的电压电平最终下降至基准电压Vss(接地电压＝0V)。此外，高压侧基准端子Vs的电压也成为基准电压Vss(接地电压＝0V)，高压侧电源端子Vb的电压从状态H的电压(Vhh+Vα)仅下降与高电压输出端子OUT的电压变化量(Vhh)大致相同的电压，下降至电压Vα。由此，非反相输入端子Np和反相输入端子Nn各自的电压分别成为电压(Vα－ΔV1)和电压Vα。

此外，由于MOSFET12a从断开状态成为导通状态，所以MOSFET12a的栅极源极间电压自动调节，使得流动与流入MOSFET10b的电流I1相同的电流，第一电流输出端子Na的端子电压从基准电压Vss(接地电压＝0V)上升至该调节后的MOSFET12a的源极电压。另一方面，由于MOSFET12b成为断开状态，所以流入MOSFET10c的电流I2成为零，第二电流输出端子Nb下降至基准电压Vss(接地电压＝0V)。

接着，假设在时刻t2高压侧输入信号SIH从低电平转变为高电平，且低压侧输入信号SIL从高电平转变为低电平的情况。

首先，低压侧输入信号SIL成为低电平，高耐压MOSFET7b成为断开状态。高压侧输入信号SIH成为高电平，所以MOSFET12a由于栅极被施加低电平的基准电压Vss而成为断开状态，MOSFET12b由于栅极被施加高电平的电源电压Vcc而成为导通状态。其结果是，在MOSFET12b和电阻元件13b中流动流入电流产生电路3的MOSFET10c的电流I2，在电阻元件13b的两端产生与电流I2相应的电压降ΔV2。另一方面，由于MOSFET12a成为断开状态，所以电流不流入电阻元件13a，电阻元件13a的两端间的电压降ΔV1成为0V。

紧随时刻t2之后，高压侧电源端子Vb的电压下降至紧临时刻t2之前的稳定状态(状态L)的电压状态(电压Vα)，高压侧基准端子Vs的电压也下降至紧临时刻t2之前的状态L的电压状态(基准电压Vss＝0V)。由此，非反相输入端子Np的电压与高压侧电源端子Vb的电压Vα大致相等，反相输入端子Nn的电压与从高压侧电源端子Vb的电压Vα减去电阻元件13b的电压降ΔV2而得的电压(Vα－ΔV2)大致相等。而且，在紧随时刻t2之后，非反相输入端子Np和反相输入端子Nn各自的电压也以电路基准端子VSS为基准分别成为相同的电压值。

以上的结果是，由于非反相输入端子Np的电压变得比反相输入端子Nn的电压高，所以从比较器14以高压侧基准端子Vs为基准输出高电平的电压(Vα)，高耐压MOSFET7a成为导通状态。以下，设高耐压MOSFET7a成为导通状态的时刻为时刻t3。比时刻t2稍晚，在时刻t3高耐压MOSFET7a成为导通状态时，高耐压MOSFET7b成为断开状态，所以高电压输出端子OUT的电压电平上升。追随该电压上升，高压侧电源端子Vb和高压侧基准端子Vs各自的电压也同样上升，所以导通状态的高耐压MOSFET7a的栅极源极间电压被维持为比阈值电压高的电压Vα，高电压输出端子OUT的电压电平上升至高电压Vhh。

此处，高压侧基准端子Vs的电压完全追随高电压输出端子OUT的电压电平，高压侧电源端子Vb的电压变化也由于经电容器9的静电耦合而大致即刻追随高电压输出端子OUT的电压变化。由于MOSFET12a是断开状态，所以非反相输入端子Np的电压没有产生由电阻元件13a引起的电压降，追随高压侧电源端子Vb的电压变化而电压上升，但是产生与由寄生于非反相输入端子Np的电容与电阻元件13a的电阻值的积表示的时间常量相应的时间延迟。另一方面，由于MOSFET12b是导通状态，所以反相输入端子Nn的电压减去由电阻元件13b引起的电压降量(ΔV2)，并追随高压侧电源端子Vb的电压变化而电压上升，但是产生与由寄生于反相输入端子Nn的电容与电阻元件13b的电阻值的积表示的时间常量相应的时间延迟。该时间延迟的结果是，以高压侧基准端子Vs为基准时，非反相输入端子Np和反相输入端子Nn各自的电压分别暂时成为负电压，但是时刻t3后，非反相输入端子Np与反相输入端子Nn间的电压的大小关系也被维持，因此比较器14的输出电压被维持为电压Vα。

非反相输入端子Np和反相输入端子Nn各自的电压，在以电路基准端子VSS为基准的情况下，在时刻t2为电压(Vα－ΔV1)和电压Vα，在紧随时刻t2之后分别大小关系反转为电压Vα和电压(Vα－ΔV2)，在时刻t3之后上升至电压(Vhh+Vα)和电压(Vhh+Vα－ΔV2)。

此处，MOSFET12a为断开状态，但是在高耐压的MOSFET12a的漏极源极间存在大的寄生电容，而且由于该漏极源极间电容与MOSFET12a的源极侧的第一电流输出端子Na的寄生电容中去除该漏极源极间电容后的寄生电容相比相当大(例如10～100倍左右或者其以上)，伴随非反相输入端子Np的电压上升，由于经该漏极源极间电容的静电耦合，第一电流输出端子Na的电压也从紧临时刻t3之前的电压状态(基准电压Vss＝0V)急剧上升。由于与第一电流输出端子Na连接的MOSFET10b伴随第一电流输出端子Na的电压上升而导通，所以一端上升的第一电流输出端子Na的电压最终下降到原来的电压状态(基准电压Vss＝0V)。

另一方面，MOSFET12b和MOSFET10c为导通状态，流动有电流I2，但是在高耐压的MOSFET12b的漏极源极间存在大的寄生电容，而且该漏极源极间电容与MOSFET12b的源极侧的第二电流输出端子Nb的寄生电容中去除该漏极源极间电容后的寄生电容相比相当大(例如10～100倍左右或者其以上)，所以伴随反相输入端子Nn的电压上升，由于经该漏极源极间电容的静电耦合，第二电流输出端子Nb的电压也抵抗流入MOSFET10c的电流I2，而从紧临时刻t3之前的电压状态(使电流I2流动的MOSFET12b的源极电压)急剧上升。由于与第二电流输出端子Nb连接的MOSFET10c为导通状态，所以一端上升了的第二电流输出端子Nb的电压最终下降到上述原来的电压状态。而且，第二电流输出端子Nb的电压变为高于比MOSFET12b的栅极电压(电源电压Vcc)低了MOSFET12b的阈值电压的量的电压的期间，本来导通状态的MOSFET12b变为断开状态。即，成为反相输入端子Nn间的电压没有被MOSFET12b驱动的状态，有可能比较器14的动作暂时容易受噪声的影响而变得不稳定。

总结以上，在从紧临时刻t1之前的稳定状态(状态H)经过紧随时刻t1之后的过渡状态而至之后的稳定状态(状态L)的期间，由于是高电压输出端子OUT的输出电压从高电压Vhh下降至基准电压Vss(接地电压＝0V)的动作，所以不产生第一电流输出端子和第二电流输出端子Na、Nb的端子电压过度上升的现象。与此相对，从紧临时刻t2之前的状态L起，如果在时刻t2，高压侧输入信号SIH从低电平转变为高电平，且低压侧输入信号SIL从高电平转变为低电平，则在时刻t3后，高电压输出端子OUT的电压电平从紧临时刻t2之前的电压状态(基准电压Vss＝0V)上升至高电压Vhh，所以追随其，非反相输入端子Np和反相输入端子Nn各自的电压也上升。其结果是，由于经MOSFET12a、12b各自的漏极源极间电容的静电耦合，第一电流输出端子和第二电流输出端子Na、Nb各自的电压也暂时上升，在经过规定时间后，下降至紧临时刻t3之前的电压状态。即，产生第一电流输出端子和第二电流输出端子Na、Nb的端子电压过度上升的现象。

如上所述，在没有电压抑制电路15a、15b的情况下，由于能够产生第一电流输出端子和第二电流输出端子Na、Nb的端子电压过度上升的现象，所以通过设置电压抑制电路15a、15b，能够抑制该端子电压的过度上升。

接着，说明电压抑制电路15a、15b的电路结构的具体例。本实施方式中，电压抑制电路15a、15b分别由2端子电路构成，该2端子电路的一端(第一端子N1)分别与第一电流输出端子和第二电流输出端子Na、Nb连接，该2端子电路的另一端(第二端子N2)与电路基准端子VSS连接。

电压抑制电路15a、15b具有以下的第一电路结构和第二电路结构中的至少任一个电路结构。

第一电路结构在第一端子N1和第二端子N2之间设置有端子间电压超过规定的电压时成为导通状态的2端子开关元件或者2端子开关电路。

如上所述，在状态H的稳定状态下，MOSFET12b为导通状态，MOSFET12b的栅极源极间电压自动调节，使得流动与流入MOSFET10c的电流I2相同的电流，因而第二电流输出端子Nb的端子电压成为该调节后的MOSFET12b的源极电压。同样，在状态L的稳定状态下，MOSFET12a为导通状态，MOSFET12a的栅极源极间电压自动调节，使得流动与流入MOSFET10b的电流I1相同的电流，第一电流输出端子Na的端子电压成为该被调节后的MOSFET12a的源极电压。因而，在第一电路结构的电压抑制电路15a、15b中，设定上述2端子开关元件或者2端子开关电路的接通电压，使得当第一电流输出端子和第二电流输出端子Na、Nb中的一者的电压上升至超过设定得比上述各稳定状态下的MOSFET12a、12b的源极电压高的规定的基准电压时，第一端子N1和第二端子N2间导通。

由此，通过具有第一电路结构的电压抑制电路15a、15b，能够在不妨碍本发明电路1的电路动作的情况下抑制第一电流输出端子和第二电流输出端子Na、Nb的端子电压的过度的上升。

第二电路结构构成为，电容比高耐压的MOSFET12a、12b的漏极源极间电容大的电容器的一端与第一端子N1连接，另一端直接或者经低阻抗元件或电路与第二端子N2连接。

如上所述，在高压侧输入信号SIH从低电平转变为高电平，高电压输出端子OUT的电压电平从基准电压Vss(＝0V)上升至高电压Vhh的过渡期间，追随该电压上升，非反相输入端子Np和反相输入端子Nn各自的电压也上升，而且由于经MOSFET12a、12b各自的漏极源极间电容的静电耦合，第一电流输出端子和第二电流输出端子Na、Nb各自的电压也暂时上升。因而，通过设置第二电路结构的电压抑制电路15a、15b，第一电流输出端子和第二电流输出端子Na、Nb的寄生电容变得比MOSFET12a、12b各自的漏极源极间电容大，所以利用电压抑制电路15a、15b的向电容器的电荷分配效果，抑制由上述静电耦合引起的第一电流输出端子和第二电流输出端子Na、Nb的过度的电压上升。

图3示出第一电路结构的电压抑制电路15a、15b的电路结构例。图3所示的电路结构例中，例示了上述2端子开关元件由齐纳二极管21和二极管22构成的情况。此外，作为上述2端子开关电路，能够使用齐纳二极管或二极管的串联电路，或者齐纳二极管21或二极管22与恒压电源23的串联电路等。而且，2端子开关元件不限定于齐纳二极管21或者二极管22，只要是两端子间的电压超过一定的阈值电压时流动电流的开关元件，电流的流动方向为单方向或者双方向都能够利用。此外，二极管22不限定于PN结二极管，能够利用各种方式的部件。

图4表示第二电路结构的电压抑制电路15a、15b的电路结构例。图4所示的电路结构例中，例示了由电容比MOSFET12a、12b的漏极源极间电容大的单个电容器24构成的情况、由电阻元件25与该电容器24串联的串联电路构成的情况和由电阻元件25与二极管22的并联电路和该电容器24串联的串联电路构成的情况。

电压抑制电路15a、15b可以是将图3和图4中例示的第一电路结构和第二电路结构的电路适当地并联或者串联地组合而构成的。

〈其他实施方式〉

在上述实施方式中，详细说明了本发明电路的优选实施方式的一例。本发明电路的电路结构不限定于上述实施方式，在没有脱离本发明的要旨的范围内能够进行各种变形实施。以下说明本发明电路的其他实施方式。

〈1〉上述实施方式中，作为电流产生电路3，采用对第一电流输出端子和第二电流输出端子Na、Nb分别单独准备MOSFET10b、10c，而分别独立地生成流入MOSFET12a、12b的电流的电路结构，但是也可以采用如图5所示，令第一电流输出端子和第二电流输出端子Na、Nb为一个电流输出端子Nc，与MOSFET12a、12b各自的源极一并连接的电路结构。该情况下，不需要由n型的MOSFET10a、10c的组合构成的第二电流镜电路。在该其他实施方式中，由于电流输出端子Nc为一个，所以与其连接的电压抑制电路15c也为一个即可。作为电压抑制电路15c，能够利用上述第一电路结构或者第二电路结构的电路。

〈2〉电流产生电路3不限定于图1中例示的电路结构例。只要是能够产生流入MOSFET12a、12b的恒定电流的结构即可，能够利用各种恒定电流产生电路。例如，也可以是使用其他的电流镜电路生成在图1所示的流入MOSFET10a的电流的电路结构。

〈3〉上述实施方式中，非反相输入端子Np与反相输入端子Nn间的电压差，作为在电阻元件13a、13b的两端间产生的电压降的差、即流入电阻元件13a、13b的电流的差而产生，但是作为使该电压降产生的负载电路(电流电压转换电路)，不限定于作为线性元件的电阻元件，只要是两端间的电压降的量根据电流的多寡而变化的2端子元件或者2端子电路，即使其电流电压特性不是线性的电阻特性，也可以是非线性的电流电压特性。例如代替电阻元件13a、13b可以使用二极管或者三极管。

〈4〉上述实施方式中，MOSFET12a、12b作为根据栅极电压控制流入漏极源极间的电流的电流控制元件起作用，只要是作为同样的电流控制元件起作用的元件，也可以是MOSFET以外的元件，此外不需要必须是单个元件。

〈5〉上述实施方式中，采用同相输入信号输入到MOSFET12b的栅极且反相输入信号输入到MOSFET12a的栅极的结构，但是也可以采用反相输入信号输入到MOSFET12b的栅极且同相输入信号输入到MOSFET12a的栅极的结构。但是，在该情况下，由于高压侧输入信号SIH与从比较器14输出的高压侧输出信号的位相反转，所以需要使高压侧输入信号SIH和低压侧输入信号SIL为同相。此外，在上述实施方式中，也可以直接使用高压侧输入信号SIH代替同相输入信号。

〈6〉此外，被从比较器14输出的高压侧输出信号驱动的高电压电路，不限定于图1中例示的由高耐压MOSFET7a、7b构成的电路。

工业上的可利用性

本发明的电平移位电路能够用于由低电压电平的控制信号控制半桥连接且被施加高电压的高压侧开关元件的驱动电路，不仅能够使用于反相电路，而且还能够广泛使用于向有电压差的电路的电平移位。

附图标记说明

1：本发明的电平移位电路

2：高压侧电路

3：电流产生电路

4：恒流电路

5：电压源

6：高电压源

7a、7b：n型的高耐压MOSFET

8：二极管

9：电容器

10a～10c：n型MOSFET

11a、11b：反相器

12a、12b：n型的高耐压MOSFET(第一电流控制元件和第二电流控制元件)

13a、13b：电阻元件(第一负载电路和第二负载电路)

14：比较器

15a～15c：电压抑制电路

21：齐纳二极管

22：二极管

23：恒压电源

24：电容器

25：电阻元件

30：现有的电平移位电路(驱动电路)

31：脉冲产生电路

32a、32b：n型MOSFET

33a、33b：电阻元件

34：RS触发器

35、41a～41f、43a、43b：反相器

36：高压侧电路

42a、42b：NAND电路

44a、44b：电容器

GND：反相电路的输出用接地端子

HV：反相电路的高电压电源端子

IN：电流控制电路的输入端子

INH：反相电路的控制输入端子

INL：反相电路的控制输入端子

INV：反相电路

Inh：控制输入端子、高压侧电路侧的控制输入端子

Inl：低压侧的控制输入端子

Nn：比较器的反相输入端子

Np：比较器的非反相输入端子

Na：第一电流输出端子

Nb：第二电流输出端子

Nc：电流输出端子

N1：电压抑制电路的第一端子

N2：电压抑制电路的第二端子

OUT：高电压输出端子、反相电路的输出端子

OUT1、OUT2：电流控制电路的输出端子

R：RS触发器的复位端子

S：RS触发器的置位端子

Q：RS触发器的输出端子

VCC：电路电源端子、反相电路和驱动电路的电源端子

VSS：电路基准端子、反相电路和驱动电路的接地端子

Vb：高压侧电源端子、高压侧电路侧的正电压电源端子

Vh：高压侧输出端子、高压侧电路侧的输出端子

Vl：低压侧的输出端子

Vs：高压侧基准端子、高压侧电路侧的基准电源端子

Claims (5)

1.一种电平移位电路，其特征在于，包括：

第一电流控制元件，与输入信号反相的反相输入信号输入所述第一电流控制元件的控制端子，利用该控制端子的电压控制在所述第一电流控制元件的第一端子和所述第一电流控制元件的第二端子间流动的电流量；

第二电流控制元件，所述输入信号或者与所述输入信号同相的同相输入信号输入所述第二电流控制元件的控制端子，利用该控制端子的电压控制在所述第二电流控制元件的第一端子和所述第二电流控制元件的第二端子间流动的电流量；

第一负载电路，该第一负载电路的一端与高压侧电源端子连接，该第一负载电路的另一端与所述第一电流控制元件的所述第一端子连接，该第一负载电路产生与在两端子间流动的电流量相应的电压降；

第二负载电路，该第二负载电路的一端与所述高压侧电源端子连接，该第二负载电路的另一端与所述第二电流控制元件的所述第一端子连接，该第二负载电路产生与在两端子间流动的电流量相应的电压降；

电流产生电路，该电流产生电路的第一电流输出端子与所述第一电流控制元件的所述第二端子连接，该电流产生电路的第二电流输出端子与所述第二电流控制元件的所述第二端子连接，该电流产生电路分别产生分别流入所述第一电流控制元件和所述第二电流控制元件的电流；

比较器，该比较器的一对差分输入端子中的一个与所述第一电流控制元件的所述第一端子连接，所述一对差分输入端子中的另一个与所述第二电流控制元件的所述第一端子连接，该比较器从所述高压侧电源端子被供给电源电压，从高压侧基准端子被供给基准电压，根据所述一对差分输入端子间的电压差产生输出信号；和

电压抑制电路，该电压抑制电路与所述第一电流输出端子和所述第二电流输出端子分别连接或者与所述第一电流输出端子和所述第二电流输出端子一并连接，抑制所述第一电流输出端子和所述第二电流输出端子各自的电压上升。

2.如权利要求1所述的电平移位电路，其特征在于：

所述电压抑制电路由2端子电路构成，所述2端子电路的一端与所述第一电流输出端子和所述第二电流输出端子分别连接或者与所述第一电流输出端子和所述第二电流输出端子一并连接，所述2端子电路的另一端与规定的固定电位连接，

所述电压抑制电路具有第一电路结构和第二电路结构中的至少任一个电路结构，其中，所述第一电路结构为在所述2端子电路的一端与另一端之间设置有当端子间电压超过规定的电压时成为导通状态的2端子开关元件或2端子开关电路的电路结构，第二电路结构为电容比所述第一电流控制元件和所述第二电流控制元件的所述第一端子与所述第二端子间的各端子间电容大的电容元件与所述2端子电路的一端连接的电路结构。

3.如权利要求1或者2所述的电平移位电路，其特征在于：

所述电压抑制电路包括下述电路中的至少一个：由单个齐纳二极管或者多个齐纳二极管的串联电路构成的电路；由单个二极管或者多个二极管的串联电路构成的电路；由二极管与电压源的串联电路构成的电路；由电容比所述第一电流控制元件和所述第二电流控制元件的所述第一端子与所述第二端子间的各端子间电容大的电压抑制用的电容元件构成的电路；由所述电压抑制用的电容元件与电阻元件的串联电路构成的电路；和由二极管与电阻元件的并联电路和所述电压抑制用的电容元件的串联电路构成的电路。

4.如权利要求1或者2所述的电平移位电路，其特征在于：

具有从外部接收电路动作用的电源电压的电路电源端子，

在所述电路电源端子与所述高压侧电源端子间设置有二极管，

在所述高压侧电源端子与所述高压侧基准端子间设置有电容元件，

所述高压侧基准端子与被所述输出信号驱动的高电压电路的输出端子电连接。

5.如权利要求1或者2所述的电平移位电路，其特征在于：

所述第一电流控制元件和所述第二电流控制元件分别由高耐压MOSFET构成，所述第一电流控制元件和所述第二电流控制元件的所述控制端子是所述MOSFET的栅极，所述第一电流控制元件和所述第二电流控制元件的所述第一端子和所述第二端子是所述MOSFET的漏极和源极。