CN105141173A - 基于fpga的多路移相控制器 - Google Patents

基于fpga的多路移相控制器 Download PDF

Info

Publication number
CN105141173A
CN105141173A CN201510505967.XA CN201510505967A CN105141173A CN 105141173 A CN105141173 A CN 105141173A CN 201510505967 A CN201510505967 A CN 201510505967A CN 105141173 A CN105141173 A CN 105141173A
Authority
CN
China
Prior art keywords
data
phase
register
fpga
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510505967.XA
Other languages
English (en)
Other versions
CN105141173B (zh
Inventor
李有光
岳惠峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN201510505967.XA priority Critical patent/CN105141173B/zh
Publication of CN105141173A publication Critical patent/CN105141173A/zh
Application granted granted Critical
Publication of CN105141173B publication Critical patent/CN105141173B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

本发明公开了一种基于FPGA的多路移相控制器，包括依次相连的寄存器存储模块、判断识别模块、移相控制模块，其中，所述寄存器存储模块用来存储PC机传输的数据，PC机与FPGA芯片之间通信，传输的数据存储在FPGA芯片的RAM中；所述判断识别模块用于接收来自寄存器存储模块的数据，通过识别数据的高8位数来判断控制字的类型，然后将控制字传送到不同的寄存器；所述移相控制模块根据各寄存器中不同类型的控制字，产生所需的PWM波形，以满足超声电机驱动与控制的要求。本发明的多路移相控制器的调频、调相精度高，调节范围大，同时该控制器具有软启动与过压保护功能，能够为超声电机的驱动与控制提供保证。

Description

基于FPGA的多路移相控制器
技术领域
本发明属于电源技术领域，特别涉及一种移相控制器，主要用于超声电机的控制。
背景技术
超声电机是利用超声波振动能作为驱动电源的新原理电机，超声波电动机作为一种全新的驱动器，它具有很多优越性能，如低速大转矩、功率密度大、响应速度快、不受电磁场的影响、掉电自保护、可直接驱动负载等。
驱动超声电动机需要专门的超声电源，要求驱动频率在超声范围内，驱动电压的频率、相位和幅值可调。
根据行波型超声波电机的传动原理，可用的控制变量有:
1.控制电压幅值。改变电压幅值可直接改变行波波动的幅值，电压过低压电元件不会起振，过高又会接近压电元件的工作极限。
2.变频控制。通过调节谐振点附近的频率控制速度和力矩。变频调速对超声波电动机最合适，因为电动机工作点在谐振点附近，调频具有响应快，方便调节的特点。
3.相位差控制。改变两相电压的相位差可改变定子表面质点椭圆的运动轨迹，从而改变输出的波形。
QuartusII是Altera公司综合性PLD/FPGA开发的软件，支持原理图、VHDL、VerilogHDL以及AHDL等多种输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
由于目前没有一个芯片能同时输出8路可以调频，调相和调节死区时间PWM波信号。现有的主要方法是通过信号发生器输出两路方波信号，这两路方波信号通过两个UC3875芯片或是UCC3895芯片来输出8路PWM波信号。通过这些移相控制芯片输出的信号有干扰，且调节精度不高，两个芯片之间的协同控制电路设计相对复杂，不能很好的满足控制超声电机的需求。
发明内容
为了克服现有技术的不足，本发明的目的是提供一种基于FPGA的多路移相控制器，以解决现有技术中存在的信号有干扰，调节精度不高的问题。
为实现上述目的，本发明采用以下技术方案：
一种基于FPGA的多路移相控制器，包括依次相连的寄存器存储模块、判断识别模块、移相控制模块，其中，
所述寄存器存储模块用来存储PC机传输的数据，PC机与FPGA芯片之间通信，传输的数据存储在FPGA芯片的RAM中，其有4个控制字，至少需要传输4次，且每次传输数据时，前面存储的数据不能被后传输的数据覆盖；
所述判断识别模块用于接收来自寄存器存储模块的数据，通过识别数据的高8位数来判断控制字的类型，然后传送到不同的寄存器，同一寄存器在接收不同的数据时，前面存储的数据被后传输的数据覆盖；
所述移相控制模块根据各寄存器中不同类型的控制字，产生所需的PWM波形，以满足超声电机驱动与控制的要求。
所述移相控制模块包括数据寄存器、累加寄存器、数值比较器和与非门，其中，
所述数据寄存器接收来自判断识别模块的数据，并分配数据给不同的累加寄存器；
所述累加寄存器每次累加数据K，当寄存器达到其最大值时，寄存器置零，进入下一次累加，这样就能输出连续的波形，通过改变累加的数据K，就能改变输出波形的频率；
所述数值比较器能够调节输出波形的死区时间，调节输出波形的相位差，通过改变两个累加寄存器计数起始时间，改变两相波形的相位差；
所述与非门用于过压保护，输出的波形与所需检测信号连接到与非门的两端，当检测的信号为高电平时，迅速拉低输出的信号，以保护后面的驱动电路。
PC机与FPGA芯片之间通过UART串口进行通信。
所述FPGA芯片采用CycloneIV芯片EP4CE6E22C8的开发板，该开发板采用50MHz的晶振，通过相位累加原理，采用28位累加器，输入的频率控制字，相位控制字，死区时间控制字均采用24位寄存器。通过设置4个累加寄存器，能输出8路PWM波。
本发明的有益效果是：与现有技术相比，本发明的基于FPGA的多路移相控制器直接通过控制器可以输出8路波形，不需要其他芯片，简化了驱动电路。这8路输出的波形为4对互补的PWM波，任意两对输出的波形能进行相位的调节。本发明的多路移相控制器的调频、调相精度高，调节范围大，同时该控制器具有软启动与过压保护功能，能够为超声波电机的驱动与控制提供保证。
附图说明
图1为本发明的结构示意图；
图2为本发明的移相控制模块信号生成原理图；
图3为本发明的基于FPGA的多路移相控制器框图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1-3所示，本发明的一种基于FPGA的多路移相控制器，包括依次相连的寄存器存储模块、判断识别模块、移相控制模块，其中，
寄存器存储模块用来存储PC机传输的数据，PC机与FPGA之间通过UART串口进行通信，传输的数据存储在FPGA芯片的RAM中，其有4个控制字，至少需要传输4次，且每次传输数据时，前面存储的数据不能被后面传输的数据覆盖；
判断识别模块用于接收来自寄存器存储模块的数据，通过识别数据的高8位数来判断控制字的类型，然后传送到不同的寄存器，同一寄存器在接收不同的数据时，前面存储的数据被后面传输的数据覆盖；
移相控制模块根据各寄存器中不同类型的控制字，产生所需的PWM波形，以满足超声电机驱动与控制的要求。
移相控制模块包括数据寄存器、累加寄存器、数值比较器和与非门，其中，
数据寄存器接收来自判断识别模块的数据，并分配数据给不同的累加寄存器；
累加寄存器每次累加数据K，当寄存器达到其最大值时，寄存器置零，进入下一次累加，这样就能输出连续的波形，通过改变累加的数据K，就能改变输出波形的频率；
数值比较器能够调节输出波形的死区时间，调节输出波形的相位差，通过改变两个累加寄存器计数起始时间，改变两相波形的相位差；
与非门用于过压保护，输出的波形与所需检测信号连接到与非门的两端，当检测的信号为高电平时，迅速拉低输出的信号，以保护后面的驱动电路。
本发明采用基于CycloneIV芯片EP4CE6E22C8的开发板进行设计与研究。该开发板采用50MHz的晶振，通过相位累加原理，采用28位累加器，输入的频率控制字，相位控制字，死区时间控制字均采用24位寄存器。通过设置4个累加寄存器，能输出8路PWM波。
PWM波的生成原理主要通过设置4个N位累加寄存器cnt1，cnt2，cnt3，cnt4，其中N可以调节输出波形的精度。
在一个周期内，累加寄存器cnt1每次累加K(频率控制字)，当累加器的数值达到或大于2N时，累加器自动置零，进入下一次累加，通过调节频率控制字K，即可改变累加寄存器的累加次数，从而改变波形输出的频率f。
当累加寄存器cnt1达到K×H1时，累加寄存器cnt3开始计数，这样通过调整移相控制字H1，即可对两路PWM波进行移相控制，其中移相控制字H1控制最后输出两路正弦波的相位差。
当cnt1计数到K×H2时，计数器cnt2开始计数。当cnt3计数到K×H2时，cnt4开始计数。而移相控制字H2能够调节输出波形的相位，间接调节输出波形的占空比。最后控制输出两路正弦波的幅值。
当累加寄存器cnt1在累加的过程中，0～2N之间，累加寄存器与2N-1进行比较，当cnt1<2N-1，pwm1输出高电平，pwm2输出低电平。当2N-1<cnt1<2N-1+T×K，pwm1输出低电平，pwm2输出低电平。当2N-1+T×K<cnt1<2N-T×K，pwm1输出低电平，pwm2输出高电平。当2N-T×K<cnt1<2N，pwm1输出低电平，pwm2输出低电平。通过调节T即可调节输出的波形的死区时间。
设置一个过压检测端,输出的信号与检测的信号一起通过一个与非门，一旦检测的到高压，即test＝1’b1时，拉低所有输出的信号，即输出的信号为低电平，保护后面的驱动电路。
通过设置寄存器cnt5，当寄存器cnt5<K×H2，cnt5每次累加1；当cnt5>K×H2时，cnt5＝＝K×H2；当cnt1与cnt3等于cnt5时，cnt2与cnt4开始计数，这样就完成了软启动功能，实现最后输出PWM波的移相能够一步一步移到所需要的结果。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种基于FPGA的多路移相控制器，其特征在于：包括依次相连的寄存器存储模块、判断识别模块、移相控制模块，其中，
所述寄存器存储模块用来存储PC机传输的数据，PC机与FPGA芯片之间通信，传输的数据存储在FPGA芯片的RAM中，其有4个控制字，至少需要传输4次，且每次传输数据时，前面存储的数据不能被后传输的数据覆盖；
所述判断识别模块用于接收来自寄存器存储模块的数据，通过识别数据的高8位数来判断控制字的类型，然后将控制字传送到不同的寄存器，同一寄存器在接收不同的数据时，前面存储的数据被后传输的数据覆盖；
所述移相控制模块根据各寄存器中不同类型的控制字，产生所需的PWM波形，以满足超声电机驱动与控制的要求。
2.如权利要求1所述的基于FPGA的多路移相控制器，其特征在于：所述移相控制模块包括数据寄存器、累加寄存器、数值比较器和与非门，其中，
所述数据寄存器接收来自判断识别模块的数据，并分配数据给不同的累加寄存器；
所述累加寄存器每次累加数据K，当寄存器达到其最大值时，寄存器置零，进入下一次累加，这样就能输出连续的波形，通过改变累加的数据K，就能改变输出波形的频率；
所述数值比较器能够调节输出波形的死区时间，调节输出波形的相位差，通过改变两个累加寄存器计数起始时间，改变两相波形的相位差；
所述与非门用于过压保护，输出的波形与所需检测信号连接到与非门的两端，当检测的信号为高电平时，迅速拉低输出的信号，以保护后面的驱动电路。
3.如权利要求1所述的基于FPGA的多路移相控制器，其特征在于：PC机与FPGA芯片之间通过UART串口进行通信。
4.如权利要求1所述的基于FPGA的多路移相控制器，其特征在于：所述FPGA芯片采用CycloneIV芯片EP4CE6E22C8的开发板，该开发板采用50MHz的晶振，通过相位累加原理，采用28位累加器，输入的频率控制字，相位控制字，死区时间控制字均采用24位寄存器。
CN201510505967.XA 2015-08-17 2015-08-17 基于fpga的多路移相控制器 Expired - Fee Related CN105141173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510505967.XA CN105141173B (zh) 2015-08-17 2015-08-17 基于fpga的多路移相控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510505967.XA CN105141173B (zh) 2015-08-17 2015-08-17 基于fpga的多路移相控制器

Publications (2)

Publication Number Publication Date
CN105141173A true CN105141173A (zh) 2015-12-09
CN105141173B CN105141173B (zh) 2017-05-31

Family

ID=54726418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510505967.XA Expired - Fee Related CN105141173B (zh) 2015-08-17 2015-08-17 基于fpga的多路移相控制器

Country Status (1)

Country Link
CN (1) CN105141173B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346935A (zh) * 2016-05-06 2017-11-14 孙燕英 多相svpwm信号发生器
CN107425700A (zh) * 2017-06-13 2017-12-01 广东工业大学 一种多路数字超声电源
CN109088641A (zh) * 2018-07-04 2018-12-25 华南理工大学 一种基于fpga的数字接收机***及射频模数转换方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110176390A1 (en) * 2010-01-15 2011-07-21 Jimes Lei Low pin count high voltage ultrasound transmitter and method therefor
CN202475298U (zh) * 2012-02-10 2012-10-03 浙江日风电气有限公司 一种基于fpga驱动发生的级联型多电平变频器
CN204131478U (zh) * 2014-11-05 2015-01-28 哈尔滨理工大学 基于fpga的dds信号发生器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110176390A1 (en) * 2010-01-15 2011-07-21 Jimes Lei Low pin count high voltage ultrasound transmitter and method therefor
CN202475298U (zh) * 2012-02-10 2012-10-03 浙江日风电气有限公司 一种基于fpga驱动发生的级联型多电平变频器
CN204131478U (zh) * 2014-11-05 2015-01-28 哈尔滨理工大学 基于fpga的dds信号发生器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈文光等: "基于FPGA的全数字化移相PWM控制器设计", 《南华大学学报（自然科学版）》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346935A (zh) * 2016-05-06 2017-11-14 孙燕英 多相svpwm信号发生器
CN107346935B (zh) * 2016-05-06 2020-09-08 孙燕英 多相svpwm信号发生器
CN107425700A (zh) * 2017-06-13 2017-12-01 广东工业大学 一种多路数字超声电源
CN107425700B (zh) * 2017-06-13 2023-05-05 广东工业大学 一种多路数字超声电源
CN109088641A (zh) * 2018-07-04 2018-12-25 华南理工大学 一种基于fpga的数字接收机***及射频模数转换方法

Also Published As

Publication number Publication date
CN105141173B (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN101969291B (zh) 高细分多路步进电机片上***驱动器
CN105141173A (zh) 基于fpga的多路移相控制器
CN105226943A (zh) 电源变换器及开关电源装置
CN106169872A (zh) 双向直流至直流变换器
CN105021241B (zh) 基于电流误差控制的pwm调制的电磁流量计励磁控制***
CN201438687U (zh) 一种无刷直流电动机控制***
CN105229912A (zh) 逆变器装置
CN101860251B (zh) 一种***可变死区时间的pwm互补输出方法
CN105790738A (zh) 脉宽调变信号产生电路与方法
CN107276470A (zh) 基于fpga的三相混合式步进电机控制器软核
CN101433993A (zh) Igbt逆变埋弧焊机控制方法
CN101474698A (zh) 基于fpga的纳秒级微能脉冲电源
CN103250342A (zh) 电机用电压转换控制装置
CN204203771U (zh) 一种电动伺服机构
CN102522968A (zh) 一种用于多电源***的复位电路
CN103391073A (zh) 一种基于spmw的信号发生器
CN210572360U (zh) 一种汽车测试用轮速传感器信号发生装置
CN102810974B (zh) 检测脉冲发生器、控制芯片以及开关电源
CN103840688B (zh) 一种无刷直流发电机可控整流方法
CN203911882U (zh) 一种集成级数混合运算spwm发生器
CN107888112A (zh) 一种电动舵机驱动装置
CN101399517A (zh) 直线型风扇转速特性曲线设计电路
CN105258721A (zh) 一种球状检测装置及电机的驱动方法
CN203104326U (zh) 三电平滞环电流跟踪逆变器
CN102624328A (zh) 电动机速度控制装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170531

Termination date: 20200817

CF01 Termination of patent right due to non-payment of annual fee