CN105140197A - 一种含TSV的Fan-out的封装结构及其封装方法 - Google Patents

一种含TSV的Fan-out的封装结构及其封装方法 Download PDF

Info

Publication number
CN105140197A
CN105140197A CN201510412124.5A CN201510412124A CN105140197A CN 105140197 A CN105140197 A CN 105140197A CN 201510412124 A CN201510412124 A CN 201510412124A CN 105140197 A CN105140197 A CN 105140197A
Authority
CN
China
Prior art keywords
dielectric layer
substrate
plastic
fan
sealed body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510412124.5A
Other languages
English (en)
Inventor
张文奇
宋崇申
冯光建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510412124.5A priority Critical patent/CN105140197A/zh
Publication of CN105140197A publication Critical patent/CN105140197A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种含TSV的Fan-out的封装结构及其封装方法，在介电层的上表面设有基板，在基板的上表面设有键合胶，在键合胶的上表面设有介质层，在介质层的上表面设有塑封体；在键合胶、基板与介电层内设有导电柱，在导电柱的下端部连接有焊球，在介质层内设有布线，在布线的上端部设有凸点，所述导电柱的上端部与布线的下端部相连，在塑封体设有倒装的芯片，芯片与凸点相连。本发明提供了一种低成本中高密度多芯片集成方案，本发明减少了三维方向上的封装尺寸。

Description

一种含TSV的Fan-out的封装结构及其封装方法
技术领域
本发明公开了一种含TSV的Fan-out的封装结构，本发明还公开了一种含TSV的Fan-out的封装结构的封装方法，本发明属于半导体封装技术领域。
背景技术
在Si或玻璃上做TSV，中高密度RDL布线和中小节距凸点，通过倒装焊集成具有中高I/O密度的多芯片，然后通过晶圆级塑封完成每个封装模块，在Si或玻璃背面漏出TSV并完成凸点，通过SMT实现和PCB互连。
发明内容
本发明的目的之一是克服现有技术中存在的不足，提供一种含TSV的Fan-out的封装结构。
本发明的另一目的是提供一种含TSV的Fan-out的封装结构的封装方法。
按照本发明提供的技术方案，所述一种含TSV的Fan-out的封装结构，在介电层的上表面设有基板，在基板的上表面设有键合胶，在键合胶的上表面设有介质层，在介质层的上表面设有塑封体；在键合胶、基板与介电层内设有导电柱，在导电柱的下端部连接有焊球，在介质层内设有布线，在布线的上端部设有凸点，所述导电柱的上端部与布线的下端部相连，在塑封体设有倒装的芯片，芯片与凸点相连。
一种含TSV的Fan-out的封装结构的封装方法包括以下步骤：
a、取基板，在基板内做出导电柱，在基板的上表面做上一层键合胶，在键合胶的上表面做出一层介质层；
b、在介质层内做出布线，在布线的上端部做出凸点；
c、在凸点上倒装焊上芯片，得到封装半成品；
d、在封装半成品的上表面开出切割槽，切割槽的槽底位于基板内；
e、在封装半成品的上表面使用塑封胶进行塑封成型，得到塑封体，由塑封体完成对芯片的保护；
f、对基板的下表面进行减薄，减薄至导电柱的下端部和塑封体的下端部露出；
g、在基板的下表面做上一层介电层并做出焊球，得到封装整体；
h、将封装整体沿着切割槽位置进行切割，得到单一的含TSV的Fan-out的封装结构芯片，封装方法结束。
所述基板是裸硅晶圆、有机玻璃、无机玻璃薄片、树脂薄片、半导体材料薄片、氧化物晶体薄片、陶瓷薄片、金属薄片、有机塑料薄片、无机氧化物薄片或者陶瓷材料薄片；所述基板的厚度为50um~500um。
所述键合胶为热敏环氧树脂或者UV环氧树脂，且上胶方式为涂布、喷涂、贴膜或者注塑，键合胶的厚度为10nm~100um。
所述介质层为氧化硅、氮化硅、氮氧化硅、有机硅胶、酸性玻璃胶或者酚醛树脂，所述介质层的厚度为50nm~10um。
所述塑封体的材质为邻甲酚甲醛型或脂环族改性环氧树脂为基础树脂的塑封料，塑封体的厚度为10um~1000um。
所述介电层的材质为氧化硅、氮化硅、氮氧化硅、有机硅胶、酸性玻璃胶或者酚醛树脂，且介电层的厚度为1nm~10um。
本发明提供了一种低成本中高密度多芯片集成方案，本发明减少了三维方向上的封装尺寸。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明步骤a得到的封装体的结构示意图。
图2是本发明步骤b得到的封装体的结构示意图。
图3是本发明步骤c得到的封装体的结构示意图。
图4是本发明步骤d得到的封装体的结构示意图。
图5是本发明步骤e得到的封装体的结构示意图。
图6是本发明步骤f得到的封装体的结构示意图。
图7是本发明步骤g得到的封装体的结构示意图。
图8是本发明步骤h得到的封装体的结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
一种含TSV的Fan-out的封装结构，在介电层10的上表面设有基板1，在基板1的上表面设有键合胶3，在键合胶3的上表面设有介质层4，在介质层4的上表面设有塑封体9；在键合胶3、基板1与介电层10内设有导电柱2，在导电柱2的下端部连接有焊球11，在介质层4内设有布线5，在布线5的上端部设有凸点6，所述导电柱2的上端部与布线5的下端部相连，在塑封体9设有倒装的芯片7，芯片7与凸点6相连。
实施例1
一种含TSV的Fan-out的封装结构的封装方法包括以下步骤：
a、取厚度为50um且材质为有机玻璃的基板1，在基板1内做出材质为铜的导电柱2，在基板1的上表面做上一层键合胶3，键合胶3为热敏环氧树脂，键合胶3的厚度为10nm，且上胶方式为常规的涂布方式，在键合胶3的上表面做出一层介质层4，介质层4的材质为氧化硅，介质层的厚度为50nm，如图1所示；
b、在介质层4内做出布线5，在布线5的上端部做出凸点6，如图2所示；
c、在凸点6上倒装焊上芯片7，得到封装半成品，如图3所示；
d、在封装半成品的上表面开出切割槽8，切割槽8的槽底位于基板1内，如图4所示；
e、在封装半成品的上表面使用邻甲酚甲醛型为基础树脂的塑封料进行塑封成型，得到塑封体9，塑封体9的材质为PI，塑封体的厚度为10um，由塑封体9完成对芯片7的保护，如图5所示；
f、对基板1的下表面进行减薄，减薄至导电柱2的下端部和塑封体9的下端部露出，如图6所示；
g、在基板1的下表面做上一层介电层10并做出焊球11，介电层10的材质为氮氧化硅，介电层10的厚度为1nm，得到封装整体，如图7所示；
h、将封装整体沿着切割槽8位置进行切割，得到单一的含TSV的Fan-out的封装结构芯片，封装方法结束，如图8所示。
实施例2
一种含TSV的Fan-out的封装结构的封装方法包括以下步骤：
a、取厚度为200um且材质为树脂的取基板1，在基板1内做出材质为铜的导电柱2，在基板1的上表面做上一层键合胶3，键合胶3为UV环氧树脂，键合胶3的厚度为40nm，且上胶方式为常规的喷涂方式，在键合胶3的上表面做出一层介质层4，介质层4的材质为氮化硅，介质层的厚度为500nm，如图1所示；
b、在介质层4内做出布线5，在布线5的上端部做出凸点6，如图2所示；
c、在凸点6上倒装焊上芯片7，得到封装半成品，如图3所示；
d、在封装半成品的上表面开出切割槽8，切割槽8的槽底位于基板1内，如图4所示；
e、在封装半成品的上表面使用脂环族改性环氧树脂为基础树脂的塑封料进行塑封成型，得到塑封体9，塑封体9的材质为PBO，塑封体的厚度为200um，由塑封体9完成对芯片7的保护，如图5所示；
f、对基板1的下表面进行减薄，减薄至导电柱2的下端部和塑封体9的下端部露出，如图6所示；
g、在基板1的下表面做上一层介电层10并做出焊球11，介电层10的材质为酸性玻璃胶，介电层10的厚度为1um，得到封装整体，如图7所示；
h、将封装整体沿着切割槽8位置进行切割，得到单一的含TSV的Fan-out的封装结构芯片，封装方法结束，如图8所示。
实施例3
一种含TSV的Fan-out的封装结构的封装方法包括以下步骤：
a、取厚度为300um且材质为陶瓷的基板1，在基板1内做出材质为铜的导电柱2，在基板1的上表面做上一层键合胶3，键合胶3为热敏环氧树脂，键合胶3的厚度为70nm，且上胶方式为常规的贴膜方式，在键合胶3的上表面做出一层介质层4，介质层4的材质为有机硅胶，介质层的厚度为2um，如图1所示；
b、在介质层4内做出布线5，在布线5的上端部做出凸点6，如图2所示；
c、在凸点6上倒装焊上芯片7，得到封装半成品，如图3所示；
d、在封装半成品的上表面开出切割槽8，切割槽8的槽底位于基板1内，如图4所示；
e、在封装半成品的上表面使用脂环族改性环氧树脂为基础树脂的塑封料进行塑封成型，得到塑封体9，塑封体9的材质为环氧树脂，塑封体的厚度为700um，由塑封体9完成对芯片7的保护，如图5所示；
f、对基板1的下表面进行减薄，减薄至导电柱2的下端部和塑封体9的下端部露出，如图6所示；
g、在基板1的下表面做上一层介电层10并做出焊球11，介电层10的材质为氮化硅，介电层10的厚度为5um，得到封装整体，如图7所示；
h、将封装整体沿着切割槽8位置进行切割，得到单一的含TSV的Fan-out的封装结构芯片，封装方法结束，如图8所示。
实施例4
一种含TSV的Fan-out的封装结构的封装方法包括以下步骤：
a、取厚度为500um且材质为有机塑料的基板1，在基板1内做出材质为铜的导电柱2，在基板1的上表面做上一层键合胶3，键合胶3为UV环氧树脂，键合胶3的厚度为100nm，且上胶方式为常规的注塑方式，在键合胶3的上表面做出一层介质层4，介质层4的材质为酚醛树脂，介质层的厚度为10um，如图1所示；
b、在介质层4内做出布线5，在布线5的上端部做出凸点6，如图2所示；
c、在凸点6上倒装焊上芯片7，得到封装半成品，如图3所示；
d、在封装半成品的上表面开出切割槽8，切割槽8的槽底位于基板1内，如图4所示；
e、在封装半成品的上表面使用邻甲酚甲醛型为基础树脂的塑封料进行塑封成型，得到塑封体9，塑封体9的材质为环氧树脂，塑封体的厚度为1000um，由塑封体9完成对芯片7的保护，如图5所示；
f、对基板1的下表面进行减薄，减薄至导电柱2的下端部和塑封体9的下端部露出，如图6所示；
g、在基板1的下表面做上一层介电层10并做出焊球11，介电层10的材质为酚醛树脂，介电层的厚度为10um，得到封装整体，如图7所示；
h、将封装整体沿着切割槽8位置进行切割，得到单一的含TSV的Fan-out的封装结构芯片，封装方法结束，如图8所示。
本发明中，所述基板1可以是裸硅晶圆、有机玻璃薄片、无机玻璃薄片、树脂薄片、半导体材料薄片、氧化物晶体薄片、陶瓷薄片、金属薄片、有机塑料薄片、无机氧化物薄片或者陶瓷材料薄片等；可以是透明的也可以是不透明的，可以是一层单一物质组成的薄片，也可以是多层同一物质或不同物质组成的薄片；且所述基板1的厚度为50um~500um。
所述键合胶3为热敏环氧树脂或者UV环氧树脂，且上胶方式为涂布、喷涂、贴膜或者注塑，且该胶固化后可以通过激光或者红外线加热进行去粘性操作，且所述键合胶2的厚度为10nm~100um。
所述介质层4为氧化硅、氮化硅、氮氧化硅、有机硅胶、酸性玻璃胶或者酚醛树脂，；所述介质层4的厚度为100nm~10um。
所述塑封体9的材质为为邻甲酚甲醛型或脂环族改性环氧树脂为基础树脂的塑封料，塑封体9的厚度为10um~1000um。
所述介电层10的材质为氧化硅、氮化硅、氮氧化硅、有机硅胶、酸性玻璃胶或者酚醛树脂，，且介电层10的厚度为1nm~10um。
在步骤c中，该芯片6可以是相同的也可以是不同的；对焊好芯片的晶圆进行晶圆级电性测试，焊好芯片的晶圆四围有可以测试电性的PAD或锡球露出来，可以用来连接电源判断焊接质量，并对焊接好的芯片结构进行功能性测试，判断是否合格；如果判断焊接失效，则应重工倒装焊工艺，或者进行其他补救措施。
为了保证塑封面的平整性，还可以对于固化后的塑封体8的上表面进行研磨工艺，或者沉积其他流动性较好的材料，使其表面平整。
本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种含TSV的Fan-out的封装结构，其特征是：在介电层（10）的上表面设有基板（1），在基板（1）的上表面设有键合胶（3），在键合胶（3）的上表面设有介质层（4），在介质层（4）的上表面设有塑封体（9）；在键合胶（3）、基板（1）与介电层（10）内设有导电柱（2），在导电柱（2）的下端部连接有焊球（11），在介质层（4）内设有布线（5），在布线（5）的上端部设有凸点（6），所述导电柱（2）的上端部与布线（5）的下端部相连，在塑封体（9）设有倒装的芯片（7），芯片（7）与凸点（6）相连。
2.一种含TSV的Fan-out的封装结构的封装方法，其特征是该方法包括以下步骤：
a、取基板（1），在基板（1）内做出导电柱（2），在基板（1）的上表面做上一层键合胶（3），在键合胶（3）的上表面做出一层介质层（4）；
b、在介质层（4）内做出布线（5），在布线（5）的上端部做出凸点（6）；
c、在凸点（6）上倒装焊上芯片（7），得到封装半成品；
d、在封装半成品的上表面开出切割槽（8），切割槽（8）的槽底位于基板（1）内；
e、在封装半成品的上表面使用塑封胶进行塑封成型，得到塑封体（9），由塑封体（9）完成对芯片（7）的保护；
f、对基板（1）的下表面进行减薄，减薄至导电柱（2）的下端部和塑封体（9）的下端部露出；
g、在基板（1）的下表面做上一层介电层（10）并做出焊球（11），得到封装整体；
h、将封装整体沿着切割槽（8）位置进行切割，得到单一的含TSV的Fan-out的封装结构芯片，封装方法结束。
3.根据权利要求2所述的一种含TSV的Fan-out的封装结构的封装方法，其特征是：所述基板（1）是裸硅晶圆、有机玻璃、无机玻璃薄片、树脂薄片、半导体材料薄片、氧化物晶体薄片、陶瓷薄片、金属薄片、有机塑料薄片、无机氧化物薄片或者陶瓷材料薄片，基板（1）的厚度为50um~500um。
4.根据权利要求2所述的一种含TSV的Fan-out的封装结构的封装方法，其特征是：所述键合胶（3）为热敏环氧树脂或者UV环氧树脂，且上胶方式为涂布、喷涂、贴膜或者注塑，键合胶（3）的厚度为10nm~100um。
5.根据权利要求2所述的一种含TSV的Fan-out的封装结构的封装方法，其特征是：所述介质层（4）为氧化硅、氮化硅、氮氧化硅、有机硅胶、酸性玻璃胶或者酚醛树脂，所述介质层（4）的厚度为50nm~10um。
6.根据权利要求2所述的一种含TSV的Fan-out的封装结构的封装方法，其特征是：所述塑封体（9）的材质为邻甲酚甲醛型或脂环族改性环氧树脂为基础树脂的塑封料，塑封体（9）的厚度为10um~1000um。
7.根据权利要求2所述的一种含TSV的Fan-out的封装结构的封装方法，其特征是：所述介电层（10）的材质为氧化硅、氮化硅、氮氧化硅、有机硅胶、酸性玻璃胶或者酚醛树脂，且介电层（10）的厚度为1nm~10um。
CN201510412124.5A 2015-07-14 2015-07-14 一种含TSV的Fan-out的封装结构及其封装方法 Pending CN105140197A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510412124.5A CN105140197A (zh) 2015-07-14 2015-07-14 一种含TSV的Fan-out的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510412124.5A CN105140197A (zh) 2015-07-14 2015-07-14 一种含TSV的Fan-out的封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN105140197A true CN105140197A (zh) 2015-12-09

Family

ID=54725495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510412124.5A Pending CN105140197A (zh) 2015-07-14 2015-07-14 一种含TSV的Fan-out的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN105140197A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129037A (zh) * 2016-08-10 2016-11-16 武汉寻泉科技有限公司 多项目晶片快速封装板及其制作方法、封装方法
CN107611045A (zh) * 2017-09-29 2018-01-19 中芯长电半导体（江阴）有限公司 一种三维芯片封装结构及其封装方法
CN107706136A (zh) * 2017-10-16 2018-02-16 上海御渡半导体科技有限公司 一种半导体芯片的封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102686018A (zh) * 2011-03-17 2012-09-19 精工爱普生株式会社 基板、红外线传感器以及贯通电极形成方法
CN102931094A (zh) * 2011-08-09 2013-02-13 万国半导体股份有限公司 具有增大焊接接触面的晶圆级封装结构及制备方法
US20130120018A1 (en) * 2011-11-16 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Test Structure and Method of Testing Electrical Characteristics of Through Vias
US20130309813A1 (en) * 2010-06-25 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D Interposer Structure
CN104377171A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有中介层的封装件及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130309813A1 (en) * 2010-06-25 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D Interposer Structure
CN102686018A (zh) * 2011-03-17 2012-09-19 精工爱普生株式会社 基板、红外线传感器以及贯通电极形成方法
CN102931094A (zh) * 2011-08-09 2013-02-13 万国半导体股份有限公司 具有增大焊接接触面的晶圆级封装结构及制备方法
US20130120018A1 (en) * 2011-11-16 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Test Structure and Method of Testing Electrical Characteristics of Through Vias
CN104377171A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有中介层的封装件及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129037A (zh) * 2016-08-10 2016-11-16 武汉寻泉科技有限公司 多项目晶片快速封装板及其制作方法、封装方法
CN107611045A (zh) * 2017-09-29 2018-01-19 中芯长电半导体（江阴）有限公司 一种三维芯片封装结构及其封装方法
CN107706136A (zh) * 2017-10-16 2018-02-16 上海御渡半导体科技有限公司 一种半导体芯片的封装方法

Similar Documents

Publication Publication Date Title
CN105140211A (zh) 一种fan-out的封装结构及其封装方法
US8729714B1 (en) Flip-chip wafer level package and methods thereof
CN105390455B (zh) 用于晶圆级封装件的互连结构及其形成方法
CN102903691B (zh) 半导体器件、封装方法和结构
CN107910305B (zh) 一种圆片级背金芯片的封装结构及其封装方法
CN104377171A (zh) 具有中介层的封装件及其形成方法
TW201642406A (zh) 半導體封裝組件及其形成方法
CN105140197A (zh) 一种含TSV的Fan-out的封装结构及其封装方法
CN102157401A (zh) 高密度***级芯片封装方法
CN104992908A (zh) 一种晶圆级封装中超薄封盖的制作方法
CN110504174A (zh) 封装结构的形成方法
CN110534441A (zh) 封装结构及其形成方法
CN102176452B (zh) 高密度***级芯片封装结构
CN110544639B (zh) 集成电路晶粒贴装方法及半导体器件
CN110534440A (zh) 封装结构及其形成方法
CN110534483A (zh) 封装结构
WO2023005307A1 (zh) Mcm封装结构及其制作方法
CN102298724A (zh) 一种ic卡电子元件的胶合式整装工艺
CN102122624A (zh) 晶圆封装方法
US20210167053A1 (en) Semiconductor package device and method of manufacturing the same
CN108630626A (zh) 无基板封装结构
CN110517959A (zh) 封装结构的形成方法
CN107086262A (zh) 紫外光发光二极管封装方法
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN204441273U (zh) 半导体器件以及半导体封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151209

RJ01 Rejection of invention patent application after publication