CN105097728A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN105097728A
CN105097728A CN201510373971.5A CN201510373971A CN105097728A CN 105097728 A CN105097728 A CN 105097728A CN 201510373971 A CN201510373971 A CN 201510373971A CN 105097728 A CN105097728 A CN 105097728A
Authority
CN
China
Prior art keywords
connecting key
chip
plastic packaging
layer
conductor wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510373971.5A
Other languages
English (en)
Other versions
CN105097728B (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201510373971.5A priority Critical patent/CN105097728B/zh
Publication of CN105097728A publication Critical patent/CN105097728A/zh
Application granted granted Critical
Publication of CN105097728B publication Critical patent/CN105097728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封装结构，包括：塑封层，塑封层具有相对的第五表面和第六表面；位于塑封层内的芯片，芯片具有相对的第一表面和第二表面，芯片的第二表面包括功能区，芯片的第一表面与塑封层的第五表面齐平；贯穿塑封层的连接键，连接键位于芯片周围，连接键包括导电线，连接键包括第一端和第二端，连接键的第一端和第二端暴露出导电线，连接键的第一端与塑封层的第五表面齐平，连接键的第二端高于或齐平于塑封层的第六表面；位于塑封层第六表面的再布线层，再布线层与连接键的第二端以及芯片的功能区电连接；位于再布线层表面的第一焊球。所述封装结构简单、制造成本降低、尺寸精确且缩小。

Description

封装结构
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种封装结构。
背景技术
在现有技术中，芯片与外部电路的连接是通过金属引线键合(WireBonding)的方式实现，即引线键合技术。随着芯片的特征尺寸缩小和集成电路的集成度提高，引线键合技术已不再适用技术的发展需求。
为了提高芯片封装的集成度，叠层芯片封装(stackeddiepackage)技术逐渐成为技术发展的主流。叠层芯片封装技术，又称三维封装技术，具体是在同一个封装体内堆叠至少两个芯片的封装技术。叠层芯片封装技术能够实现半导体器件的大容量、多功能、小尺寸、低成本等技术需求，因此叠层芯片技术近年来得到了蓬勃发展。
以使用堆叠封装技术的存储器为例，相较于没有使用堆叠技术的存储器，采用堆叠封装技术的存储器能够拥有两倍以上的存储容量。此外，使用堆叠封装技术更可以有效地利用芯片的面积，多应用于大存储空间的U盘、SD卡等方面。
堆叠芯片封装技术能够通过多种技术手段来实现，例如打线工艺、硅通孔(throughsiliconvia，简称TSV)技术、或者塑封通孔(throughmoldingvia，简称TMV)技术。
然而，上述技术手段依旧面临各种工艺限制以及成本限制，而且，面临着进一步减薄封装结构厚度尺寸的问题。
发明内容
本发明解决的问题是提供一种封装结构，所述封装结构简单、制造成本降低、尺寸精确且缩小。
为解决上述问题，本发明还提供一种封装结构，包括：塑封层，所述塑封层具有相对的第五表面和第六表面；位于所述塑封层内的芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与所述塑封层的第五表面齐平；贯穿所述塑封层的连接键，所述连接键位于所述芯片周围，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端与塑封层的第五表面齐平，所述连接键的第二端高于或齐平于所述塑封层的第六表面；位于所述塑封层第六表面的再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；位于所述再布线层表面的第一焊球。
可选的，所述连接键还包括位于所述导电线侧壁表面的保护层，所述保护层暴露出所述连接键第一端和第二端的导电线。
可选的，所述保护层的材料为绝缘材料。
可选的，所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
可选的，所述连接键的第一端尺寸大于所述连接键的第二端尺寸。
可选的，所述连接键的第一端尺寸与第二端尺寸相同。
可选的，所述连接键第一端到第二端的距离为40微米～400微米。
可选的，所述连接键第一端的导电线尺寸与第二端的导电线尺寸相同。
可选的，所述导电线的材料为铜、钨、铝、金或银。
可选的，还包括：载体，所述芯片的第一表面、所述塑封层的第五表面、以及所述连接键的第一端固定于所述载体表面。
可选的，所述芯片的第一表面通过粘结层固定于所述载体表面；所述连接键的第一端通过粘结层固定于所述载体表面。
可选的，所述芯片的功能区表面暴露出焊盘；所述焊盘表面具有凸块，所述凸块的顶部表面突出于所述芯片的第二表面；所述塑封层暴露出所述凸块的顶部表面，所述凸块的顶部表面即所述芯片的功能区表面。
可选的，还包括：位于所述塑封层第六表面的第一绝缘层，所述第一绝缘层内具有分别暴露出所述连接键第二端的导电线、以及芯片功能区表面的若干第一通孔；所述再布线层位于所述第一通孔内以及部分第一绝缘层表面。
可选的，还包括：位于所述再布线层表面的第二绝缘层，所述第二绝缘层内具有暴露出部分再布线层的第二通孔；所述第一焊球位于所述第二通孔内。
可选的，还包括：位于所述连接键第一端的导电线表面的第二焊球。
可选的，还包括：封装体，所述封装体具有第三表面，所述封装体的第三表面暴露出导电结构；所述芯片的第一表面和塑封层表面与所述封装体的第三表面相对设置，所述导电结构通过所述第二焊球与所述连接键相互连接。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的封装结构中，在芯片周围的载体表面直接固定连接键，所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线，而所述连接键贯穿所述塑封层，即所述导电线能够自所述塑封层的第五表面贯穿至第六表面，以此实现芯片第一表面至第二表面的电连接。而且，所述连接键和芯片直接固定于所述塑封层内，使所述连接键相对于所述芯片的位置更为精确且易于调控，不仅有利于保证封装结构的尺寸精确，而且有利于避免在布线层相对于所述连接键或芯片之间发生位置偏移。因此，所述封装结构的结构简单、制造成本降低，而且所述封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。
进一步，所述连接键还包括位于所述导电线侧壁表面的保护层。所述保护层不仅能够保护所述导电线，还能够使得连接键的横截面尺寸增大，使得所述连接键更易于对准，有利于保证所述连接键相对于芯片的位置精确。
进一步，所述连接键的第一端尺寸大于所述连接键的第二端尺寸。由于所述连接键的第二端固定于载体表面，而所述连接键的第一端尺寸较大，有利于使所述连接键在载体表面的固定更为稳定，能够保证连接键与芯片之间的相对位置精确。
附图说明
图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图；
图2是在封装结构中引入塑封通孔结构以实现芯片间导通的剖面结构示意图；
图3至图16是本发明一实施例的封装结构的形成过程的剖面结构示意图；
图17至图20是本发明另一实施例的封装结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的堆叠芯片封装技术面临工艺限制和成本限制，对于技术的推广应用造成了限制，而且，堆叠芯片封装技术还面临在进一步减薄封装结构厚度尺寸的问题，以期进一步提高芯片的集成度、减小尺寸。
堆叠芯片封装技术能够通过硅通孔(throughsiliconvia，简称TSV)技术或塑封通孔(throughmoldingvia，简称TMV)技术来实现。然而，无论是硅通孔技术还是塑封通孔技术，均具有一定缺陷。
请参考图1，图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图，包括：载体100；固定于载体100表面的芯片101，所述芯片101包括相对的非功能面102以及功能面103，所述芯片101的非功能面102与载体100表面相接触，所述芯片101的功能面103表面具有焊盘104；贯穿所述芯片101的导电插塞105，所述导电插塞105的一端与所述焊盘104电连接；位于所述载体100表面的塑封层106，所述塑封层106包围所述芯片101，且所述塑封层106暴露出所述焊盘104；位于所述塑封层106表面的再布线层107，所述再布线层107与所述焊盘104电连接；位于所述再布线层107表面的焊球108。
其中，所述导电插塞105通常在切割形成独立的芯片101之前形成；所述导电插塞105的形成步骤包括：提供衬底，所述衬底具有功能面，且所述衬底包括若干芯片区；采用刻蚀工艺在所述衬底的芯片区内自所述功能面形成通孔；在所述通孔的侧壁和底部表面形成绝缘层(未标示)；在所述通孔内的绝缘层表面形成导电插塞105；自所述衬底与功能面相对表面进行抛光，直至暴露出所述导电插塞105的一端位置；在所述抛光工艺之后，切割所述衬底，使若干芯片区形成独立的芯片101。
然而，在形成所述导电插塞105的过程中，需要在衬底内形成通孔，且所述通孔的深度为所形成的芯片101厚度，因此所述通孔的深度较深，所述通孔的深宽比较高，因此，对形成所述通孔的刻蚀工艺要求较高，所述刻蚀工艺的难度较大。而且，后续需要在所述通孔内填充导电材料以形成导电插塞105，而所述通孔的深宽比较高，所述导电材料的填充难度较大，对于形成导电插塞105的工艺要求较高。此外，实现上述高深宽比的刻蚀工艺和高深宽比通孔填充的工艺成本较高。综上，由于硅通孔结构的工艺难度较高，工艺较为复杂，且工艺成本较高，对于硅通孔技术应用于堆叠芯片封装造成了限制。
为了降低工艺难度，又提出了一种塑封通孔技术。请参考图2，图2是在封装结构中引入塑封通孔结构以实现芯片间导通的剖面结构示意图，包括：载体110；固定于载体110表面的芯片111，所述芯片111包括相对的非功能面112以及功能面113，所述芯片111的非功能面112与载体110表面相接触，所述芯片111的功能面113表面具有焊盘114；位于所述载体110表面的塑封层115，所述塑封层115包围所述芯片111，且所述塑封层115暴露出所述焊盘114；贯穿所述塑封层115的导电插塞116；位于所述塑封层115表面的再布线层117，所述再布线层117与所述焊盘114和导电插塞116电连接；位于所述再布线层117表面的焊球118。
其中，所述导电插塞116的形成步骤包括：采用刻蚀工艺在所述塑封层115内形成贯穿至载体110表面的通孔；在所述通孔内形成导电插塞116。
然而，由于所述塑封层115的厚度即所述芯片111的厚度，而所述通孔贯穿所述塑封层115，因此所述通孔的深度较深，所述通孔的深宽比较高；对形成所述通孔的刻蚀工艺具有较高的精度要求，所述刻蚀工艺的难度较大。其次，由于后续需要在所述通孔内填充导电材料以形成导电插塞116，而所述通孔的深宽比较高，导致填充所述导电材料的难度较大。而且，由于所述导电插塞116形成于所述芯片111周围，因此，需要精确定为所述导电插塞116相对于芯片的位置，因此，对于形成所述通孔时的定位精度要求较高。综上，即使采用塑封通孔技术来实现堆叠芯片封装，依旧面临着工艺复杂、工艺难度较高、以及成本较高的问题。
为了解决上述问题，本发明提供一种封装结构，包括：塑封层，所述塑封层具有相对的第五表面和第六表面；位于所述塑封层内的芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与所述塑封层的第五表面齐平；贯穿所述塑封层的连接键，所述连接键位于所述芯片周围，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端与塑封层的第五表面齐平，所述连接键的第二端高于或齐平于所述塑封层的第六表面；位于所述塑封层第六表面的再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；位于所述再布线层表面的第一焊球。
其中，在芯片周围的载体表面直接固定连接键，所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线，而所述连接键贯穿所述塑封层，即所述导电线能够自所述塑封层的第五表面贯穿至第六表面，以此实现芯片第一表面至第二表面的电连接。而且，所述连接键和芯片直接固定于所述塑封层内，使所述连接键相对于所述芯片的位置更为精确且易于调控，不仅有利于保证封装结构的尺寸精确，而且有利于避免在布线层相对于所述连接键或芯片之间发生位置偏移。因此，所述封装结构的结构简单、制造成本降低，而且所述封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图16是本发明一实施例的封装结构的形成过程的剖面结构示意图。
请参考图3，提供载体200。
所述载体200为后续工艺提供工作平台，用于承载芯片和后续形成的塑封层。
在本实施例中，所述载体200为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。所述硬性基板具有较高的硬度，不易发生形变，在后续工艺中足以支撑芯片和塑封层。
在其它实施例中，所述载体还能够为软性基板。
请参考图4，在所述载体200表面固定芯片201，所述芯片201具有相对的第一表面210和第二表面220，所述芯片201的第二表面220包括功能区(未示出)，所述芯片201的第一表面210与载体200表面相互固定。
所述芯片201的第一表面210通过粘结层(未示出)固定于所述载体200表面。所述粘结层的材料为UV胶，所述UV胶经紫外线照射后粘性降低，以便后续将载体200从封装结构中剥离。
在一实施例中，在所述芯片201的第一表面210粘附粘结层，再将所述粘结层粘附于载体200表面，以实现芯片201与载体200之间的粘结。而所述芯片201的第一表面210不具有功能区，即所述芯片201的第一表面210不具有电连接结构，将芯片201第一表面210固定于载体200表面之后，能够暴露出芯片201的第二表面220的功能区。
在另一实施例中，还能够在所述载体200的表面需要固定芯片201的对应位置形成粘结层，或者在载体200表面全局形成粘结层，再将所述芯片201的第一表面210粘附于所述粘结层表面，使芯片201固定于载体200表面。
在本实施例中，所述载体200表面全局覆盖所述粘结层。
所述芯片201能够为传感器芯片、逻辑电路芯片、存储芯片等。所述芯片201第二表面220的功能区内能够具有晶体管、无源器件(例如电阻、电容和电感等)、存储器件、传感器、电互连结构中的一者或多者。
所述芯片201的形成步骤包括：提供衬底，所述衬底具有若干芯片区，所述衬底包括相对的第一表面和第二表面，所述衬底第二表面的芯片区内具有功能区；对所述衬底进行切割，使若干芯片区相互分离，形成独立的芯片201。
在本实施例中，所述芯片201的功能区表面暴露出焊盘；所述焊盘表面具有凸块221，所述凸块221的顶部表面突出于所述芯片201的第二表面220，所述凸块221的顶部表面即所述芯片201的功能区表面。所述凸块213的材料包括铜、金或锡，所述凸块213具有预设厚度。所述凸块221能够与功能区内的电路或器件实现电连接。所述凸块221用于与后续设置的连接键电连接，从而实现芯片201的功能区与其它芯片或外部电路之间的电连接。在本实施例中，所述芯片201的功能区表面即所述凸块221的顶部表面。在其它实施例中，所述功能区还能够为传感器区域，所述传感器区域内具有传感器，所述传感器用于获取外部环境中的信息。
请参考图5，在所述芯片201周围的载体200表面固定连接键203，所述连接键203包括导电线230，所述连接键230包括第一端231和第二端232，所述连接键203的第一端231和第二端232暴露出所述导电线230，所述连接键203的第一端231与所述载体200表面相互固定，所述连接键203的第二端232高于或齐平于所述芯片201的功能区表面。
所述连接键203的第一端231通过粘结层固定于所述载体200表面。所述粘结层的材料为UV胶，所述UV胶经紫外线照射后粘性降低，以便后续将载体200从封装结构中剥离。
在一实施例中，在所述连接键203的第一端231表面粘附粘结层，再将所述粘结层粘附于载体200表面，以实现连接键203与载体200之间的粘结。
在另一实施例中，还能够在所述载体200的表面需要固定连接键203的对应位置形成粘结层，或者在载体200表面全局覆盖粘结层，再将所述连接键203的第一表面210粘附于所述粘结层表面，使连接键203固定于载体200表面。
在本实施例中，所述芯片201的功能区表面即所述凸块221的顶部表面，而在载体200表面固定连接键203的第一端231之后，连接键203的第二端232表面高于或齐平于所述芯片201的功能区表面，即所述连接键203的第二端232表面高于或齐平于所述凸块221的顶部表面。
在一个芯片201周围的载体200表面，固定一个或若干个连接键203。当一个芯片201周围的连接键203数量大于1时，所述连接键203的数量能够与芯片201表面的凸块221数量一致，而所述连接键203的位置与所述芯片201表面的凸块221位置相对应。
所述连接键203的第一端231和第二端232暴露出导电线230，在将所述连接键203的第一端231与所述载体200表面相互固定之后，即所述连接键203第一端231暴露出的导电线230与所述载体200表面相互固定，而所述第二端232暴露出的导电线230表面高于或齐平于所述凸块221的顶部表面。后续在塑封层表面形成再布线层之后，所述再布线层能够实现所述第二端232暴露出的导电线230与凸块221之间的电连接，从而使凸块221到载体200表面能够实现电连接。
由于所述连接键203直接固定于载体200表面，避免了在后续形成塑封层之后，再进行打线工艺或形成塑封通孔结构的步骤，能够简化工艺步骤，而且降低了工艺难度，从而能够降低成本。而且，所述连接键203直接固定于载体200表面，使得所述连接键203相对于芯片201的位置更为精确，避免了在形成塑封通孔结构的过程中，刻蚀通孔时所产生的误差问题。此外，所述连接键203的第二端232高于或齐平于所述凸块221的顶部表面，则后续形成的塑封层的表面能够齐平于所述焊盘表面；相较于打线工艺中，塑封层表面需要高于芯片表面的问题，本实施例后续形成的塑封层厚度较薄，有利于减薄所形成的封装结构的厚度尺寸。
在本实施例中，所述连接键203第一端231到第二端232的距离为40微米～400微米；所述连接键203第一端231到第二端232的距离大于或等于所述芯片201的厚度，所述芯片201的厚度为所述凸块221顶部表面至芯片201的第一表面210的距离。由此能够保证在后续形成塑封层之后，所述塑封层表面能够与凸块221顶部表面齐平，同时所述塑封层能够暴露出连接键203的第二端232。
所述导电线230的材料为导电材料，所述导电线230用于实现芯片201自第一表面210至第二表面220的导通；所述导电材料包括为铜、钨、铝、金或银。
在本实施例中，所述连接键203还包括位于所述导电线230侧壁表面的保护层233，所述保护层233暴露出所述连接键203第一端231和第二端232的导电线230。
在另一实施例中，所述连接键还能够不包括所述保护层，而仅具有所述导电线。
所述保护层233的材料为绝缘材料。所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
所述保护层233不仅能够在将连接键203固定于载体200表面时，用于保护所述导电线230的表面免受损伤，而且能够增加所述连接键203的截面尺寸，从而在将连接键203固定与载体200表面时更易对准，从而使固定于载体200表面的连接键203相对于芯片201的位置更为精确。
在本实施例中，所述连接键203的第一端231尺寸与第二端232尺寸相同。所述连接键203第一端231的导电线230尺寸与第二端232的导电线230尺寸相同。其中，所述导电线230直径为30微米～150微米，所述保护层233的厚度为10纳米～10微米；当所述导电线230的材料为铜时，所述导电线230的最小直径为30微米；当所述导电线230的材料为铝时，所述导电线230的最小直径为100微米。
在本实施例中，所述导电线230为圆柱形，即所述导电线230的截面为圆形，所述连接键203的第一端231和第二端232分别暴露出所述圆柱形的导电线230两端；所述连接键203第一端231和第二端232的导电线230尺寸即所述圆柱形导电线230的直径。
在本实施例中，所述圆柱形的导电线230自连接键203第一端231至第二端232直径相同。
在本实施例中，所述导电线230侧壁表面还覆盖有保护层233，且所述保护层233的厚度均一，从而在所述导电线230表面包覆保护层233之后，所述连接键203自第一端231至第二端232的尺寸依旧相同。
在其它实施例中，所述连接键的第二端的尺寸还能够小于所述第一端的尺寸。
以下将结合附图对所述连接键的形成步骤进行说明。
请参考图6，提供初始导电线300，所述初始导电线300具有第三端301和第四端302。
所述初始导电线300用于切割形成导电线230(如图5所示)。所述初始导电线300的材料为导电材料；所述导电材料包括为铜、钨、铝、金或银。
在本实施例中，所述初始导电线300为圆柱形，即所述初始导电线300的截面为圆形；且所述初始导电线300自第三端301至第四端302的尺寸相同，即所述圆柱形的导电线300自第三端301至第四端302的直径相同。
请参考图7，在所述初始导电线300的侧壁表面形成初始保护层303，形成初始连接键310，所述初始保护层303暴露出所述初始导电线300的第三端301和第四端302。
所述初始保护层303的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、喷涂工艺或注塑工艺。
所述初始保护层303的材料为绝缘材料；所述绝缘材料为有机绝缘材料或无机绝缘材料。
在一实施例中，所述初始保护层303的材料为有机绝缘材料时，所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述初始保护层303的形成工艺能够为喷涂工艺或注塑工艺。
在另一实施例中，所述初始保护层303的材料为无机绝缘材料，所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种；所述初始保护层303的形成工艺能够化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺；而形成所述初始保护层303的工艺需要具有良好的覆盖能力以及均匀性，使所形成的初始保护层303能够均匀地覆盖于所述初始导电线300的表面。
请参考图8，沿垂直于所述初始导电线300(如图7所示)侧壁的方向切割所述初始保护层303(如图7所示)和初始导电线300(如图7所示)，形成若干段导电线230、以及位于导电线230侧壁表面的保护层233。
在本实施例中，所述初始导电线300的侧壁表面为围绕所述轴线A(如图7所示)的表面，所述轴线A为所述初始导电线300中经过第三端301和第四端302的中心轴；沿垂直于所述初始导电线300侧壁的方向切割即沿垂直于轴线A的方向切割所述初始保护层303和初始导电线300。
所述切割工艺能够为激光切割工艺。经过切割工艺之后，所述初始保护层303和初始导电线300形成若干分立的连接键203。
请参考图9，在所述载体200表面形成塑封层204，所述塑封层204包围所述芯片201和连接键203，所述塑封层204的表面暴露出所述连接键203的第二端232和芯片201的功能区表面。
在本实施例中，所述塑封层204的表面与所述芯片201第二表面220的凸块221顶部表面齐平，即所述塑封层204暴露出所述凸块221的顶部表面。由于所述连接键203的第二端232高于或齐平于所述凸块221的顶部表面，从而能够使所述塑封层204暴露出所述连接键203的第二端232。后续能够通过形成再布线层实现连接键203与凸块221之间的电连接。
而且，由于所述塑封层204的表面与凸块221的顶部表面齐平，所述塑封层204的厚度与芯片201的厚度相同，所述塑封层204的厚度较薄，能够使所形成的封装结构的厚度尺寸较小。
在本实施例中，所述塑封层204的形成步骤包括：在所述载体200表面形成覆盖所述芯片201以及芯片201上的凸块221的初始塑封层；对所述初始塑封层进行抛光，直至暴露出所述凸块221的顶部表面为止，形成所述塑封层204。
所述塑封层204能够为感光干膜、非感光干膜或者塑封材料膜。
在一实施例中，所述塑封层204为感光干膜，所述初始塑封层的形成工艺为真空贴膜工艺。
在另一实施中，所述塑封层204的材料为塑封材料，所述塑封材料包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的聚合物材料。
所述初始塑封层的形成工艺包括注塑工艺(injectionmolding)、转塑工艺(transfermolding)或丝网印刷工艺。所述注塑工艺包括：提供模具；在所述模具中填充塑封材料，使所述塑封材料包覆所述芯片201和连接键203；对所述塑封材料进行升温固化，形成塑封层204。
在其他实施例中，所述塑封层204的材料也可以为其他绝缘材料。
后续在所述塑封层204表面形成与所述连接键203第二端232以及凸块221电连接的再布线层。在一实施例中，所述再布线层能够直接形成于所述塑封层204表面。在本实施例中，能够在所述塑封层204表面形成第一绝缘层之后，再于第一绝缘层表面形成再布线层；以下将结合附图进行说明。
请参考图10，在所述塑封层204表面形成第一绝缘层205，所述第一绝缘层205内具有分别暴露出所述连接键203第二端232的导电线230、以及芯片201功能区表面的若干第一通孔206。
所述第一绝缘层205用于保护所述塑封层204表面；所述第一绝缘层205内的第一通孔206用于使后续形成的再布线层能够与导电线230以及凸块221电连接。
所述第一绝缘层205的形成步骤包括：在所述塑封层204、连接键203和凸块221表面形成第一绝缘膜；对所述第一绝缘膜进行图形化，形成第一绝缘层205，且所述第一绝缘层205内具有第一通孔206。
在一实施例中，所述第一绝缘层205的材料为聚合物材料或无机绝缘材料；所述聚合物材料能够为绝缘树脂；所述无机绝缘材料能够为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
对所述第一绝缘膜进行图形化的工艺包括：采用涂布工艺和曝光显影工艺在第一绝缘膜表面形成图形化的光刻胶层；以所述光刻胶层刻蚀所述第一绝缘膜。
刻蚀所述第一绝缘膜的工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的刻蚀气体包括CH4、CHF3、CH3F中的一种或多种，偏置功率大于100瓦，偏置电压大于10伏。
在另一实施例中，第一绝缘层205的材料为光刻胶，所述第一通孔206采用光刻工艺形成。
请参考图11，在所述第一通孔206(如图10所示)内以及部分第一绝缘层205表面形成所述再布线层207，所述再布线层207与所述连接键203的第二端232以及凸块221电连接。
所述的再布线层207的形成步骤包括：在所述第一通孔206内以及第一绝缘层205表面形成导电膜，所述导电膜填充满所述第一通孔206；平坦化所述导电膜；在平坦化工艺之后，在所述导电膜表面形成图形化层，所述图形化层覆盖部分导电膜；以所述图形化层为掩膜，刻蚀所述导电膜，直至暴露出第一绝缘层205表面为止；在刻蚀所述导电膜之后，去除所述图形化层。
所述导电膜的材料包括铜、钨、铝、钛、钽、氮化钛、氮化钽、银中的一种或多种；刻蚀所述导电膜的工艺为各向异性的干法刻蚀工艺或者湿法工艺；所述图形化层能够为图形化的光刻胶层，还能够为图形化的硬掩膜，所述硬掩膜的材料为氧化硅、氮化硅、氮氧化硅中的一种或的多种；所述平坦化工艺能够为化学机械抛光工艺。
所述再布线层207能够为单层结构或多层结构，所述单层结构或多层结构的再布线层207用于实现特定的电路功能。在本实施例中，所述再布线层207为单层结构。在其它实施例中，所述再布线层能够为多层结构，且相邻两层布线层之间以绝缘层电隔离。
请参考图12，在所述再布线层207表面形成第二绝缘层208，所述第二绝缘层208内具有暴露出部分再布线层207的第二通孔280。
所述第二绝缘层208为阻焊层，所述第二绝缘层208用于保护层所述在布线层207，且所述第二绝缘层208内的第二通孔280用于定义后续形成的第一焊球的位置。
所述第二绝缘层208的形成步骤包括：在再布线层207和第一绝缘层205表面形成第二绝缘膜；对所述第二绝缘膜进行图形化，形成第二绝缘层208，且所述第二绝缘层208内具有所述第二通孔280。
在一实施例中，所述第二绝缘层208的材料为聚合物材料或无机绝缘材料；所述聚合物材料能够为绝缘树脂；所述无机绝缘材料能够为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
对所述第二绝缘膜进行图形化的工艺包括：采用涂布工艺和曝光显影工艺在第二绝缘膜表面形成图形化的光刻胶层；以所述光刻胶层刻蚀所述第一绝缘膜。
刻蚀所述第二绝缘膜的工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的刻蚀气体包括CH4、CHF3、CH3F中的一种或多种，偏置功率大于100瓦，偏置电压大于10伏。
在另一实施例中，第二绝缘层208的材料为光刻胶，所述第二通孔208采用光刻工艺形成。
请参考图13，在所述第二通孔280(如图12所示)内形成所述第一焊球281。
所述第一焊球281的材料包括锡。所述第一焊球281的形成步骤包括：在所述第二通孔280底部的再布线层207表面印刷锡膏，再进行高温回流，在表面张力作用下，形成第一焊球281。
在另一实施例中，还能够先在所述二通孔280底部的电再布线层207表面印刷助焊剂和焊球颗粒，再高温回流形成第一焊球281。在其它实施例中，还能够在所述再布线层207上电镀锡柱，再高温回流形成第一焊球281。
在一实施例中，在所述再布线层207与所述第一焊球281之间，还能够具有球下金属结构(UnderBallMetal，简称UBM)；所述球下金属结构能够包括单层金属层或多层重叠的金属层；所述单层金属层或多层金属层的材料包括铜、铝、镍、钴、钛、钽中的一种或多种组合。
请参考图14，在形成所述第一焊球281之后，去除所述载体200(如图13所示)，暴露出所述连接键203的第一端231。
在本实施例中，所述载体200表面全局覆盖粘结层，且所述粘结层的材料为UV胶，所述芯片201和连接键203通过所述粘结层与所述载体200固定，且所述塑封层204形成于所述粘结层表面。通过对所述粘结层进行紫外光照射，使粘结层的粘性降低；再将所述载体200自所述芯片201第一表面210、连接键203第一端231和塑封层204表面剥离，从而暴露出芯片201第一表面210和连接键203的第一端231。在剥离所述载体200之后，进行清洗工艺以去除残留的粘结层。
在其它实施例中，还能够通过刻蚀工艺或化学机械抛光工艺去除所述载体200。
请参考图15，在去除所述载体200(如图13所示)之后，在所述连接键203第一端231的导电线230表面形成第二焊球209。
形成所述第二焊球209之后，即实现所形成的封装结构的双面植球，所述封装结构的两侧表面均能够与其它封装体实现堆叠封装。
所述第二焊球209的材料包括锡。所述第二焊球209的形成步骤包括：在所述连接键203第一端231的导电线230表面印刷锡膏，再进行高温回流，在表面张力作用下，形成第二焊球209。
在另一实施例中，还能够先在所述连接键203第一端231的导电线230表面印刷助焊剂和焊球颗粒，再高温回流形成第二焊球209。在其它实施例中，还能够在所述连接键203第一端231的导电线230表面电镀锡柱，再高温回流形成第二焊球209。
在另一实施例中，请参考图16，在形成第二焊球209之后，还包括：提供封装体400，所述封装体400具有第三表面401，所述封装体400的第三表面401暴露出导电结构402；使所述芯片201的第一表面210和塑封层204表面与所述封装体400的第三表面401相对设置，并通过焊接工艺使所述第二焊球209与所述导电结构402相互连接。
所述封装体400内具有芯片或半导体器件，且所述芯片或半导体器件与所述导电结构402电连接。由于所述导电结构402通过第二焊球209和连接键203与芯片201电连接，从而能够实现封装体400内的芯片或半导体器件与所述芯片201电连接，以此形成堆叠芯片封装结构，并且所形成的是封装体堆叠结构(PackageOnPackage，简称POP)。
综上，本实施例的形成方法中，在形成塑封层之前，在芯片周围的载体表面直接固定连接键。其中，所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线；由于将所述连接键的第一端固定与载体表面后，所述连接键的第二端能够高于或齐平于所述芯片的功能面，因此，在所述载体表面形成暴露出芯片功能区的塑封层之后，所述连接键的第二端也能够高于或齐平于所述塑封层表面，从而，所述导电线能够自所述塑封层表面贯穿至载体表面，以便后续芯片第一表面至第二表面的电连接。由于所述连接键直接固定于载体表面，避免了在塑封层内进行处理的步骤，能够使封装结构的形成方法简化。而且，所述连接键直接固定于载体表面，能够使所述连接键相对于所述芯片的位置更为精确且易于调控，不仅有利于保证所形成的封装结构的尺寸精确，而且有利于后续形成的再布线层与所述连接键的第二端实现电连接。因此，所述封装结构的形成方法工艺步骤简化、工艺成本降低、工艺难度降低，而且所形成的封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。
相应的，本实施例还提供一种采用上述方法所形成的封装结构，请继续参考图15，包括：
塑封层204，所述塑封层204具有相对的第五表面和第六表面；
位于所述塑封层204内的芯片201，所述芯片201具有相对的第一表面210和第二表面220，所述芯片201的第二表面220包括功能区，所述芯片201的第一表面210与所述塑封层204的第五表面齐平；
贯穿所述塑封层204的连接键203，所述连接键203位于所述芯片201周围，所述连接键204包括导电线230，所述连接键230包括第一端231和第二端232，所述连接键203的第一端231和第二端232暴露出所述导电线230，所述连接键203的第一端231与塑封层204的第五表面齐平，所述连接键203的第二端232高于或齐平于所述塑封层204的第六表面；
位于所述塑封层204第六表面的再布线层207，所述再布线层207与所述连接键203的第二端232以及芯片201的功能区电连接；
位于所述再布线层207表面的第一焊球281。
以下将结合附图进行说明。
所述芯片201能够为传感器芯片、逻辑电路芯片、存储芯片等。所述芯片201第二表面220的功能区内能够具有晶体管、无源器件(例如电阻、电容和电感等)、存储器件、传感器、电互连结构中的一者或多者。
在本实施例中，所述芯片201的功能区表面暴露出焊盘；所述焊盘表面具有凸块221所述凸块221的顶部表面突出于所述芯片201的第二表面220。所述凸块221能够与功能区内的电路或器件实现电连接。所述凸块221用于与连接键203电连接，从而实现芯片201的功能区与其它芯片或外部电路之间的电连接。在本实施例中，所述芯片201的功能区表面即所述凸块221的顶部表面，所述塑封层204暴露出所述凸块221的顶部表面。在其它实施例中，所述功能区还能够为传感器区域，所述传感器区域内具有传感器，所述传感器用于获取外部环境中的信息。
在一个芯片201周围固定一个或若干个连接键203；当一个芯片201周围的连接键203数量大于1时，所述连接键203的数量能够与芯片201表面的凸块221数量一致，而所述连接键203的位置与所述芯片201表面的凸块221位置相对应。
在本实施例中，所述连接键203第一端231到第二端232的距离为40微米～400微米；所述连接键203第一端231到第二端232的距离大于或等于所述芯片201的厚度，所述芯片201的厚度为所述凸块221顶部表面至芯片201的第一表面210的距离。
所述导电线230的材料为导电材料，所述导电线230用于实现芯片201自第一表面210至第二表面220的导通；所述导电材料包括为铜、钨、铝、金或银。
在本实施例中，所述连接键203还包括位于所述导电线230侧壁表面的保护层233，所述保护层233暴露出所述连接键203第一端231和第二端232的导电线230。在另一实施例中，所述连接键还能够不包括所述保护层，而仅具有所述导电线。
所述保护层233的材料为绝缘材料。所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
所述保护层233不仅能够在将连接键203固定于载体200表面时，用于保护所述导电线230的表面免受损伤，而且能够增加所述连接键203的截面尺寸，从而使所述连接键203相对于芯片201的位置更为精确。
在本实施例中，所述连接键203的第一端231尺寸与第二端232尺寸相同。所述连接键203第一端231的导电线230尺寸与第二端232的导电线230尺寸相同。其中，所述导电线230直径为30微米～150微米，所述保护层233的厚度为10纳米～10微米；当所述导电线230的材料为铜时，所述导电线230的最小直径为30微米；当所述导电线230的材料为铝时，所述导电线230的最小直径为100微米。
在本实施例中，所述导电线230为圆柱形，即所述导电线230的截面为圆形，所述连接键203的第一端231和第二端232分别暴露出所述圆柱形的导电线230两端；所述连接键203第一端231和第二端232的导电线230尺寸即所述圆柱形导电线230的直径。在本实施例中，所述圆柱形的导电线230自连接键203第一端231至第二端232直径相同。
在本实施例中，所述导电线230侧壁表面还覆盖有保护层233，且所述保护层233的厚度均一，从而在所述导电线230表面包覆保护层233之后，所述连接键203自第一端231至第二端232的尺寸依旧相同。在其它实施例中，所述连接键的第二端的尺寸还能够小于所述第一端的尺寸。
在本实施例中，所述塑封层204的表面与所述芯片201第二表面220的凸块221顶部表面齐平，由于所述连接键203的第二端232高于或齐平于所述凸块221的顶部表面，从而能够使所述塑封层204暴露出所述连接键203的第二端232。而且，由于所述塑封层204的表面与凸块221的顶部表面齐平，所述塑封层204的厚度与芯片201的厚度相同，所述塑封层204的厚度较薄，能够使封装结构的厚度尺寸较小。
所述塑封层204能够为感光干膜、非感光干膜或者塑封材料膜。在一实施中，所述塑封层204的材料为塑封材料，所述塑封材料包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的聚合物材料。
本实施例的封装结构还包括：位于所述塑封层204第六表面的第一绝缘层205，所述第一绝缘层205内具有分别暴露出所述连接键203第二端232的导电线230、以及芯片201功能区表面的若干第一通孔；所述再布线层207位于所述第一通孔内以及部分第一绝缘层205表面。
所述第一绝缘层205用于保护所述塑封层204表面；所述第一绝缘层205内的第一通孔用于使再布线层207能够与导电线230以及凸块221电连接。在一实施例中，所述第一绝缘层205的材料为聚合物材料或无机绝缘材料；所述聚合物材料能够为绝缘树脂；所述无机绝缘材料能够为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。在另一实施例中，第一绝缘层205的材料为光刻胶。
所述再布线层207的材料包括铜、钨、铝、钛、钽、氮化钛、氮化钽、银中的一种或多种。所述再布线层207能够为单层结构或多层结构，所述单层结构或多层结构的再布线层207用于实现特定的电路功能。在本实施例中，所述再布线层207为单层结构。在其它实施例中，所述再布线层能够为多层结构，且相邻两层布线层之间以绝缘层电隔离。
本实施例的封装结构还包括：位于所述再布线层207表面的第二绝缘层208，所述第二绝缘层208内具有暴露出部分再布线层207的第二通孔；所述第一焊球281位于所述第二通孔内。
所述第二绝缘层208为阻焊层，所述第二绝缘层208用于保护层所述在布线层207，且所述第二绝缘层208内的第二通孔280用于定义所述第一焊球281的位置。在一实施例中，所述第二绝缘层208的材料为聚合物材料或无机绝缘材料；所述聚合物材料能够为绝缘树脂；所述无机绝缘材料能够为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。在另一实施例中，第二绝缘层208的材料为光刻胶。
本实施例的封装结构还包括：位于所述连接键203第一端231的导电线230表面的第二焊球209。所述第一焊球281的材料包括锡；所述第二焊球209的材料包括锡。
在一实施例中，在所述再布线层207与所述第一焊球281之间，还能够具有球下金属结构(UnderBallMetal，简称UBM)；所述球下金属结构能够包括单层金属层或多层重叠的金属层；所述单层金属层或多层金属层的材料包括铜、铝、镍、钴、钛、钽中的一种或多种组合。
在本实施例中，所述封装结构还能够包括载体200(如图13所示)，所述芯片201的第一表面210、所述塑封层204的第五表面、以及所述连接键203的第一端231固定于所述载体200表面。
在本实施例中，所述载体200为硬性基板，所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。所述硬性基板具有较高的硬度，不易发生形变，足以支撑芯片和塑封层。在其它实施例中，所述载体还能够为软性基板。
所述芯片201的第一表面210通过粘结层固定于所述载体200表面；所述连接键203的第一端通231过粘结层固定于所述载体200表面。所述粘结层的材料为UV胶，所述UV胶经紫外线照射后粘性降低，便于将载体200从封装结构中剥离。
在另一实施例中，请参考图16，所述封装结构还包括：封装体400，所述封装体400具有第三表面401，所述封装体400的第三表面401暴露出导电结构402；所述芯片201的第一表面210和塑封层204表面与所述封装体400的第三表面401相对设置，所述导电结构402通过所述第二焊球209与所述连接键203相互连接。
所述封装体400内具有芯片或半导体器件，且所述芯片或半导体器件与所述导电结构402电连接。由于所述导电结构402通过第二焊球209和连接键203与芯片201电连接，从而能够实现封装体400内的芯片或半导体器件与所述芯片201电连接，所述封装结构为堆叠芯片的封装结构，即封装体堆叠结构(PackageOnPackage，简称POP)。
综上，在本实施例的结构中，在芯片周围的载体表面直接固定连接键，所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线，而所述连接键贯穿所述塑封层，即所述导电线能够自所述塑封层的第五表面贯穿至第六表面，以此实现芯片第一表面至第二表面的电连接。而且，所述连接键和芯片直接固定于所述塑封层内，使所述连接键相对于所述芯片的位置更为精确且易于调控，不仅有利于保证封装结构的尺寸精确，而且有利于避免在布线层相对于所述连接键或芯片之间发生位置偏移。因此，所述封装结构的结构简单、制造成本降低，而且所述封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。
图17至图20是本发明另一实施例的封装结构的形成过程的剖面结构示意图。
请参考图17，提供载体500；在所述载体500表面固定芯片501，所述芯片501具有相对的第一表面510和第二表面520，所述芯片501的第二表面520包括功能区(未示出)，所述芯片501的第一表面510与载体500表面相互固定；在所述芯片501周围的载体500表面固定连接键503，所述连接键503包括导电线530，所述连接键530包括第一端531和第二端532，所述连接键503的第一端531和第二端532暴露出所述导电线530，所述连接键503的第一端531与所述载体500表面相互固定，所述连接键503的第二端532高于或齐平于所述芯片501的功能区表面。
所述载体500、所述芯片501、在载体500表面固定芯片501的工艺、以及在载体500表面固定连接键503的工艺与前述实施例的相关内容相同，在此不做赘述。
在本实施例中，所述连接键503还包括位于所述导电线530侧壁表面的保护层533，所述保护层533暴露出所述连接键503第一端531和第二端532的导电线530。
所述保护层533的材料为绝缘材料。所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
在本实施例中，所述连接键503的第一端531尺寸大于所述连接键503的第二端532尺寸。而且，所述连接键503的侧壁相对于连接键503的第一端531的表面倾斜，所述连接键503的侧壁表面与所述第一端531表面之间的锐角夹角为75°～89°。
在本实施例中，所述导电线530为圆柱形，即所述导电线530的截面为圆形，所述连接键503的第一端531和第二端532分别暴露出所述圆柱形的导电线530两端；所述连接键503第一端531和第二端532的导电线530尺寸即所述圆柱形导电线530的直径。
本实施例中，所述圆柱形的导电线530自连接键503第一端531至第二端532直径相同。
在本实施例中，所述导电线530侧壁表面还覆盖有保护层533，而位于连接键503第一端531的保护层533厚度大于位于第二端532的保护层533厚度，从而使所述连接键503的第一端531尺寸大于所述连接键503的第二端532尺寸。
由于所述连接键503的第一端531通过粘结层固定于载体500表面，当所述连接键531的第一端531尺寸大于第二端532尺寸时，所述连接键503在载体500表面的固定更为稳定，在后续形成塑封层的过程中，所述连接键503不易发生位移，有利于保证所述连接键503相对于芯片500的位置精确。
而所述连接键503中的导电线530自连接键503第一端531至第二端532直径相同，自连接键503第一端531至第二端532，所述导电线530的电阻率差异较小，使得所述导电线530的电性能稳定。
以下将结合附图对所述连接键的形成步骤进行说明。
请参考图18，提供初始导电线600，所述初始导电线600具有第三端601和第四端602；在所述初始导电线600的侧壁表面形成初始保护层603，形成初始连接键610，所述初始保护层601暴露出所述初始导电线600的第三端601和第四端602。
在本实施例中，从所述初始导电线600的第三端601至第四端602的方向上，所述初始连接键600具有若干切割段620，各切割段620均具有靠近第三端601的第五端621、以及靠近第四端602的第六端622；所述切割段620第五端621的初始保护层603厚度大于切割段第六端622的初始保护层603厚度。
所述初始保护层603的形成工艺为注塑工艺。所述初始保护层603的形成步骤包括：采用涂布工艺在所述初始导电线600表面形成保护膜；采用模具对所述保护膜进行塑形，形成所述初始保护层603。
其中，所述模具的内壁表面形貌与所需形成的初始保护层603的表面形貌相同，从而通过所述模具的塑形，能够使保护层603的厚度产生差异，使保护层603的表面呈锯齿状。
所述保护层233的材料为有机绝缘材料；所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂。
请参考图19，沿垂直于所述初始导电线600(如图18所示)侧壁的方向切割所述初始保护层603(如图18所示)和初始导电线601(如图18所示)，形成若干段导电线530、以及位于导电线530侧壁表面的保护层533。
在切割所述初始连接键610(如图18所示)之后，若干切割段620(如图18所示)相互独立，各切割段620形成所述连接键503，且所述切割段620的第五端621(如图18所示)成为连接键503的第一端531，所述切割段的第六端622(如图18所示)成为连接键的第二端532。
在本实施例中，所述初始导电线600的侧壁表面为围绕所述轴线B(如图18所示)的表面，所述轴线B为所述初始导电线600中经过第三端601和第四端602的中心轴；沿垂直于所述初始导电线600侧壁的方向切割即沿垂直于轴线B的方向切割所述初始保护层603和初始导电线600。
所述切割工艺能够为激光切割工艺。经过切割工艺之后，所述初始保护层603和初始导电线600形成若干分立的连接键503。而且，所述切割工艺沿所述切割段620的边缘进行，以便若干切割段620能够相互分立。
请参考图20，在所述载体500表面形成塑封层504，所述塑封层504包围所述芯片501和连接键503，所述塑封层504的表面暴露出所述连接键503的第二端532和芯片501的功能区表面；在所述塑封层504表面形成再布线层507，所述再布线层507与所述连接键503的第二端532以及芯片501的功能区电连接；在所述再布线层507表面形成第一焊球581；在形成所述第一焊球581之后，去除所述载体500(如图19所示)，暴露出所述连接键503的第一端531。
所述塑封层504、形成塑封层504的工艺、所述再布线层507、形成再布线层507的工艺、所述第一焊球581、形成第一焊球581的工艺、以及去除载体500的工艺与前述实施例相同，在此不做赘述。
在本实施例中，还包括在所述塑封层504表面形成第一绝缘层505，所述第一绝缘层505内具有分别暴露出所述连接键503第二端532的导电线530、以及芯片501功能区表面的若干第一通孔；所述芯片501功能区表面即位于芯片501上的凸块521的顶部表面。在所述第一通孔内以及部分第一绝缘层505表面形成所述再布线层507，所述再布线层507与所述连接键503的第二端532以及凸块521电连接。
在本实施例中，还包括在所述再布线层507表面形成第二绝缘层508，所述第二绝缘层508内具有暴露出部分再布线层507的第二通孔；在所述第二通孔内形成所述第一焊球581。
此外，在去除所述载体500之后，还能够在所述连接键503第一端531的导电线530表面形成第二焊球。
而且，在形成第二焊球之后，还包括：提供封装体，所述封装体具有第三表面，所述封装体的第三表面暴露出导电结构；使所述芯片501的第一表面510和塑封层504表面与所述封装体的第三表面相对设置，并通过焊接工艺使所述第二焊球与所述导电结构相互连接。
相应的，本实施例还提供一种采用上述方法所形成的封装结构，请继续参考图20，包括：
塑封层504，所述塑封层504具有相对的第五表面和第六表面；
位于所述塑封层504内的芯片501，所述芯片501具有相对的第一表面510和第二表面520，所述芯片501的第二表面520包括功能区，所述芯片501的第一表面510与所述塑封层504的第五表面齐平；
贯穿所述塑封层504的连接键503，所述连接键503位于所述芯片501周围，所述连接键504包括导电线530，所述连接键530包括第一端531和第二端532，所述连接键503的第一端531和第二端532暴露出所述导电线530，所述连接键503的第一端531与塑封层504的第五表面齐平，所述连接键503的第二端532高于或齐平于所述塑封层504的第六表面；
位于所述塑封层504第六表面的再布线层507，所述再布线层507与所述连接键503的第二端532以及芯片501的功能区电连接；
位于所述再布线层507表面的第一焊球581。
本实施例的封装结构与前述实施例的封装结构(如图15所示)的区别在于：所述连接键503的第一端531尺寸大于所述连接键503的第二端532尺寸。
在本实施例中，所述连接键503还包括位于所述导电线530侧壁表面的保护层533，所述保护层533暴露出所述连接键503第一端531和第二端532的导电线530。
所述保护层533的材料为绝缘材料。所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
在本实施例中，所述连接键503的第一端531尺寸大于所述连接键503的第二端532尺寸。而且，所述连接键503的侧壁相对于连接键503的第一端531的表面倾斜，所述连接键503的侧壁表面与所述第一端531表面之间的锐角夹角为75°～89°。
在本实施例中，所述导电线530为圆柱形，即所述导电线530的截面为圆形，所述连接键503的第一端531和第二端532分别暴露出所述圆柱形的导电线530两端；所述连接键503第一端531和第二端532的导电线530尺寸即所述圆柱形导电线530的直径。
本实施例中，所述圆柱形的导电线530自连接键503第一端531至第二端532直径相同。
在本实施例中，所述导电线530侧壁表面还覆盖有保护层533，而位于连接键503第一端531的保护层533厚度大于位于第二端532的保护层533厚度，从而使所述连接键503的第一端531尺寸大于所述连接键503的第二端532尺寸。
综上，本实施例中，所述连接键的第一端尺寸大于所述连接键的第二端尺寸。由于所述连接键的第二端固定于载体表面，而所述连接键的第一端尺寸较大，有利于使所述连接键在载体表面的固定更为稳定，能够避免所述连接键发生位移，从而保证了连接键与芯片之间的相对位置精确。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种封装结构，其特征在于，包括：
塑封层，所述塑封层具有相对的第五表面和第六表面；
位于所述塑封层内的芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与所述塑封层的第五表面齐平；
贯穿所述塑封层的连接键，所述连接键位于所述芯片周围，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端与塑封层的第五表面齐平，所述连接键的第二端高于或齐平于所述塑封层的第六表面；
位于所述塑封层第六表面的再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；
位于所述再布线层表面的第一焊球。
2.如权利要求1所述的封装结构，其特征在于，所述连接键还包括位于所述导电线侧壁表面的保护层，所述保护层暴露出所述连接键第一端和第二端的导电线。
3.如权利要求2所述的封装结构，其特征在于，所述保护层的材料为绝缘材料。
4.如权利要求3所述的封装结构，其特征在于，所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
5.如权利要求1所述的封装结构，其特征在于，所述连接键的第一端尺寸大于所述连接键的第二端尺寸。
6.如权利要求1所述的封装结构，其特征在于，所述连接键的第一端尺寸与第二端尺寸相同。
7.如权利要求1所述的封装结构，其特征在于，所述连接键第一端到第二端的距离为40微米～400微米。
8.如权利要求1所述的封装结构，其特征在于，所述连接键第一端的导电线尺寸与第二端的导电线尺寸相同。
9.如权利要求1所述的封装结构，其特征在于，所述导电线的材料为铜、钨、铝、金或银。
10.如权利要求1所述的封装结构，其特征在于，还包括：载体，所述芯片的第一表面、所述塑封层的第五表面、以及所述连接键的第一端固定于所述载体表面。
11.如权利要求10所述的封装结构，其特征在于，所述芯片的第一表面通过粘结层固定于所述载体表面；所述连接键的第一端通过粘结层固定于所述载体表面。
12.如权利要求1所述的封装结构，其特征在于，所述芯片的功能区表面暴露出焊盘；所述焊盘表面具有凸块，所述凸块的顶部表面突出于所述芯片的第二表面；所述塑封层暴露出所述凸块的顶部表面，所述凸块的顶部表面即所述芯片的功能区表面。
13.如权利要求1所述的封装结构，其特征在于，还包括：位于所述塑封层第六表面的第一绝缘层，所述第一绝缘层内具有分别暴露出所述连接键第二端的导电线、以及芯片功能区表面的若干第一通孔；所述再布线层位于所述第一通孔内以及部分第一绝缘层表面。
14.如权利要求1所述的封装结构，其特征在于，还包括：位于所述再布线层表面的第二绝缘层，所述第二绝缘层内具有暴露出部分再布线层的第二通孔；所述第一焊球位于所述第二通孔内。
15.如权利要求1所述的封装结构，其特征在于，还包括：位于所述连接键第一端的导电线表面的第二焊球。
16.如权利要求15所述的封装结构，其特征在于，还包括：封装体，所述封装体具有第三表面，所述封装体的第三表面暴露出导电结构；所述芯片的第一表面和塑封层表面与所述封装体的第三表面相对设置，所述导电结构通过所述第二焊球与所述连接键相互连接。
CN201510373971.5A 2015-06-30 2015-06-30 封装结构 Active CN105097728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510373971.5A CN105097728B (zh) 2015-06-30 2015-06-30 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510373971.5A CN105097728B (zh) 2015-06-30 2015-06-30 封装结构

Publications (2)

Publication Number Publication Date
CN105097728A true CN105097728A (zh) 2015-11-25
CN105097728B CN105097728B (zh) 2018-04-03

Family

ID=54577840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510373971.5A Active CN105097728B (zh) 2015-06-30 2015-06-30 封装结构

Country Status (1)

Country Link
CN (1) CN105097728B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3154078A3 (en) * 2015-10-05 2017-05-31 MediaTek Inc. Fan-out wafer level package structure
CN108428665A (zh) * 2018-04-09 2018-08-21 孙田田 一种叠层芯片集成封装工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341786A1 (en) * 2012-06-25 2013-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package on Package Devices and Methods of Packaging Semiconductor Dies
US20140036454A1 (en) * 2012-08-03 2014-02-06 Invensas Corporation Bva interposer
CN104332456A (zh) * 2014-09-04 2015-02-04 华进半导体封装先导技术研发中心有限公司 晶圆级扇出型堆叠封装结构及其制造工艺
CN104538375A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种扇出PoP封装结构及其制造方法
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341786A1 (en) * 2012-06-25 2013-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package on Package Devices and Methods of Packaging Semiconductor Dies
US20140036454A1 (en) * 2012-08-03 2014-02-06 Invensas Corporation Bva interposer
CN104332456A (zh) * 2014-09-04 2015-02-04 华进半导体封装先导技术研发中心有限公司 晶圆级扇出型堆叠封装结构及其制造工艺
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN104538375A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种扇出PoP封装结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3154078A3 (en) * 2015-10-05 2017-05-31 MediaTek Inc. Fan-out wafer level package structure
CN108428665A (zh) * 2018-04-09 2018-08-21 孙田田 一种叠层芯片集成封装工艺
CN108428665B (zh) * 2018-04-09 2020-10-30 山东汉芯科技有限公司 一种叠层芯片集成封装工艺

Also Published As

Publication number Publication date
CN105097728B (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
CN107689359B (zh) 包括具有嵌入芯片的再布线层的半导体封装件
CN106356340B (zh) 半导体器件及其制造方法
CN105355569A (zh) 封装方法
CN104916605B (zh) 具有锥形端通孔的封装件
CN104835808A (zh) 芯片封装方法及芯片封装结构
CN105390455B (zh) 用于晶圆级封装件的互连结构及其形成方法
CN103681613B (zh) 具有离散块的半导体器件
US10269619B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
US20070007641A1 (en) Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
CN107393865A (zh) 半导体器件
CN104900597B (zh) 半导体封装件及方法
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
CN105374731A (zh) 封装方法
CN106057760A (zh) 半导体器件及其形成方法
CN105225974A (zh) 封装方法
TW201507084A (zh) 具有單側基板設計的半導體封裝及其製造方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
KR20220002040A (ko) 반도체 디바이스 및 제조 방법
CN109427658A (zh) 掩模组件和用于制造芯片封装件的方法
CN105845672A (zh) 封装结构
CN105097720B (zh) 封装结构的形成方法
CN105225973A (zh) 封装方法
CN204497228U (zh) 芯片封装结构
CN109786274A (zh) 半导体器件及其制造方法
CN105097565A (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant