CN105097677B - 一种半导体器件及其制作方法、电子装置 - Google Patents

Abstract

本发明提供一种半导体器件的制作方法，所述方法包括：提供硅衬底；根据预形成悬空硅层的厚度设定硅着陆节距后，图案化所述硅衬底以形成所述悬空硅层；在所述悬空硅层上形成器件；进行切割工艺。根据本发明的制作方法，不需要使用研磨工艺对芯片进行减薄处理，即可满足对芯片厚度的要求，有效避免了在研磨制程时对芯片造成的损伤和破坏，提高了产量和良品率，降低了成产成本。

Description

一种半导体器件及其制作方法、电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

半导体器件的集成度按摩尔定律每18个月翻一翻。随着半导体产业的深入发展，摩尔定律受到越来越多的阻碍，要实现摩尔定律所付出的成本越来越高，然而人们对于半导体产品高性能的要求却从未停止。目前，通过改变半导体产品封装形式的方向寻求提高产品性能的途径，三维堆叠封装随之而产生。

三维堆叠封装可以在更小的空间内集成更多的半导体芯片，采用三维堆叠封装的产品拥有更高的性能、更高的可靠性，以及更低的价格。3D叠层封装采用了混合互连技术，以适应不同元器件间的垂直互连，如芯片与芯片、芯片与圆片、芯片与基板等，可根据需要采用倒装、引线键合和TSV等互连技术进行多芯片的叠层封装，从而缩短了芯片间的互连长度。

2.5D或3D封装要求芯片或晶粒(die)足够薄以应对键合和封装的需要，通常使用背部研磨抛光工艺(polish)来实现晶圆的减薄，而研磨抛光过程经常会导致晶圆的破坏，尤其对于超薄化工艺所要求的减薄晶圆厚度<50μm时，在这个厚度上，硅片很难容忍减薄工艺中的磨削对硅片的损伤及内在应力，其刚性也难以使硅片保持原有的平整状态，很容易导致晶圆的破损，进而影响产品的合格率，增加生产成本。

因此，为了解决上述技术问题，有必要提出一种新的制作方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在问题，本发明实施例一提出一种半导体器件的制作方法，包括：提供硅衬底；根据预形成悬空硅层的厚度设定硅着陆节距后，图案化所述硅衬底以形成所述悬空硅层；在所述悬空硅层上形成器件；进行切割工艺。

进一步，若预形成所述悬空硅层的厚度较大，则设定较大的硅着陆节距。

进一步，所述较大的硅着陆节距包括一个或多个曝光单元的大小。

进一步，所述曝光单元同时曝光数个晶粒。

进一步，若所述悬空硅层的厚度比较小时，则设定较小的硅着陆节距。

进一步，所述较小的硅着陆节距包括一个晶粒的大小。

进一步，进行所述切割时，切割线要避开硅着陆区，以使所述悬空硅层和所述硅衬底分开。

进一步，所述悬空硅层的制作方法选自等离子体同向刻蚀超薄埋氧层技术、注氢氦技术或真空介质埋层技术。

进一步，所述器件包括用标准MOS工艺制作的MOSFET器件。

本发明实施例二提供一种采用上述方法制作的半导体器件，所述方法不包括研磨减薄步骤。

本发明实施例三提供一种电子装置，其包括实施例二中所述的半导体器件。

综上所述，根据本发明的制作方法，不需要使用研磨工艺对芯片进行减薄处理，即可满足对芯片厚度的要求，有效避免了在研磨制程时对芯片造成的损伤和破坏，提高了产量和良品率，降低了成产成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a-1c为根据本发明实施例一中方法制备厚度较大SON层的示意图；

图2a-2c为根据本发明实施例一中方法制备厚度较小SON层的示意图；

图3a-3c为根据真空介质埋层技术形成悬空硅层的示意图；

图4为根据本发明实施例一中方法依次实施步骤的流程图；

图5a-5b为根据本发明实施例一中方法切割线的设置图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面结合附图对本发明的一具体地实施方式做进一步的说明。

首先，执行步骤401，提供硅衬底。所述硅衬底可为一裸晶圆，其上没有形成任何半导体器件，例如CMOS器件。

接着，执行步骤402，根据预形成悬空硅层的厚度设定硅着陆节距后，图案化所述硅衬底以形成所述悬空硅层。

在形成所述悬空硅层之前，先设定硅着陆节距尺寸，在硅衬底上进行构图用于在对应区域形成悬空硅层。若预形成所述悬空硅层的厚度较大，由于其应力裕度大，可设定较大的硅着陆节距。具体地，所述较大的硅着陆节距包括一个或多个曝光单元(shot)的尺寸大小，如图1a-1b所示。其中，图1a中示出了硅衬底利用标线片曝光和图案化后的图像，其中包括多个曝光单元(shot)图形，标记框内为一个曝光单元，所述曝光单元同时曝光数个晶粒。作为一个实例，按照一个曝光单元的大小设定SON层的硅着陆节距，如图1b所示，其包括切割线通道101、一个曝光单元102和硅着陆区103。图1c为按上述方法构图后，采用真空介质埋层ESS技术形成的SON结构的横截面图，可看出SON结构包括，硅衬底100，位于硅衬底中的真空介质埋层(ESS)104，位于真空介质埋层上的SON层105，上层的SON层105与硅衬底100之间通过硅着陆区103相连接，硅着陆区对上层SON层起支撑作用。

若所述悬空硅层的厚度较小时，由于其应力裕度小，则可设定较小的硅着陆节距。可选地，所述较小的硅着陆节距可为一个晶粒(die)的尺寸大小，如图2a-2b所示。其中，图2a中示出了一个曝光单元(shot)的图像，其中包括多个晶粒(die)图形，标记框内为一个晶粒图形。作为一个实例，按照一个晶粒的尺寸大小设定硅着陆节距形成SON结构，如图2b所示，其包括切割线通道201、一个晶粒202和硅着陆区203。图2c为按上述方法构图后，采用真空介质埋层ESS技术形成的SON结构的横截面图，可看出SON结构包括，硅衬底200，位于硅衬底中的真空介质埋层(ESS)204，位于真空介质埋层204上的SON层205，上层的SON层205与硅衬底200之间通过硅着陆区203相连接，硅着陆区对上层SON层起支撑作用。

在硅衬底中形成悬空硅(Silicon-on-nothing，简称SON)层的方法可选用等离子体同向刻蚀超薄埋氧层技术、SDON技术、注氢氦技术或真空介质埋层(Empty Space inSilicon，ESS)技术等。作为一个实例，采用真空介质埋层ESS技术形成所述悬空硅层。

当选用真空介质埋层ESS技术制备所述悬空硅层时，其具体步骤如下：

首先制备微结构的深沟槽(Deep Trench)。在硅衬底上形成图案化的掩膜层，例如光刻胶层，或者光刻胶层以及有机抗反射层等形成的叠层，其中所述掩膜层中定义了沟槽的形状以及关键尺寸，然后以所述掩膜层为掩膜刻蚀所述衬底，形成沟槽。采用干法刻蚀方法完成所述刻蚀过程，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割，最好通过一个或者多个RIE步骤进行干法蚀刻。作为一个实例，采用等离子体蚀刻。

除去掩膜层之后，此时，沟槽上端有一个面向沟槽中心轴的引力。在非氧环境(如氢气环境)进行高温热处理时，沟槽上端将发生硅原子迁移，使沟槽表面能量最小化。当沟槽深宽比达到一定比例时，沟槽上端的硅原子迁移使沟槽上端形成完整的硅层，沟槽下端则留下ESS层，ESS层之上为悬空硅SON层，如图3a所示。可选地，在100％氢气环境中进行高温热处理。作为一个实例，高温处理温度为900～1200℃。

可根据具体实际工艺要求，制备各种尺寸的SON层，作为一个实例，可制备一行沟槽，且沟槽直径和间距比例达到一定值时，可以形成一整行ESS层，ESS层之上为悬空硅层，如图3b所示。作为一个实例，制备一个特定区域的沟槽阵列，且沟槽直径和间距比例达到一定值时，各沟槽的开口部分关闭，多个微小的空洞在硅衬底内形成，进一步通过使该多个小空洞成为一体，可以在整个特定区域形成ESS层，ESS层之上为悬空硅SON层，如图3c所示。

通过上述方式，根据预形成SON层的厚度，在SON层下方形成有多个硅着陆区，可起到一定的支撑作用，对于厚度较大的SON层，由于其应力裕度大，可以按照一个曝光单元或多个曝光单元来设定硅着陆间距，对于厚度较小的SON层，由于其应力裕度小，容易损坏，可多设置硅着陆区，例如按照一个晶粒(die)大小设定硅着陆节距，以保证衬底的强度能够顺利进行后续的多个制程，而不被损坏。

接着，执行步骤403，在所述悬空硅层上形成器件。

所述器件包括若干个金属-氧化硅-半导体场效应晶体管(MOSFETs)以及电容、电阻等其他器件通过合金互联形成的集成电路，也可以是其他集成电路领域内常见的器件，例如双极器件或者功率器件等。作为一个实例，形成SON层后，用标准MOS工艺制作MOSFET器件，包括MOS晶体管源、漏、栅的制备等过程。

最后，执行步骤404，进行切割工艺。

在进行切割工艺前，已经完成了对器件的封装制程。切割是将晶圆分割为电路体系完整的芯片或者晶粒单位的过程。所述切割方法可以采用物理切割或者激光切割。值得注意的是，进行所述切割时，切割线501要避开硅的着陆区502，如图5a-5b所示。由于在切割过程中，避开了硅着陆区，切割后，去除了硅着陆区502，SON层和硅衬底层分开，只保留了较薄的SON层作为器件的衬底，因此无需再进行研磨减薄步骤，即可满足对芯片厚度的要求。

综上所述，根据本发明的制作方法，不需要使用研磨工艺对芯片进行减薄处理，即可满足对芯片厚度的要求，有效避免了在研磨制程时对芯片造成的损伤和破坏，提高了产量和良品率，进而降低了成产成本。

实施例二

本发明实施例提供一种采用实施例一中方法制作的半导体器件，在所述半导体器件的制作过程中，未使用研磨减薄步骤。

由于所述半导体器件的制作过程中不使用研磨工艺对芯片进行减薄处理，即可满足对芯片厚度的要求，有效避免了在研磨制程时对芯片造成的损伤和破坏，进而具有更高的良率和可靠性。

实施例三

本发明实施例提供一种电子装置，其包括：实施例二中所述的半导体器件。

由于包括的半导体器件制作时未使用研磨制程对其进行减薄，进而具有更高的良率和可靠性，该电子装置同样具有上述优点。

该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制作方法，所述方法包括：

提供硅衬底；

根据预形成悬空硅层的厚度设定硅着陆节距后，图案化所述硅衬底以形成所述悬空硅层，其中，所述悬空硅层与所述硅衬底之间通过硅着陆区相连接，所述硅着陆区位于所述悬空硅层的边角处；

在所述悬空硅层上形成器件；

进行切割工艺，以将所述悬空硅层和硅衬底层分开，保留所述悬空硅层作为所述器件的衬底，其中，进行所述切割时，切割线要避开硅着陆区，以去除所述硅着陆区并使所述悬空硅层和所述硅衬底分开。

2.根据权利要求1所述的方法，其特征在于，若预形成所述悬空硅层的厚度较大，则设定较大的硅着陆节距。

3.根据权利要求2所述的方法，其特征在于，所述较大的硅着陆节距包括一个或多个曝光单元的大小。

4.根据权利要求3所述的方法，其特征在于，所述曝光单元同时曝光数个晶粒。

5.根据权利要求1所述的方法，其特征在于，若所述悬空硅层的厚度比较小时，则设定较小的硅着陆节距。

6.根据权利要求5所述的方法，其特征在于，所述较小的硅着陆节距包括一个晶粒的大小。

7.根据权利要求1所述的方法，其特征在于，所述悬空硅层的制作方法选自等离子体同向刻蚀超薄埋氧层技术、注氢氦技术或真空介质埋层技术。

8.根据权利要求1所述的方法，其特征在于，所述器件包括用标准MOS工艺制作的MOSFET器件。

9.一种采用权利要求1-8之一所述方法制作的半导体器件，其特征在于，所述方法不包括研磨减薄步骤。

10.一种电子装置，其包括权利要求9所述的半导体器件。