CN105097456A - 一种用于碳化硅器件的自对准方法 - Google Patents
一种用于碳化硅器件的自对准方法 Download PDFInfo
- Publication number
- CN105097456A CN105097456A CN201510522447.XA CN201510522447A CN105097456A CN 105097456 A CN105097456 A CN 105097456A CN 201510522447 A CN201510522447 A CN 201510522447A CN 105097456 A CN105097456 A CN 105097456A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- groove
- alignment method
- exposed
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 30
- 238000001312 dry etching Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 230000008021 deposition Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 238000000227 grinding Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Rolling Contact Bearings (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开一种用于碳化硅器件的自对准方法，包括如下步骤：在晶圆上制备裸露的沟道和沟槽；在沟槽的底部和侧壁以及沟道表面沉积一层第一介质层，且第一介质层的材质中含有干法刻蚀的终点检测指示元素；在第一介质层表面沉积一层第二介质层，以覆盖沟槽的底部和侧壁以及沟道表面；在对应沟槽处的第二介质层表面覆盖光刻胶，以填充沟槽内的空隙，使得光刻胶裸露的表面与对应沟道处的第二介质层表面齐平；采用干法刻蚀去除对应沟道处的第二介质层和第一介质层，使得沟道表面裸露；在裸露的沟道表面形成一层上表面金属电极。所述自对准方法能够避免在第一介质层表面沉积厚度较大的第二介质层；不受化学机械研磨方法或干法刻蚀的专门设备的限制。
Description
技术领域
本发明涉及碳化硅器件的加工工艺技术领域。更具体地，涉及一种用于碳化硅器件的自对准方法。
背景技术
作为第三代宽带化合物半导体材料之一，碳化硅在禁带宽度、最大场强、掺杂浓度以及热导率方面都具有传统的硅和砷化镓材料无法比拟的优势，尤其适用于高压、高频、大功率、高辐照以及某些波长的光电探测技术领域。因此，碳化硅在功率微波以及光电器件方面得到了研发人员的广泛关注。
与传统的硅基器件相比，基于材料特性方面的优势，碳化硅器件具有结构简单、体积小、性能高的优点。但是，碳化硅器件的面积较小且功率密度较高，这导致碳化硅器件的制备工艺不得不面对不同于传统的硅基器件的制备工艺的新挑战。尤其是，在一些具有垂直沟槽结构的碳化硅器件中，上表面金属电极的沉积的对准成为亟待解决的问题。
图1示出了现有技术的典型的沟槽结构。一般情况下，碳化硅器件设计对其制备工艺提出如下要求：
(1)沟槽的深度D较大，沟道1的长度L和沟槽的长度T均尽可能的小，甚至需要达到光刻工艺的最小尺寸的极限。
(2)如图2所示，上表面金属电极2的长度需要达到沟道1的长度L，以增大上表面金属电极2与沟道1的接触面积，从而减少接触电阻，同时上表面金属电极2不能延伸覆盖到沟槽的侧壁上。因此，碳化硅器件的制备需要采用自对准方法，以实现沟道1上表面与覆盖沟道1的上表面金属电极2的对准。
(3)沟槽的侧壁需要保护，根据不同的碳化硅器件的设计要求，沟槽需要不同程度的填充。
现有技术中，沟槽结构的上表面金属电极的自对准方法都是以某种平坦化工艺为基础的。
现有技术中，沟槽结构的上表面金属电极的自对准方法包括如下步骤：
S1：在晶圆上制备裸露的沟道1和沟槽，如图3(a)所示；
S2：在沟槽的底部和侧壁以及沟道1表面沉积一层第一介质层3，且第一介质层3的材质中含有干法刻蚀的终点检测指示元素，如图3(b)所示；例如，第一介质层3的材质为氮化硅，其含有氮元素，沟道1和第二介质层4的材质均未含有氮元素，因此第一介质层3的材质中含有的氮元素用作干法刻蚀的终点检测指示元素；
S3：在第一介质层3表面沉积一层第二介质层4，以填充沟槽内的空隙，且第二介质层4的厚度大于或等于沟槽的深度D，如图3(c)所示；第二介质层4的材质例如为二氧化硅；
S4：采用平坦化方法例如化学机械研磨方法或干法刻蚀去掉多余的第二介质层4，如图3(d)所示；
S5：采用干法刻蚀去除第二介质层4，使得沟道1表面的第一介质层3裸露且沟槽内的第二介质层4的裸露的表面与沟道1表面齐平，然后采用干法刻蚀去除沟道1表面的第一介质层3，使得沟道1表面裸露，再在第二介质层4的裸露的表面和沟道1表面沉积一层上表面金属电极2，如图3(e)所示。
现有技术的上述沟槽结构的上表面金属电极的自对准方法存在如下缺点：
(1)上述步骤S3中，在第一介质层3表面沉积的第二介质层4的厚度较大，耗时耗力，并且在一些碳化硅器件中不需要厚的第二介质层4；
(2)上述步骤S4中，采用化学机械研磨方法或干法刻蚀去掉多余的第二介质层4需要专门的设备；
(3)上述步骤S5中，干法刻蚀的均匀性无法保证，容易导致第一介质层3欠刻蚀的区域上表面金属电极2与沟道1接触不良，而第二介质层4过刻蚀的区域上表面金属电极2与沟槽的侧壁接触。
因此，需要提供一种用于碳化硅器件的自对准方法，以克服上述缺点。
发明内容
本发明的一个目的在于提供一种用于碳化硅器件的自对准方法。
为达到上述目的，本发明采用下述技术方案：
一种用于碳化硅器件的自对准方法，该自对准方法包括如下步骤：
在晶圆上制备裸露的沟道和沟槽；
在沟槽的底部和侧壁以及沟道表面沉积一层第一介质层，且第一介质层的材质中含有干法刻蚀的终点检测指示元素；
在第一介质层表面沉积一层第二介质层，以覆盖沟槽的底部和侧壁以及沟道表面；
在对应沟槽处的第二介质层表面覆盖光刻胶，以填充沟槽内的空隙，使得光刻胶裸露的表面与对应沟道处的第二介质层表面齐平；
采用干法刻蚀去除对应沟道处的第二介质层和第一介质层，使得沟道表面裸露；
在裸露的沟道表面形成一层上表面金属电极。
优选地，所述步骤在裸露的沟道表面形成一层上表面金属电极为：将光刻胶去除，然后在裸露的沟道表面和第二介质层表面沉积一层上表面金属电极。
优选地，所述步骤在裸露的沟道表面形成一层上表面金属电极为：先在裸露的沟道表面和光刻胶表面沉积一层上表面金属电极，然后采用剥离工艺将光刻胶剥离，使得沟槽底部和侧壁上没有残留的上表面金属电极。
优选地，所述第一介质层的材质为氮化硅。
优选地，所述第二介质层的材质为二氧化硅。
优选地，所述步骤采用干法刻蚀去除对应沟道处的第二介质层和第一介质层，使得沟道表面裸露的干法刻蚀过程中光刻胶与第二介质层的选择比为1：1.7。
本发明的有益效果如下：
(1)与现有技术的自对准方法相比，本发明的所述自对准方法采用光刻胶填充空隙，能够避免在第一介质层表面沉积厚度较大的第二介质层；
(2)与现有技术的自对准方法相比，本发明的所述自对准方法不需要采用化学机械研磨方法或干法刻蚀去掉多余的第二介质层，因而不受化学机械研磨方法或干法刻蚀的专门设备的限制；
(3)与现有技术的自对准方法相比，本发明的所述自对准方法能够降低对干法刻蚀的均匀性的要求，从而避免第一介质层欠刻蚀的区域上表面金属电极与沟道接触不良。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1为现有技术的典型的沟槽结构的剖面示意图。
图2为现有技术的典型的沟槽结构的上表面金属电极的剖面示意图。
图3(a)-(e)为现有技术中沟槽结构的上表面金属电极的自对准方法的流程示意图。
图4(a)-(f)为本发明实施例1提供的用于碳化硅器件的自对准方法的流程示意图。
图4(a)-(e)和(g)为本发明实施例2提供的用于碳化硅器件的自对准方法的流程示意图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
实施例1：
本实施例提供的用于碳化硅器件的自对准方法包括如下步骤：
S1：在晶圆上制备裸露的沟道1和沟槽，如图4(a)所示；
S2：在沟槽的底部和侧壁以及沟道1表面沉积一层第一介质层3，且第一介质层3的材质中含有干法刻蚀的终点检测指示元素，如图4(b)所示；例如，第一介质层3的材质为氮化硅，其含有氮元素，沟道1和第二介质层4的材质均未含有氮元素，因此第一介质层3的材质中含有的氮元素用作干法刻蚀的终点检测指示元素；
S3：在第一介质层3表面沉积一层第二介质层4，以覆盖沟槽的底部和侧壁以及沟道1表面，如图4(c)所示；第二介质层4的材质例如为二氧化硅；
S4：在对应沟槽处的第二介质层4表面覆盖光刻胶，以填充沟槽内的空隙，使得光刻胶裸露的表面与对应沟道1处的第二介质层4表面齐平，如图4(d)所示；
S5：采用干法刻蚀去除对应沟道1处的第二介质层4和第一介质层3，使得沟道1表面裸露，如图4(e)所示；该步骤干法刻蚀过程中光刻胶与第二介质层4的选择比优选为1：1.7；
S6：将光刻胶去除，然后在裸露的沟道1表面和第二介质层4表面沉积一层上表面金属电极2，如图4(f)所示。
实施例2：
本实施例提供的用于碳化硅器件的自对准方法包括如下步骤：
S1：在晶圆上制备裸露的沟道1和沟槽，如图4(a)所示；
S2：在沟槽的底部和侧壁以及沟道1表面沉积一层第一介质层3，且第一介质层3的材质中含有干法刻蚀的终点检测指示元素，如图4(b)所示；例如，第一介质层3的材质为氮化硅，其含有氮元素，沟道1和第二介质层4的材质均未含有氮元素，因此第一介质层3的材质中含有的氮元素用作干法刻蚀的终点检测指示元素；
S3：在第一介质层3表面沉积一层第二介质层4，以覆盖沟槽的底部和侧壁以及沟道1表面，如图4(c)所示；第二介质层4的材质例如为二氧化硅；
S4：在对应沟槽处的第二介质层4表面覆盖光刻胶，以填充沟槽内的空隙，使得光刻胶裸露的表面与对应沟道1处的第二介质层4表面齐平，如图4(d)所示；
S5：采用干法刻蚀去除对应沟道1处的第二介质层4和第一介质层3，使得沟道1表面裸露，如图4(e)所示；该步骤干法刻蚀过程中光刻胶与第二介质层4的选择比优选为1：1.7；
S6：先在裸露的沟道1表面和光刻胶表面沉积一层上表面金属电极2，然后采用剥离工艺将光刻胶剥离，使得沟槽底部和侧壁上没有残留的上表面金属电极2，如图4(g)所示。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (6)
1.一种用于碳化硅器件的自对准方法，其特征在于，该自对准方法包括如下步骤：
在晶圆上制备裸露的沟道和沟槽；
在沟槽的底部和侧壁以及沟道表面沉积一层第一介质层，且第一介质层的材质中含有干法刻蚀的终点检测指示元素；
在第一介质层表面沉积一层第二介质层，以覆盖沟槽的底部和侧壁以及沟道表面；
在对应沟槽处的第二介质层表面覆盖光刻胶，以填充沟槽内的空隙，使得光刻胶裸露的表面与对应沟道处的第二介质层表面齐平；
采用干法刻蚀去除对应沟道处的第二介质层和第一介质层，使得沟道表面裸露；
在裸露的沟道表面形成一层上表面金属电极。
2.根据权利要求1所述的用于碳化硅器件的自对准方法，其特征在于，所述步骤在裸露的沟道表面形成一层上表面金属电极为：将光刻胶去除，然后在裸露的沟道表面和第二介质层表面沉积一层上表面金属电极。
3.根据权利要求1所述的用于碳化硅器件的自对准方法，其特征在于，所述步骤在裸露的沟道表面形成一层上表面金属电极为：先在裸露的沟道表面和光刻胶表面沉积一层上表面金属电极，然后采用剥离工艺将光刻胶剥离，使得沟槽底部和侧壁上没有残留的上表面金属电极。
4.根据权利要求1-3中任一项所述的用于碳化硅器件的自对准方法，其特征在于，所述第一介质层的材质为氮化硅。
5.根据权利要求1-3中任一项所述的用于碳化硅器件的自对准方法，其特征在于，所述第二介质层的材质为二氧化硅。
6.根据权利要求1-3中任一项所述的用于碳化硅器件的自对准方法，其特征在于，所述步骤采用干法刻蚀去除对应沟道处的第二介质层和第一介质层，使得沟道表面裸露的干法刻蚀过程中光刻胶与第二介质层的选择比为1：1.7。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510522447.XA CN105097456B (zh) | 2015-08-24 | 2015-08-24 | 一种用于碳化硅器件的自对准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510522447.XA CN105097456B (zh) | 2015-08-24 | 2015-08-24 | 一种用于碳化硅器件的自对准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097456A true CN105097456A (zh) | 2015-11-25 |
| CN105097456B CN105097456B (zh) | 2018-09-11 |
Family
ID=54577628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510522447.XA Active CN105097456B (zh) | 2015-08-24 | 2015-08-24 | 一种用于碳化硅器件的自对准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097456B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449418A (zh) * | 2016-09-13 | 2017-02-22 | 扬州扬杰电子科技股份有限公司 | 一种获得清洁沟槽侧壁的方法 |
| CN110706874A (zh) * | 2019-10-21 | 2020-01-17 | 中北大学 | 一种高可靠衰减电阻的制备方法 |
| CN111489962A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 一种厚底沟槽的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060040415A1 (en) * | 2001-10-31 | 2006-02-23 | Lam Research Corp. | Method and apparatus for nitride spacer etch process implementing in situ interferometry endpoint detection and non-interferometry endpoint monitoring |
| CN101341579A (zh) * | 2005-12-05 | 2009-01-07 | 半南实验室公司 | 具有再生长栅极的自对准沟槽场效应晶体管和具有再生长基极接触区的双极结型晶体管及其制造方法 |
| CN104319257A (zh) * | 2014-10-29 | 2015-01-28 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的制造方法 |
-
2015
- 2015-08-24 CN CN201510522447.XA patent/CN105097456B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060040415A1 (en) * | 2001-10-31 | 2006-02-23 | Lam Research Corp. | Method and apparatus for nitride spacer etch process implementing in situ interferometry endpoint detection and non-interferometry endpoint monitoring |
| CN101341579A (zh) * | 2005-12-05 | 2009-01-07 | 半南实验室公司 | 具有再生长栅极的自对准沟槽场效应晶体管和具有再生长基极接触区的双极结型晶体管及其制造方法 |
| CN104319257A (zh) * | 2014-10-29 | 2015-01-28 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449418A (zh) * | 2016-09-13 | 2017-02-22 | 扬州扬杰电子科技股份有限公司 | 一种获得清洁沟槽侧壁的方法 |
| CN110706874A (zh) * | 2019-10-21 | 2020-01-17 | 中北大学 | 一种高可靠衰减电阻的制备方法 |
| CN111489962A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 一种厚底沟槽的制备方法 |
| CN111489962B (zh) * | 2020-04-17 | 2023-09-26 | 重庆伟特森电子科技有限公司 | 一种厚底沟槽的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097456B (zh) | 2018-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| US9793364B2 (en) | Substrate contact having substantially straight sidewalls to a top surface of the substrate | |
| CN103681452B (zh) | 沟渠绝缘工艺 | |
| KR20100054461A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN105097456A (zh) | 一种用于碳化硅器件的自对准方法 | |
| JP2019165093A (ja) | 半導体記憶装置およびその製造方法 | |
| CN108766953B (zh) | 半导体器件及其形成方法 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN111834463B (zh) | 屏蔽栅沟槽mosfet及其制备方法、电子设备 | |
| CN105405809B (zh) | 一种快闪存储器的制造方法 | |
| US9437674B2 (en) | Insulating trench forming method | |
| CN116230544A (zh) | 侧壁单侧倾斜的沟槽形成方法及器件 | |
| US8969171B2 (en) | Method of making deep trench, and devices formed by the method | |
| US20110084332A1 (en) | Trench termination structure | |
| KR100949269B1 (ko) | 반도체 소자의 제조방법 | |
| KR101038315B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100545137B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN103367133A (zh) | 高介电常数金属栅极制造方法 | |
| KR20090069364A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN102054733A (zh) | 形成浅沟槽隔离结构的方法 | |
| CN109216437A (zh) | 场板的自对准制造方法及半导体器件的制造方法 | |
| KR20040059998A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100701404B1 (ko) | 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법 | |
| KR20100085655A (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| CN116487430A (zh) | 屏蔽式栅极沟槽结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Self-alignment method for silicon carbide devices Effective date of registration: 20190731 Granted publication date: 20180911 Pledgee: Haidian Beijing science and technology enterprise financing Company limited by guarantee Pledgor: GLOBAL POWER TECHNOLOGY (BEIJING) CO.,LTD. Registration number: 2019990000812 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230209 Granted publication date: 20180911 Pledgee: Haidian Beijing science and technology enterprise financing Company limited by guarantee Pledgor: GLOBAL POWER TECHNOLOGY (BEIJING) CO.,LTD. Registration number: 2019990000812 |