CN105097440A - 一种深硅刻蚀方法 - Google Patents

一种深硅刻蚀方法 Download PDF

Info

Publication number
CN105097440A
CN105097440A CN201410221761.XA CN201410221761A CN105097440A CN 105097440 A CN105097440 A CN 105097440A CN 201410221761 A CN201410221761 A CN 201410221761A CN 105097440 A CN105097440 A CN 105097440A
Authority
CN
China
Prior art keywords
etching
sidewall
gas
side wall
lithographic method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410221761.XA
Other languages
English (en)
Other versions
CN105097440B (zh
Inventor
王红超
刘身健
严利均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201410221761.XA priority Critical patent/CN105097440B/zh
Priority to TW103143959A priority patent/TWI570803B/zh
Publication of CN105097440A publication Critical patent/CN105097440A/zh
Application granted granted Critical
Publication of CN105097440B publication Critical patent/CN105097440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种深硅刻蚀方法，所述刻蚀方法包括如下步骤：非等向性刻蚀步骤，提供第一反应气体在等离子体作用下对硅材料层进行刻蚀，并刻蚀至一定深度，以露出一刻蚀界面，所述刻蚀界面包括侧壁，所述第一反应气体包括刻蚀气体和侧壁保护气体，所述侧壁保护气体用于补偿所述刻蚀气体对该侧壁在横向方向上的刻蚀作用；侧壁保护步骤，提供第二反应气体，在等离子体作用下，在所述刻蚀界面的侧壁形成侧壁保护层，附着在所述刻蚀界面的侧壁表面，所述第二反应气体包括侧壁保护气体；交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度。本发明刻蚀速率快，并且制得的深硅通孔或者沟槽形貌好，深度深，不会产生侧壁呈现波浪形或者锥形的问题。

Description

一种深硅刻蚀方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种深硅刻蚀方法。
背景技术
刻蚀工艺是指在制造半导体器件过程中采用化学溶液或腐蚀性气体或等离子体除去晶圆内或晶圆表面膜层中不需要的部分的工艺。通常主要用化学溶液进行刻蚀的方法为湿法刻蚀，采用腐蚀性气体或等离子体进行刻蚀的方法为干法刻蚀。目前，可以使电路图形变得更精细的干法刻蚀得到越来越广泛的使用。
湿法刻蚀中，用强酸的化学反应进行各向同性刻蚀，即使被掩膜覆盖的部分也可以被刻蚀。相反，干法刻蚀用反应离子刻蚀，其中，用例如等离子态的卤素的腐蚀性化学气体和等离子态离子进行刻蚀。因此，干法刻蚀可以实现只在晶圆上按垂直方向进行刻蚀的各向异性刻蚀，所以，干法刻蚀适用于要求高精度的精细工艺，例如，适用于甚大规模集成电路(VLSI)工艺。
传统的等离子处理装置包含导入处理气体的反应腔室，所述反应腔室内配置有由一对上部电极和下部电极组成的平行平板电极。在将处理气体导入反应腔室内的同时，在下部电极上施加高频电压，在电极间形成高频电场，在高频电场的作用下形成处理气体的等离子体。
现有技术的深硅通孔刻蚀主要包括制造硅通孔或者沟槽。其中，在从光刻胶的图形转移到硬掩膜的图形过程中，要保证被转移到硬掩膜上的图形不会变形就要保证在刻蚀硬掩膜的过程中不会发生侧壁刻蚀，也不会最终造成尺寸偏移。为了足够的刻蚀速率，还要避免深硅通孔刻蚀成为等方向性刻蚀(isotropicetch)。在器件精度要求越来越高的趋势下，上述两个要求通常不能被兼顾。通常出现的问题包括刻蚀中侧壁出现弧形轮廓线，使得刻蚀所得的线条尺寸与掩膜所定义的线条尺寸出现很大的关键尺寸偏移(CDshift)。
因此，业内需要一种深硅通孔刻蚀机制，能够保证刻蚀形貌，又能够保持较高刻蚀速率。
发明内容
针对背景技术中的上述问题，本发明提出了一种深硅刻蚀方法。
本发明提供了一种深硅刻蚀方法，其中，所述刻蚀方法包括如下步骤：
非等向性刻蚀步骤，提供第一反应气体在等离子体作用下对硅材料层进行刻蚀，并刻蚀至一定深度，以露出一刻蚀界面，所述刻蚀界面包括侧壁，所述第一反应气体包括刻蚀气体和侧壁保护气体，所述侧壁保护气体用于补偿所述刻蚀气体对该侧壁在横向方向上的刻蚀作用；
侧壁保护步骤，提供第二反应气体，在等离子体作用下，在所述刻蚀界面的侧壁形成侧壁保护层，附着在所述刻蚀界面的侧壁表面，所述第二反应气体包括侧壁保护气体；
交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度。
进一步地，所述非等向性刻蚀步骤和侧壁保护步骤的执行时间比为大于5:1。
进一步地，所述非等向性刻蚀步骤和侧壁保护步骤的执行时间比为大于5:1，小于20:1。
进一步地，所述第一反应气体包括的刻蚀气体为SF6。
进一步地，所述第一反应气体包括的侧壁保护气体包括C4F8、O2、SiF4。
进一步地，所述第一反应气体中的刻蚀气体和侧壁保护气体的比例为4:1至2:1。。
进一步地，所述第一反应气体包括的侧壁保护气体包括C4F8或者O2。
进一步地，所述硅材料层上面还设置有掩膜层或者光刻胶层。
进一步地，交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度以形成硅通孔或者沟槽。
进一步地，所述刻蚀方法在电感耦合型等离子体刻蚀腔室中进行。
执行本发明的深硅刻蚀方法所得到的硅通孔/硅沟槽深度深，并且其从上到下横向宽度都趋于一致，并未出现现有技术的侧壁呈现波浪形或者侧壁呈现锥形的问题。并且，本发明在兼顾硅通孔/硅沟槽形貌的同时，保持了较高的刻蚀速度。
附图说明
图1是电感耦合型等离子体处理腔室的结构示意图；
图2是现有技术的非博世深硅刻蚀通孔/沟槽的形貌示意图；
图3a～3c是现有技术的博世深硅刻蚀通孔/沟槽的工艺步骤流程图；
图4a～4d是根据本发明一个具体实施例的深硅刻蚀方法的工艺步骤流程图；
图5是根据本发明一个具体实施例的深硅刻蚀方法所制造的通孔/沟槽的形貌示意图。
具体实施方式
以下结合附图，对本发明的具体实施方式进行说明。
深孔硅刻蚀一般是在电感耦合型等离子体刻蚀腔室中进行。图1是电感耦合型等离子体处理腔室的结构示意图。电感耦合等离子体处理装置100包括金属侧壁102和绝缘顶板104，构成一个气密的真空封闭壳体，并且由抽真空泵(未示出)抽真空。所述绝缘顶板104仅作为示例，也可以采用其它的顶板样式，比如穹顶形状的，带有绝缘材料窗口的金属顶板等。基座106包括一静电夹盘(未示出)，所述静电夹盘上放置着待处理的基片W。偏置功率被施加到所述静电夹盘上，以产生对基片W的夹持力。射频电源108的射频功率被施加到位于绝缘顶板104上的射频功率发射装置上。其中，在本实施例中，所述射频发射装置包括射频线圈110。处理气体从气源经过管线被供应到反应腔内，以点燃并维持等离子，从而在基片W上进行深硅刻蚀制程。优选地，处理气体从气体注入口112进入腔室。
现有技术的深硅刻蚀机制通常包括两种，其一是普通深硅刻蚀，也就是非博世(Non-Boschprocess)深硅刻蚀。图2是现有技术的非博世深硅刻蚀通孔/沟槽的形貌示意图。非博世深硅刻蚀是同时通入反应气体和侧壁保护气体，从而同时进行刻蚀和侧壁保护步骤。由于同时进行刻蚀和侧壁保护步骤，非博世深硅刻蚀的刻蚀速度很快，而且不会出现博世制程的侧壁呈现波浪状的形貌。但是，非博世深硅刻蚀的缺点也十分明显，如图2所示，其以掩膜层202为掩膜对硅基底204进行刻蚀，最后制成的硅通孔或者硅沟槽200会呈现锥形，上部分的开口较大，随着硅通孔或者硅沟槽的垂直延伸，开口越来越小。
现有技术的深硅刻蚀机制的另一种用得较多的是博世工艺，博世工艺(Boschprocess)可切换地单独实施刻蚀步骤和侧壁保护步骤，循环实施刻蚀步骤和侧壁保护步骤以达到刻蚀深度。图3是现有技术的博世深硅刻蚀通孔/沟槽的工艺步骤流程图，如图3a所示，首先执行刻蚀步骤，以掩膜层302为掩膜，对硅衬底304进行刻蚀，以得到开口306。接下来执行侧壁保护步骤，如图3b所示，在掩膜层302的上方以及刻蚀界面的侧壁沉积侧壁保护层308。然后继续执行刻蚀步骤，如图3c所示形成深度更深的刻蚀界面，如图3c所示，博世刻蚀方法会在刻蚀界面的侧壁形成波浪状的形貌，最后形成的深孔(硅通孔或者硅沟槽)也会是波浪状的形貌，并且，其刻蚀效率也很低下。
为了解决上述问题，本发明提出了一种深硅刻蚀方法。图4a～4d是根据本发明一个具体实施例的深硅刻蚀方法的工艺步骤流程图。下面结合附图4a～4d对本发明提供的深硅刻蚀方法进行详细介绍，其包括如下步骤。
如图4a所示，首先执行非等向性刻蚀步骤，提供第一反应气体在等离子体作用下对硅材料层404进行刻蚀，并刻蚀至一定深度，以露出一刻蚀界面406，所述刻蚀界面406包括侧壁404a。其中，所述第一反应气体包括刻蚀气体和侧壁保护气体，刻蚀气体用于将硅材料层刻蚀至预定深度，侧壁保护气体在刻蚀的过程中同时在刻蚀界面406的侧壁404a上做侧壁保护层。由于侧壁保护气体和刻蚀气体是同时作用的，因此侧壁404a上的侧壁保护层在该步骤中并不能保留下来，因为其会被刻蚀作用侵蚀掉，尽管如此，本步骤中在侧壁404a上的侧壁保护层还是中和了刻蚀作用横向上的作用力，又兼顾了刻蚀速度。
如图4b所示，然后执行侧壁保护步骤，提供第二反应气体，在等离子体作用下，在所述刻蚀界面406的侧壁形成侧壁保护层408，附着在所述刻蚀界406面的侧壁406a表面。其中，所述第二反应气体包括侧壁保护气体。侧壁保护层408能够对已经做好的刻蚀界面的横向扩散趋势进行保护和补偿，待下一步执行非等向性刻蚀步骤时不会破坏上一个非等向性刻蚀步骤已经做好的深度，还可以继续往下延伸，因而不会出现现有技术出现的刻蚀形貌呈现锥形的问题。
如图4c所示，继续执行第二次非等向性刻蚀步骤，提供第一反应气体在等离子体作用下对硅材料层404继续进一步地进行刻蚀，并刻蚀至一定更深的深度。其中，所述第一反应气体包括刻蚀气体和侧壁保护气体，刻蚀气体用于继续将硅材料层404刻蚀至预定深度，侧壁保护气体在刻蚀的过程中同时在刻蚀界面406的侧壁404a上继续做侧壁保护层。在此步骤中，前个侧壁保护步骤所沉积的侧壁保护层408会被同时刻蚀掉，但是补偿了刻蚀作用在已经做好的深度之横向刻蚀蔓延趋势。本步骤中在侧壁404a上同时新形成的侧壁保护层依然会负责中和刻蚀作用在本步骤所刻蚀的深度的横向上的作用力，并兼顾了刻蚀速度。
如图4d所示，继续执行第二次侧壁保护步骤，提供第二反应气体，在等离子体作用下，在所述刻蚀界面406的侧壁形成侧壁保护层408’，附着在所述刻蚀界406面的侧壁406a表面。其中，所述第二反应气体包括侧壁保护气体。接下来交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度。
进一步地，所述非等向性刻蚀步骤和侧壁保护步骤如上文所述交替进行，两者的执行时间比为大于5：1。本发明在非等向性刻蚀步骤上设置较多时间，这样可以保持刻蚀速率，并且由于非等向性刻蚀步骤也有侧壁保护作用同时进行，所以也一定程度上保证了硅通孔/硅沟槽的形貌不会产生锥形，因此可以执行较多时间。
优选地，所述所述非等向性刻蚀步骤和侧壁保护步骤的执行时间比为大于5：1，小于20:1。例如，包括6:1、7.2:1、9:1、12:1、13.5:1、18:1等。
进一步地，所述第一反应气体包括的刻蚀气体为SF6。
进一步地，所述第一反应气体包括的侧壁保护气体包括C4F8、O2、SiF4。
进一步地，所述第一反应气体中的刻蚀气体和侧壁保护气体的比例为4:1至2:1，例如3.8:1、3.2:1、2.35:1、2.58:1等。
进一步地，所述第一反应气体包括的侧壁保护气体包括C4F8或者O2。
进一步地，所述硅材料层上面还设置有掩膜层或者光刻胶层，用于作为掩膜对硅材料层进行刻蚀，从而形成硅通孔或者硅沟槽
进一步地，交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度以形成硅通孔或者沟槽400。
图5是根据本发明一个具体实施例的深硅刻蚀方法所制造的通孔/沟槽的形貌示意图。如图5所示，执行本发明的深硅刻蚀方法所得到的硅通孔/硅沟槽400深度深，并且其从上到下横向宽度都趋于一致，并未出现现有技术的侧壁呈现波浪形或者侧壁呈现锥形的问题。并且，本发明在兼顾硅通孔/硅沟槽400形貌的同时，保持了较高的刻蚀速度。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。此外，不应将权利要求中的任何附图标记视为限制所涉及的权利要求；“包括”一词不排除其它权利要求或说明书中未列出的装置或步骤；“第一”、“第二”等词语仅用来表示名称，而并不表示任何特定的顺序。

Claims (10)

1.一种深硅刻蚀方法，其特征在于，所述刻蚀方法包括如下步骤：
非等向性刻蚀步骤，提供第一反应气体在等离子体作用下对硅材料层进行刻蚀，并刻蚀至一定深度，以露出一刻蚀界面，所述刻蚀界面包括侧壁，所述第一反应气体包括刻蚀气体和侧壁保护气体，所述侧壁保护气体用于补偿所述刻蚀气体对该侧壁在横向方向上的刻蚀作用；
侧壁保护步骤，提供第二反应气体，在等离子体作用下，在所述刻蚀界面的侧壁形成侧壁保护层，附着在所述刻蚀界面的侧壁表面，所述第二反应气体包括侧壁保护气体；
交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度。
2.根据权利要求1所述的刻蚀方法，其特征在于，所述非等向性刻蚀步骤和侧壁保护步骤的执行时间比为大于5:1。
3.根据权利要求2所述的刻蚀方法，其特征在于，所述非等向性刻蚀步骤和侧壁保护步骤的执行时间比为大于5:1，小于20:1。
4.根据权利要求2所述的刻蚀方法，其特征在于，所述第一反应气体包括的刻蚀气体为SF6。
5.根据权利要求2所述的刻蚀方法，其特征在于，所述第一反应气体包括的侧壁保护气体包括C4F8、O2、SiF4。
6.根据权利要求4或5所述的刻蚀方法，其特征在于，所述第一反应气体中的刻蚀气体和侧壁保护气体的比例为4:1至2:1。
7.根据权利要求4所述的刻蚀方法，其特征在于，所述第二反应气体包括的侧壁保护气体包括C4F8或者O2。
8.根据权利要求1所述的刻蚀方法，其特征在于，所述硅材料层上面还设置有掩膜层或者光刻胶层。
9.根据权利要求1所述的刻蚀方法，其特征在于，交替循环所述非等向性刻蚀步骤和侧壁保护步骤，直到刻蚀到达目标深度以形成硅通孔或者沟槽。
10.根据权利要求1所述的刻蚀方法，其特征在于，所述刻蚀方法在电感耦合型等离子体刻蚀腔室中进行。
CN201410221761.XA 2014-05-23 2014-05-23 一种深硅刻蚀方法 Active CN105097440B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410221761.XA CN105097440B (zh) 2014-05-23 2014-05-23 一种深硅刻蚀方法
TW103143959A TWI570803B (zh) 2014-05-23 2014-12-16 A deep silicon etch method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410221761.XA CN105097440B (zh) 2014-05-23 2014-05-23 一种深硅刻蚀方法

Publications (2)

Publication Number Publication Date
CN105097440A true CN105097440A (zh) 2015-11-25
CN105097440B CN105097440B (zh) 2018-02-09

Family

ID=54577618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410221761.XA Active CN105097440B (zh) 2014-05-23 2014-05-23 一种深硅刻蚀方法

Country Status (2)

Country Link
CN (1) CN105097440B (zh)
TW (1) TWI570803B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215183A1 (en) * 2019-04-22 2020-10-29 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications
CN114477077A (zh) * 2022-02-11 2022-05-13 丹东华顺电子有限公司 一种硅的深槽刻蚀方法
CN116598254A (zh) * 2023-07-19 2023-08-15 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521275A (en) * 1982-07-06 1985-06-04 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
US5078833A (en) * 1989-07-21 1992-01-07 Sony Corporation Dry etching method
WO2014035820A1 (en) * 2012-08-27 2014-03-06 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101948494B (zh) * 2010-09-14 2012-11-21 河北华荣制药有限公司 一种腺苷钴胺提取方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521275A (en) * 1982-07-06 1985-06-04 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
US4521275B1 (en) * 1982-07-06 1997-10-14 Texas Instruments Inc Plasma etch chemistry for anisotropic etching of silicon
US5078833A (en) * 1989-07-21 1992-01-07 Sony Corporation Dry etching method
WO2014035820A1 (en) * 2012-08-27 2014-03-06 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215183A1 (en) * 2019-04-22 2020-10-29 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications
CN114477077A (zh) * 2022-02-11 2022-05-13 丹东华顺电子有限公司 一种硅的深槽刻蚀方法
CN116598254A (zh) * 2023-07-19 2023-08-15 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法
CN116598254B (zh) * 2023-07-19 2023-09-29 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法

Also Published As

Publication number Publication date
TWI570803B (zh) 2017-02-11
TW201545232A (zh) 2015-12-01
CN105097440B (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
US7226868B2 (en) Method of etching high aspect ratio features
CN103996593B (zh) 用于等离子体晶片处理的混合边缘环
JP4488999B2 (ja) エッチング方法およびエッチング装置
TWI518797B (zh) 用於鰭式場效電晶體之深寬比依存的沉積以改善閘極間隔物輪廓、鰭損耗及硬遮罩損耗
JP2007035860A (ja) 半導体装置の製造方法
CN107644812B (zh) 基片刻蚀方法
US9748366B2 (en) Etching oxide-nitride stacks using C4F6H2
CN109219866A (zh) 蚀刻方法
CN105097440A (zh) 一种深硅刻蚀方法
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
CN109804460A (zh) 深宽比依赖性降低的选择性蚀刻的方法
JP2015032597A (ja) プラズマエッチング方法
TWI633598B (zh) Plasma etching method
CN108573867B (zh) 硅深孔刻蚀方法
JP2014209515A (ja) エッチング方法
CN103137443A (zh) 无定形碳硬掩膜层的形成方法及刻蚀方法
CN106960812B (zh) 斜孔刻蚀方法
CN104925739A (zh) 二氧化硅的刻蚀方法
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
JP2023549813A (ja) シリコンチップのエッチング方法
WO2016177251A1 (zh) 一种干刻蚀方法
TW201442110A (zh) 一種在矽基底刻蝕通孔的方法
TWI512826B (zh) Dry etching method
KR102542167B1 (ko) 에칭 방법 및 플라즈마 처리 장치
WO2014206296A1 (zh) 基片刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.