CN105096792A - 自适应电压源、移位寄存器及其单元和一种显示器 - Google Patents
自适应电压源、移位寄存器及其单元和一种显示器 Download PDFInfo
- Publication number
- CN105096792A CN105096792A CN201410197747.0A CN201410197747A CN105096792A CN 105096792 A CN105096792 A CN 105096792A CN 201410197747 A CN201410197747 A CN 201410197747A CN 105096792 A CN105096792 A CN 105096792A
- Authority
- CN
- China
- Prior art keywords
- coupled
- pole
- module
- induction
- switching tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请公开了一种自适应电压源,包括:信号输出端以及用于串联在电压源和低电平之间的参考电阻形成电路和感应模块。感应模块包括感应端,感应端用于耦合至待感应晶体管,用于感应设备电路中待感应晶体管的阈值电压漂移;感应模块的等效电阻随感应到的阈值电压漂移增大而增大。信号输出端耦合至参考电阻形成电路和感应模块耦合的第一节点,用于输出自适应电压。通过感应模块感应到的阈值电压漂移,从而调整输出的自适应电压。基于该电路,本申请还公开了一种移位寄存器及其单元以及显示器。
Description
技术领域
本申请涉及电子电路领域,尤其涉及到一种自适应电压源、移位寄存器及其单元和一种显示器。
背景技术
近几年里,窄边框显示技术发展迅速,并且开始逐步成为主流的平板显示技术。尤其对于智能手机和平板等中小尺寸薄膜晶体管(TFT)显示屏而言,窄边框显示技术的应用更加广泛。窄边框显示技术的核心是TFT集成的栅扫描驱动电路(Gate-driveronArray,简称GOA)设计。采用GOA电路之后,不仅可以显著地缩小显示器的边框尺寸,使得整个TFT显示面板更加紧凑、美观,而且还可以减少TFT平板上行列驱动芯片的数量,以及相应的连接线数量。此外,显示模组的后道封装工艺也能够减少。于是,显示器的制造成本可以较大幅度地降低、由于后道模组工艺发生的不良率降低,TFT屏幕的可靠性也可能得到提高。此外,由于引出线数量减少,引线间节距不再严重地限制高分辨率显示器的实现。
随着智慧家庭概念的推广,高性能的大尺寸高分辨率TFT电视面板的需求被推高。这使得适用于电视面板上GOA电路设计的要求变得更加迫切。因此,研究新型的GOA电路对我国TFT产业而言意义重大,这不仅是因为电视面板是我国TFT产业发展的重点,而且在该领域我们具有更大的可能性积累新的知识产权,追赶国际先进水平。电视面板上的GOA设计更关注电路的可靠性。这是因为相比于中小尺寸显示面板,电视面板使用频次高,要求的产品寿命也更长。
然而,高性能高可靠的GOA的实现面临着许多难题。其中TFT的阈值电压随着栅偏压应力的漂移是GOA最重要的挑战。近十年来,国际上出现的GOA电路设计改进都是为了弥补TFT器件特性方面的不足,以提高GOA电路的可靠性。但是总的来说,现有提高GOA可靠性的方法还只是从TFT器件着手,主要抑制器件的电学特性漂移。
迄今为止所报道的各种GOA电路,对低电平维持TFT几乎均采用了恒定栅偏压模式。然而,从GOA电路的工作原理分析,这样的偏置导致相关TFT在很长时间一直处于无必要的过高的栅偏压状态下,使得TFT的阈值电压漂移过快,电路的寿命难以延长。以图12所示的GOA基本电路结构为例,几乎所有的GOA电路都包含以下3个基本模块:输入、输出和低电平维持模块。其中T100是输入器件;T200是输出器件,输出行线的扫描脉冲信号;T300和T400是低电平维持器件,一般而言T300和T400的栅极输入的高电平电压为恒定值。通常在TFT栅电极和源漏电极之间存在着相当大的交叠电容,如图12中所示的T200的CGD。在低电平维持期间,当T200漏端的时钟信号每次从低电平跳变为高电平时,原本处在低电平的T200栅电位由于CGD的耦合也将随之上升,如果这个上升不能得到有效控制,将使得T200进入亚阈区甚至导通,这将导致相当大的电流给输出端充电,输出端的低电平将不能维持。不过,此时,T300和T400处于导通态,分别抑制T200的栅电位上升和给输出端放电,维持了输出端的低电平。但是,TFT的一个主要问题是其阈值电压在电应力下随时间不断增加,从而导致导通能力不断减弱,这样,当其阈值电压从初始值(如VTH0)增加到某一临界值(如VTHC)后,T300和T400将不再能有效压制T200的栅电位上升和给输出端放电,电路因而失效。
由上述GOA电路工作原理可知,需要T300和T400栅过驱动电压(栅源电压与阈值电压之差)略大于差值(VGH–VTHC–VGL)才能确保电路正常工作,其中VGH和VGL分别为驱动T300和T400的时钟信号的高、低电平。但迄今所有的GOA电路中,低电平维持器件的驱动时钟信号的电平为恒定的,因此T300和T400的栅过驱动电压大部分时间内,特别是早期,远远大于差值(VGH–VTHC–VGL)。比如,VGH、VTHC、VTH0和VGL分别为25V、20V、3V和0V,则电路工作的早期,T300和T400的栅过驱动电压略大于5V即可,但过驱动电压的实际的值(VGH–VTH0–VGL)达到了22V。理论和实验研究均已经表明,TFT的阈值电压的漂移速度随过驱动电压的增加而显著增加。因此,在现行的GOA电路中,时钟信号的高电平为恒定的驱动方法造成了相关TFT阈值电压漂移过快,电路寿命难以延长。
发明内容
本申请提供一种自适应电压源、移位寄存器及其单元和一种显示器,以实现设备电路待感应晶体管的阈值电压漂移的感应并调节供给的电压。
根据本申请的第一方面,本申请提供一种自适应电压源,包括:用于串联在电压源和低电平之间的参考电阻形成电路和感应模块。其中,
感应模块包括感应端,感应端用于耦合至待感应晶体管,用于感应设备电路中待感应晶体管的阈值电压漂移;感应模块的等效电阻随感应到的阈值电压的增大而增大。
信号输出端从参考电阻形成电路和感应模块连接的第一节点引出,用于向设备电路输出自适应电压。
根据本申请的第三方面,本申请提供一种移位寄存器,包括:至少一个移位寄存器单元、隔离模块和上述自适应电压源。其中,
移位寄存器单元包括:
驱动模块,用于通过开关状态切换,将第一信号传送到移位寄存器单元的信号输出端,从而输出扫描信号;
输入模块,用于控制驱动模块切换开关状态;
低电平维持模块,用于通过开关状态切换,在该移位寄存器单元输出扫描信号后将驱动模块的信号输出端维持在低电平。
自适应电压源的感应端至低电平维持模块的低电平维持使能端;信号输出端、隔离模块和低电平维持使能端依次串联。
自适应电压源感应低电平维持模块的阈值电压,根据阈值电压调整输出给低电平维持使能端的供电电压。
根据本申请的第四方面,本申请提供一种显示器,包括:
由多个像素构成的二维像素阵列,以及与阵列中每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线;
数据驱动电路,为数据线提供数据信号;
栅极驱动电路,采用上述移位寄存器构成,为栅极扫描线提供栅极驱动信号。
本申请的有益效果是:根据本申请提供的自适应电压源,感应模块的阈值电压跟随待感应晶体管阈值电压的变化而变化,从而使得感应模块的等效电阻大小也随着改变。在参考电阻恒定的情况下,信号输出端输出的自适应电压与感应模块的等效电阻大小成正比,从而自适应地调节了传送给设备电路的自适应电压。
根据本申请提供的移位寄存器,通过自适应电压源感应低电平维持模块的阈值电压漂移,并依据感应的阈值电压调整输出给低电平维持使能端的供电电压,从而能够防止阈值电压漂移过快,延长了电路的寿命。
附图说明
图1为本申请实施例发明构思策略示意图;
图2为本申请实施例发明构思SPICE仿真结果示意图;
图3为本申请实施例一自适应电压源一种结构图;
图4为本申请实施例一自适应电压源第二种结构图;
图5为本申请实施例一自适应电压源第三种结构图;
图6为本申请实施例一自适应电压源工作时序图;
图7为本申请实施例二移位寄存器单元电路结构图;
图8为本申请实施例二移位寄存器单元工作时序图;
图9为本申请实施例二移位寄存器电路结构图;
图10为本申请实施例二移位寄存器电路仿真结果示意图;
图11为本申请实施例二还公开的一种显示器结构图;
图12为常规驱动情况下移位寄存器单元基本结构示意图。
具体实施方式
为使本申请的申请目的、技术方案和优点更加清楚,下面通过具体实施方式结合附图对本申请作进一步详细说明。
首先对一些术语进行说明:
本申请中的开关管为晶体管。
本申请中的晶体管可以为双极型晶体管或场效应晶体管。当晶体管为双极型晶体管时,其控制极是指双极型晶体管的基极,第一极可以为双极型晶体管的集电极或发射极,对应的第二极可以为双极型晶体管的发射极或集电极;当晶体管为场效应晶体管时,其控制极是指场效应晶体管的栅极,第一极可以为场效应晶体管的漏极或源极,对应的第二极可以为场效应晶体管的源极或漏极。显示器中的晶体管通常为一种场效应晶体管:薄膜晶体管(TFT)。下面以晶体管为场效应晶体管为例对本申请做详细的说明,在其它实施例中晶体管也可以是双极型晶体管。
交叠是指两路信号至少在某一相同时刻都处于有效电平状态,因此,不交叠为两路信号没有共同处于有效电平状态的时刻。
请参考图1,以移位寄存器单元为例对本实施例所依据的发明构思进行说明。图中,T1~T7为常规移位寄存器单元的逻辑功能实现器件,在低电平维持阶段,T5和T7在低电平维持使能端P获得使能信号后,将移位寄存器单元的信号输出端和驱动控制端Q耦合到低电平端,以保持其低电平VL。通常低电平维持使能端P的使能信号为高电平(由VDD提供),因此,T5和T7长期在高电平的作用下,可能会发生阈值电压漂移。当T5和T7发生阈值电压漂移时,低电平维持使能端P获得的使能信号也应当作相应的调整,以使得移位寄存器单元的信号输出端和驱动控制端Q可靠地耦合到低电平端。根据晶体管的电阻与其阈值电压的大小具有正相关的关系(阈值电压越大,电阻越大),基于此,一种可行的方案为:在参考电阻Rref上串联感应单元(譬如图1所示的T8),假设T8的电阻为RT8,则向低电平维持使能端P提供使能信号的VDD应为通过T8感应到的T5和/或T7的阈值电压从而改变T8的阻值RT8,进而实现了对VDD进行调整。
为了验证上述构思,采用IGZO-TFT(氧化铟镓锌薄膜晶体管)的特性建立模拟电路的SPICE模型。验证了T8跟随T5和T7发生阈值电压VTH漂移时,电压VDD的输出幅度能否自适应地调节,如图2所示。阈值电压VTH漂移值(图2中,ΔVTH所示)从0V、5V、10V依次增加到15V时,输出电压VDD的瞬态响应。从模拟结果来看,当VTH漂移值增加时,VDD的稳态值也几乎等量地增加。虽然VDD要经过一定的弛豫时间(settlingtime,~12ms)才能稳定,但是对于连续工作的设备,该弛豫时间仍然在整机能够接受的范围内。因此,图2的模拟结果证实了这种构思的功能正确。
基于上述构思,请参考图1,本实施例公开的一种自适应电压源,包括:参考电阻形成电路和感应模块1。其中,
参考电阻形成电路和感应模块1用于串联在电压源VH和低电平之间。
感应模块1包括感应端,感应端用于耦合至待感应晶体管Tx,用于感应设备电路中待感应晶体管Tx的阈值电压;感应模块1的等效电阻随感应到的阈值电压增大而增大。
信号输出端从参考电阻形成电路和感应模块1耦合的第一节点B引出,用于向设备电路输出自适应电压VDD。
在一种具体实施例中,参考电阻形成电路由参考电阻Rref实现,参考电阻Rref的一端用于耦合至电压源VH,另一端耦合至第一节点B。在这种构思中,因为VDD的值和Rref关系密切,Rref是一个基准的参考电阻,所以关键点是保持Rref的值恒定不变。理论上该基准电阻Rref可能由TFT工艺制备实现,但是在现有的氧化物TFT工艺,集成电路电阻的制备并不成熟,而且氧化物半导体本征地存在较多的氧空位,一方面这使得其电阻率偏小,于是氧化物半导体电阻占据的版图面积较大,另一方面氧化物半导体电阻也像TFT一样容易发生较严重的退化,于是影响自适应电压基准源的精度。氧化物TFT工艺难于集成恒定的Rref,因此,需要进一步设计一种电路来实现恒定的电阻阻值。
下面结合具体的实施例对本申请具体实施方式进行说明。
实施例一:
请参考图3,为本实施例自适应电压源结构图。该自适应电压源结构包括:用于串联在电压源VH和低电平端之间的感应模块1和参考电阻形成电路。其中,感应模块1包括感应单元TD3,感应单元TD3优选为三极管,在其它实施例中,也可以是由其它晶体管如二极管通过与其它元件连接/耦合等方式构成以具有三极管功能。在本实施例中,以感应单元TD3为薄膜晶体管为例进行说明,感应单元TD3的控制极(例如栅极)为感应模块1的感应端,用于耦合至待感应晶体管Tx,感应设备电路中待感应晶体管Tx的阈值电压漂移。
在一种具体实施例中,感应单元TD3的控制极(例如栅极)耦合至设备电路至少一个待感应晶体管Tx的控制极(例如栅极);感应单元TD3的第一极(例如漏极)耦合至第一节点B,第二极(例如源极)用于耦合至低电平端。感应模块1还可以包括第十开关管TD10,第十开关管TD10优选为三极管。请参考图4,感应单元TD3的控制极(例如栅极)耦合至第十开关管TD10的第二极(例如源极);第十开关管TD10的控制极(例如栅极)和第一极(例如漏极)耦合并用于耦合至设备电路至少一个待感应晶体管Tx的控制极(例如栅极),此时,感应单元TD3通过第十开关管TD10的传输而感应到设备电路中待感应晶体管Tx的阈值电压漂移。
需要说明的是,所称设备电路是指需要由本实施例自适应电压源感应阈值电压的电路,如栅极驱动电路、像素电路、运算放大器电路等;所称待感应晶体管Tx是指在设备电路中会发生阈值电压漂移的晶体管。需要说明的是,在其它实施例中,感应模块1也可以同时感应多个待感应晶体管Tx的阈值电压漂移,此时,需要分别将多个待感应晶体管Tx的控制极(例如栅极)并联并通过上述方式耦合至感应模块1的感应端。
在另一种具体实施例中,请参考图5,感应模块1包括感应单元TD3(优选为三极管)、光耦OC(例如TLP521-1)、第七开关管TD7(优选为三极管)、第一恒流源和第二恒流源。感应单元TD3的控制极(例如栅极)为感应模块1的感应端,用于耦合至待感应晶体管Tx,感应设备电路中待感应晶体管Tx的阈值电压漂移,具体可参照上述方式。感应单元TD3的第一极(例如漏极)和光耦OC的第一端耦合在第一恒流源;感应单元TD3的第二极(例如源极)和光耦OC的第二端用于耦合至低电平端。光耦OC的第四端和第七开关管TD7的控制极(例如栅极)耦合至第二恒流源;光耦OC的第三端和第七开关管TD7的第二极(例如源极)用于耦合至低电平端;第七开关管TD7的第一极(例如漏极)耦合至第一节点B。在一种具体实施例中,第一恒流源包括第八开关管TD8,优选为三极管。第八开关管TD8的第一极(例如漏极)和控制极(例如栅极)用于耦合至高电平端,第八开关管TD8的第二极(例如源极)耦合至感应单元TD3的第一极(例如漏极)和光耦OC的第一端。第二恒流源包括第九开关管TD9,优选为三极管。第九开关管TD9的第一极(例如漏极)和控制极(例如栅极)用于耦合至高电平端,第九开关管TD9的第二极(例如源极)耦合至光耦OC的第四端和第七开关管TD7的控制极(例如栅极)。在本实施例中,当待感应晶体管Tx的阈值电压抬高时,感应单元TD3的导通能力下降,在第一恒流源输出的电流恒定的情况下,更多的电流从光耦OC的第一端输入到第二端。于是光耦OC的下拉电流增加,第七开关管TD7的控制极(例如栅极)电位被拉低,使得第七开关管TD7的导通能力下降,于是第一节点B的电位被抬高,因此信号输出端输出的自适应电压VDD相应地上升。
在优选的实施例中,感应模块1还包括第二存储电容C2。第二存储电容C2并联在第一节点B和感应单元(TD3)的第二极(例如源极)之间。
需要说明的是,参考电阻形成电路也可以通过开关模块2实现,开关模块2包括:第一开关管TD1、第二开关管TD2和第一存储电容C1。第一开关管TD1的控制极(例如栅极)用于输入第一时钟信号第一极(例如漏极)用于输入电压源VH,第二极(例如源极)耦合至第二开关管TD2的第一极(例如漏极)形成第二节点A;第二开关管TD2的控制极(例如栅极)用于输入第二时钟信号第二极(例如源极)耦合至第一节点B;第一存储电容C1的一端耦合至第二节点A,第一存储电容C1的另一端用于耦合至低电平端。
第一开关管TD1响应第一时钟信号的有效电平导通将电压源VH输入第二节点A;第二开关管TD2响应第二时钟信号的有效电平导通将第一节点B耦合至第二节点A;第一时钟信号的有效电平与第二时钟信号的有效电平不交叠。在本实施例中,有效电平为高电平,在其它实施例中,也可以是其它能够导通第一开关管TD1或第二开关管TD2的电平。在优选的实施例中,第一时钟信号与第二时钟信号应具有相同的时钟周期T。
进一步,该自适应电压源还可以包括调节模块3,调节模块3耦合在第二节点A和信号输出端之间。具体地,调节模块3包括第四开关管TD4。第四开关管TD4的第一极(例如漏极)耦合至第二节点A;第四开关管TD4的第二极(例如源极)耦合至信号输出端,用于输出自适应电压VDD;第四开关管TD4的控制极(例如栅极)耦合至第二节点A或者第一节点B,在优选的实施例中,第四开关管TD4的控制极(例如栅极)耦合至第一节点B。在另一种具体实施例中,调节模块3还可以优选包括第五开关管TD5,第五开关管TD5的控制极(例如栅极)耦合至感应模块1的感应端,第五开关管TD5的第一极(例如漏极)耦合至信号输出端,第五开关管TD5的第二极(例如源极)用于耦合至低电平端。
为了对信号输出端输出的自适应电压VDD进行滤波,在一种具体实施例中,调节模块3还可以包括滤波电容C3。滤波电容C3一端耦合在信号输出端,另一端用于耦合至低电平端。
请参考图6,为本实施例自适应电压源工作时序图。需要说明的是,当设备电路中存在不交叠的时钟时,第一时钟信号和第二时钟信号可以由设备电路中任意的不交叠时钟信号。下面结合图3、图4和图6对本实施例自适应电压源工作过程予以说明。
在第二时钟信号为低电平期间:由于第二时钟信号为低电平,第二开关管TD2未被导通,因此,第二节点A和第一节点B处于隔离状态。如果第一时钟信号为高电平,第一开关管TD1在第一时钟信号高电平的作用下导通,外接的电压源VH通过导通的第一开关管TD1输出充电电流,向第二节点A充电,于是,第一存储电容C1上电荷累积,第二节点A的电位VA被抬高。当第一时钟信号由高电平变为低电平时,第一开关管TD1断开,第二节点A充电结束,此时第二节点A的电位VA将保持充电结束时的电位值。需要说明的是,一方面由于第一开关管TD1的电阻和第一存储电容C1的限制,另一方面第一时钟信号的高电平时间长度较短,因此,第二节点A的电位VA并不能完全达到与外接的电压源VH相等的电位值。需要说明的是,在设备电路的作用下,耦合到设备电路的感应单元TD3可能会处于弱开启状态,但是由于第二存储电容C2的电荷保持作用,第一节点B几乎保持原有的电平状态。
在第一时钟信号为低电平期间:如果第二时钟信号为低电平,第一开关管TD1和第二开关管TD2均未被导通,第二节点A的电位VA和第一节点B的电位VB均保持各自的电位值。在第一时钟信号为低电平期间,当第二时钟信号为高电平时,第二开关管TD2被导通,于是第二节点A和第一节点B通过第二开关管TD2耦合在一起,从而使得第一存储电容C1和第二存储电容C2发生电荷共享,具体为:第二节点A的电位VA下降,第一节点B的电位VB上升,换言之,部分电荷从第一存储电容C1转移到第二存储电容C2上。
由于第一时钟信号和第二时钟信号没有高电平交叠,因此,在一个时钟周期T期间,第二节点A先被电压源VH充电,而后第二节点A和第一节点B被耦合在一起使得第一存储电容C1与第二存储电容C2共享电荷。需要说明的是,第一时钟信号和第二时钟信号的高电平到来时间先后顺序不需要限定,在其它实施例中,如果第二时钟信号的高电平到来时间先于第一时钟信号的高电平到来时间,则第二节点A和第一节点B先被耦合在一起使得第一存储电容C1与第二存储电容C2共享电荷,而后第二节点A先被电压源VH充电。
在经过若干个时钟周期T后,第二节点A的电位VA和第一节点B的电位VB逐渐趋于一个相等的电压值VAB。电压值VAB与开关模块1(第一存储电容C1、第一开关管TD1、第二开关管TD2及感应单元TD3的等效电阻有关,具体为:其中,REQ为感应单元TD3的等效电阻,R12为开关模块1的等效电阻。由于信号输出端耦合至第二节点A,因此自适应电压VDD=VA,若干周期后,在本实施例中:
开关模块1的等效电阻R12可以近似地表示为:
式(2)表明,开关模块1的等效电阻R12由时钟周期T与第一存储电容C1的比值决定,与第一开关管TD1或者第二开关管TD2的阈值电压、迁移率等几乎无关。即使第一开关管TD1和/或第二开关管TD2发生了一定程度的退化,只要它们还具有一定的导通能力,开关模块1的等效电阻R12的值仍然较为准确,几乎独立于晶体管的电学特性。于是,当感应单元TD3的阈值电压较大时,其等效电阻REQ较大,因此根据式(1),电压值VAB即自适应电压VDD更大。这样可以提高自适应电压源的精度。
需要说明的是,调节模块4的主要作用是:
一方面,进一步调节输出自适应电压VDD:当感应单元TD3的阈值电压较小时,感应单元TD3的等效电阻REQ较小,于是第一节点B的平均电位VB较小,从而第四开关管TD4的导通能力较弱,输出较小的自适应电压VDD;而当感应单元TD3的阈值电压较大时,感应单元TD3下拉第一节点B电位的能力减弱,于是输出较大的自适应电压VDD的值。在优选的实施例中,第四开关管TD4的控制极(例如栅极)应耦合至第一节点B。同理,在另一种具体实施例中,第五开关管TD5也起到类似的调节作用。
另一方面,在一种具体实施例中,调节模块4还可以通过滤波电容C3对输出的自适应电压VDD进行滤波。
本实施例利用开关模块2实现恒定的等效电阻R12,该等效电阻即为参考电阻形成电路中所需的基准参考电阻,依据晶体管的等效电阻REQ与其阈值电压正相关的特性,通过感应单元TD3感应设备电路中待感应晶体管的阈值电压,以实现基于待感应晶体管的阈值电压漂移对电压源VH的分压,从而实现了输出给设备电路的自适应电压VDD的调节。
实施例二:
实施例一公开的自适应电压源适用于任何基于晶体管的阈值电压调节供电电压的设备电路,以移位寄存器单元为例进行说明。请参考图7,为本实施例公开的移位寄存器单元电路结构图。该移位寄存器单元包括:驱动模块20、输入模块10、低电平维持模块30和上述自适应电压源40。其中,
驱动模块20,用于通过开关状态切换,将第一信号VA传送到移位寄存器单元的信号输出端,从而输出扫描信号。在其驱动控制端Q充电获得驱动电压后,将第一信号VA传送到移位寄存器单元的信号输出端。在一种具体实施例中,驱动模块20可以包括用于耦合到移位寄存器单元的信号输出端的第二晶体管T2和用于存储驱动控制端Q电荷的电容Cs,在其它实施例中,也可以是其它现有的驱动方式。
输入模块10,用于控制驱动模块20切换开关状态。例如用于从第一脉冲信号输入端输入第一脉冲信号VI1,给驱动模块20的驱动控制端Q充电提供驱动电压;还用于从第二脉冲信号输入端输入第二脉冲信号VI2,将移位寄存器单元的信号输出端和驱动控制端Q耦合至低电平端。在一种具体实施例中,输入模块10可以包括用于输入第一脉冲信号VI1的第一晶体管T1和用于输入第二脉冲信号VI2的第三晶体管T3,在其它实施例中,也可以是其它现有的输入方式。
低电平维持模块30,用于通过开关状态切换,在该移位寄存器单元输出扫描信号后将驱动模块20的信号输出端维持在低电平。在其低电平维持使能端P获得使能信号VP后,将移位寄存器单元的信号输出端和驱动控制端Q耦合到低电平端。在本实施例中,所称使能信号VP为高电平信号。在一种具体实施例中,低电平维持模块30包括第五晶体管T5和第七晶体管T7,第五晶体管T5的控制极(例如栅极)和第七晶体管T7的控制极(例如栅极)耦合到低电平维持使能端P,第五晶体管T5的控制极(例如栅极)和第七晶体管T7的第二极(例如源极)用于耦合到低电平端;第五晶体管T5的第一极(例如漏极)耦合到驱动控制端Q;第七晶体管T7的第一极(例如漏极)耦合到移位寄存器单元的信号输出端。当然,在另一种实施例中,低电平维持使能端P和低电平端之间还可以进一步耦合第六晶体管T6,第六晶体管T6的控制极(例如栅极)耦合到驱动控制端Q,用于在自举阶段将T5和T7关断。在其它实施例中,也可以是其它现有的低电平维持方式。
需要说明的是,上述各个模块只是以示例的方式原理性地阐述移位寄存器单元,各模块均可采用现有的技术方案,因此,上述各模块中,有些细节并未详细描述,本领域普通技术人员依据现有的技术方案能够实现移位寄存器单元各模块之间的连接。当然,在现有技术中,为了实现对移位寄存器单元的信号输出端的输出信号VO进行滤波等,在移位寄存器单元的信号输出端还可以进一步耦合用于滤波的电容CL和电阻RL。
自适应电压源40,自适应电压源的信号输出端耦合至低电平维持使能端P,用于向低电平维持使能端P传输自适应电压VDD。感应模块1的感应端耦合至低电平维持使能端P,感应模块1的第二端耦合至第五晶体管T5的控制极(例如栅极)和第七晶体管T7的第二极(例如源极)。自适应电压源感应低电平维持模块30的阈值电压(如第五晶体管T5和第七晶体管T7的阈值电压),根据阈值电压调整输出给低电平维持使能端P的供电电压。
需要说明的是,在本实施例中,由于感应模块1的感应端与自适应电压源的信号输出端耦合在移位寄存器单元的同一端口,低电平维持使能端P。为了防止移位寄存器单元中不稳定的信号对自适应电压源造成影响,应当在自适应电压源的信号输出端和低电平维持使能端P之间串联隔离模块。隔离模块可以拖过电容、电感、互感或其它方式实现,在优选的实施例中,隔离模块包括第四晶体管T4,第四晶体管T4耦合在自适应电压源的信号输出端和低电平维持使能端P之间。具体为:第四晶体管T4的第二极(例如源极)耦合到低电平维持使能端P,第一极(例如漏极)与控制极(例如栅极)耦合到自适应电压源的信号输出端。第四晶体管T4用于向低电平维持使能端P传输自适应电压VDD。
请参考图8,图8为上述移位寄存器单元的工作时序图。其中,VA、VB、VC和VD用于向移位寄存器单元提供所需的时钟信号,在优选的实施例中,VA、VB、VC和VD具有相同的时钟周期T。自适应电压源中的第一时钟信号φ1和第二时钟信号φ2也可以由该四路中任意两路不交叠的信号提供,譬如VA和VD、VA和VC等。在本实施例中,在低电平维持阶段,电压源VH应保持高电平,可以由外界的电源提供,也可以由VA、VB、VC和VD提供,或者其它能够保持电压源VH为高电平的方式实现。
移位寄存器单元响应第一脉冲信号VI1高电平信号开始工作;当第二脉冲信号VI2高电平信号到来后,进入低电平维持阶段,本级移位寄存器单元处于非选通状态,移位寄存器单元的低电平维持使能端P的电位VP通过自适应电压源40输出的自适应电压VDD保持高电平(在本实施例中,可以近似地认为VP=VDD),从而维持了移位寄存器单元的信号输出端的输出信号VO及驱动控制端Q的电位VQ为低电平。在低电平维持阶段,感应单元TD3感应第五晶体管T5和第七晶体管T7的阈值电压漂移:当第五晶体管T5和第七晶体管T7的阈值电压大时,感应单元TD3的阈值电压也相应地增加,继而增加了TD3的等效电阻REQ,而开关模块2的等效电阻R12恒定,因此,感应单元TD3的分压,即自适应电压VDD相应地增高,从而增高了低电平维持使能端P的电位VP;反之,当第五晶体管T5和第七晶体管T7的阈值电压小时,低电平维持使能端P的电位VP也相应地降低。
采用上述自适应电压源可以有效地调节移位寄存器单元的低电平维持使能端P的电位VP,能够得到有效地补偿执行低电平维持工作的晶体管的阈值电压漂移,从而使得该晶体管获得较长的工作寿命。
本实施例还公开了一种移位寄存器,请参考图9,包括:
多个级联的移位寄存器单元SSC。
多条时钟线(CLK1、CLK2、CLK3和CLK4),用于向各级移位寄存器单元SSC传输所需时钟信号。
启动信号线STV,耦合至首级移位寄存器单元SSC的第一脉冲信号输入端,用于向首级移位寄存器单元SSC发送启动信号以启动移位寄存器开始工作。
自适应电压源,在优选的实施例中,自适应电压源所需的时钟信号可以通过时钟信号输入端选择性地耦合至时钟线CLK1、CLK2、CLK3和/或CLK4;自适应电压源的感应端通过感应线耦合至各级移位寄存器单元SSC的低电平维持使能端P;感应模块1的第二端耦合至各级移位寄存器单元SSC的低电平端;自适应电压源的信号输出端耦合至各级移位寄存器单元SSC的低电平维持使能端P,输出的自适应电压VDD用于向各级移位寄存器单元SSC提供使能信号VP。
本实施例中,自适应电压源为各级移位寄存器单元SSC所共有,这种设计的合理性在于:一方面,非晶薄膜晶体管的均匀性好;另一方面移位寄存器阵列的各级移位寄存器单元SSC的低电平维持晶体管经历着相同的电学应力条件,所以各级移位寄存器单元SSC低电平维持晶体管的阈值电压漂移值也高度地一致。于是,只需要抽取例如第一级移位寄存器单元SSC的阈值电压VTH,其余各级移位寄存器单元SSC电路都公用第一级移位寄存器单元SSC电路提取出来的VTH,从而精简了电路结构,减少了电路的复杂度和版图面积。图10示意了该移位寄存器自适应补偿效果的模拟结果。其中,表示第n级移位寄存器单元SSC信号输出端的输出信号,n为正整数;为第n级移位寄存器单元SSC驱动控制端Q的电位。图10证明了所设计的自适应电压补偿移位寄存器电路的功能正常。
本实施例还公开了一种显示器。如图11所示,包括:
显示面板100,显示面板100包括由多个二维像素构成的二维像素阵列,以及与每个像素相连的第一方向(例如横向)的多条栅极扫描线和第二方向(例如纵向)的多条数据线。像素阵列中的同一行像素均连接到同一条栅极扫描线,而像素阵列中的同一列像素则连接到同一条数据线。显示面板100可以是液晶显示面板、有机发光显示面板、电子纸显示面板等,而对应的显示装置可以是液晶显示器、有机发光显示器、电子纸显示器等。
栅极驱动电路200,栅极驱动电路200中栅极驱动单元电路的栅极扫描信号输出端耦合到显示面板100中与其对应的栅极扫描线,用于对像素阵列的逐行扫描,栅极驱动电路200可以通过焊接与显示面板100相连或者集成于显示面板100内。该栅极驱动电路200采用上述实施例提供的移位寄存器。在一种具体实施例中,栅极驱动电路200可以布置在显示面板100的一侧;在优选的实施例中,采用成对的栅极驱动电路200,布置在显示面板100的两侧。
数据驱动电路400,用于产生图像数据信号,并将其输出到显示面板100中与其对应的数据线上,通过数据线传输到对应的像素单元内以实现图像灰度。
时序产生电路300,用于产生栅极驱动电路200所需的各种控制信号。
本实施例公开的移位寄存器,通过增加自适应电压源,从而具有如下特点:
(1)传统移位寄存器电路的栅偏置恒定,由于低电平维持晶体管的阈值电压漂移速度快,容易导致电路失效、寿命短。通过增加的自适应电压源感应晶体管的阈值电压漂移,利用开关电容技术形成了等效电阻R12,引入电压反馈环路调节栅偏置电压以补偿晶体管的阈值电压漂移,从而延长移位寄存器的寿命。
(2)根据非晶薄膜晶体管的电学特性均匀,同时各级移位寄存器单元电路中的低电平维持晶体管的电学应力状态相同的特点。各级移位寄存器单元共享自适应电压源,不仅精简了移位寄存器电路架构,而且功耗较低。
(3)通过本实施例公开的移位寄存器电路中,极大地降低了显示模组外接引线的数量,而且不需要增加额外的电平线和控制线。相比于常规的移位寄存器电路,本实施例公开的移位寄存器的电路成本增加较小,且有效地增加了电路的可靠性。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换。
Claims (15)
1.一种自适应电压源,其特征在于,包括:
用于串联在电压源(VH)和低电平之间的参考电阻形成电路和感应模块(1);
感应模块(1)包括感应端,所述感应端用于耦合至待感应晶体管(Tx),用于感应设备电路中待感应晶体管(Tx)的阈值电压漂移;所述感应模块(1)的等效电阻随感应到的阈值电压漂移增大而增大;
信号输出端从参考电阻形成电路和感应模块(1)连接的第一节点(B)引出,用于向设备电路输出自适应电压(VDD)。
2.如权利要求1所述的自适应电压源,其特征在于,所述感应模块(1)包括感应单元(TD3),感应单元(TD3)的控制极为感应模块(1)的感应端,用于耦合至待感应晶体管(Tx),感应设备电路中待感应晶体管(Tx)的阈值电压漂移;感应单元(TD3)的第一极耦合至第一节点(B),第二极用于耦合至低电平端。
3.如权利要求2所述的自适应电压源,其特征在于,所述感应模块(1)还包括第十开关管(TD10);所述感应单元(TD3)的控制极耦合至第十开关管(TD10)的第二极;第十开关管(TD10)的控制极和第一极耦合并用于耦合至待感应晶体管(Tx),感应设备电路中待感应晶体管(Tx)的阈值电压漂移。
4.如权利要求1所述的自适应电压源,其特征在于,所述感应模块(1)包括感应单元(TD3)、光耦(OC)、第七开关管(TD7)、第一恒流源和第二恒流源;
所述感应单元(TD3)的控制极为感应模块(1)的感应端,用于耦合至待感应晶体管(Tx),感应设备电路中待感应晶体管(Tx)的阈值电压漂移;感应单元(TD3)的第一极和光耦(OC)的第一端耦合在第一恒流源;感应单元(TD3)的第二极和光耦(OC)的第二端用于耦合至低电平端;
光耦(OC)的第四端和第七开关管(TD7)的控制极耦合至第二恒流源;光耦(OC)的第三端和第七开关管(TD7)的第二极用于耦合至低电平端;
第七开关管(TD7)的第一极耦合至第一节点(B)。
5.如权利要求4所述的自适应电压源,其特征在于,所述第一恒流源包括第八开关管(TD8);第八开关管(TD8)的第一极和控制极用于耦合至高电平端,第八开关管(TD8)的第二极耦合至感应单元(TD3)的第一极和光耦(OC)的第一端;和/或,
所述第二恒流源包括第九开关管(TD9);第九开关管(TD9)的第一极和控制极用于耦合至高电平端,第九开关管(TD9)的第二极耦合至光耦(OC)的第四端和第七开关管(TD7)的控制极。
6.如权利要求2-5任意一项所述的自适应电压源,其特征在于,所述感应模块(1)还包括第二存储电容(C2);所述第二存储电容(C2)并联在第一节点(B)和感应单元(TD3)的第二极之间。
7.如权利要求2-5任意一项所述的自适应电压源,其特征在于,所述感应单元(TD3)为晶体管。
8.如权利要求1-7任意一项所述的自适应电压源,其特征在于,所述参考电阻形成电路由参考电阻(Rref)实现,参考电阻(Rref)的一端用于耦合至电压源(VH),另一端耦合至第一节点(B)。
9.如权利要求1-7任意一项所述的自适应电压源,其特征在于,所述参考电阻形成电路由开关模块(2)实现,所述开关模块(2)包括:第一开关管(TD1)、第二开关管(TD2)和第一存储电容(C1);第一开关管(TD1)的控制极用于输入第一时钟信号第一极用于输入电压源(VH),第二极耦合至第二开关管(TD2)的第一极形成第二节点(A);第二开关管(TD2)的控制极用于输入第二时钟信号第二极耦合至第一节点(B);第一存储电容(C1)的一端耦合至第二节点(A),第一存储电容(C1)的另一端用于耦合至低电平端;
所述第一开关管(TD1)响应第一时钟信号的有效电平导通将电压源(VH)输入第二节点(A);所述第二开关管(TD2)响应第二时钟信号的有效电平导通将第一节点(B)耦合至第二节点(A);所述第一时钟信号的有效电平与所述第二时钟信号的有效电平不交叠。
10.如权利要求9所述的自适应电压源,其特征在于,第一节点(B)和信号输出端之间还包括:调节模块(3);
所述调节模块(3)包括第四开关管(TD4);第四开关管(TD4)的第一极耦合至第二节点(A);第四开关管(TD4)的第二极耦合至信号输出端,用于输出自适应电压(VDD);第四开关管(TD4)的控制极耦合至第二节点(A)或者第一节点(B)。
11.如权利要求10所述的自适应电压源,其特征在于,所述调节模块(4)还包括滤波电容(C3);滤波电容(C3)一端耦合在信号输出端,另一端用于耦合至低电平端。
12.如权利要求11所述的自适应电压源,其特征在于,所述调节模块(4)还包括第五开关管(TD5);第五开关管(TD5)的控制极耦合至感应模块(1)的感应端,第五开关管(TD5)的第一极耦合至信号输出端,第五开关管(TD5)的第二极用于耦合至低电平端。
13.一种移位寄存器,包括至少一个移位寄存器单元,移位寄存器单元包括:
驱动模块(20),用于通过开关状态切换,将第一信号(VA)传送到移位寄存器单元的信号输出端,从而输出扫描信号;
输入模块(10),用于控制驱动模块(20)切换开关状态;
低电平维持模块(30),用于通过开关状态切换,在该移位寄存器单元输出扫描信号后将驱动模块(20)的信号输出端维持在低电平;
其特征在于,移位寄存器还包括:
隔离模块和如权利要求1-12任意一项所述的自适应电压源;所述自适应电压源的感应端至低电平维持模块(30)的低电平维持使能端(P);信号输出端、隔离模块和低电平维持使能端(P)依次串联;
所述自适应电压源感应低电平维持模块(30)的阈值电压,根据阈值电压调整输出给低电平维持使能端(P)的供电电压。
14.如权利要求13所述的移位寄存器,其特征在于,所述隔离模块包括第四晶体管(T4),第四晶体管(T4)的第二极耦合到低电平维持使能端(P),第一极与控制极耦合到信号输出端。
15.一种显示器,包括由多个像素构成的二维像素阵列,以及与阵列中每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线;
数据驱动电路,为数据线提供数据信号;
栅极驱动电路,为所述栅极扫描线提供栅极驱动信号;
其特征在于,所述栅极驱动电路采用如权利要求14所述的移位寄存器构成。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410197747.0A CN105096792B (zh) | 2014-05-12 | 2014-05-12 | 自适应电压源、移位寄存器及其单元和一种显示器 |
US15/126,929 US9886050B2 (en) | 2014-05-12 | 2014-11-14 | Adaptive voltage source, shift register and unit thereof, and display |
PCT/CN2014/091123 WO2015172542A1 (zh) | 2014-05-12 | 2014-11-14 | 自适应电压源、移位寄存器及其单元和一种显示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410197747.0A CN105096792B (zh) | 2014-05-12 | 2014-05-12 | 自适应电压源、移位寄存器及其单元和一种显示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105096792A true CN105096792A (zh) | 2015-11-25 |
CN105096792B CN105096792B (zh) | 2017-10-31 |
Family
ID=54479268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410197747.0A Active CN105096792B (zh) | 2014-05-12 | 2014-05-12 | 自适应电压源、移位寄存器及其单元和一种显示器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9886050B2 (zh) |
CN (1) | CN105096792B (zh) |
WO (1) | WO2015172542A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106023919A (zh) * | 2016-06-30 | 2016-10-12 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、驱动电路和显示装置 |
CN107578026A (zh) * | 2017-09-15 | 2018-01-12 | 京东方科技集团股份有限公司 | 指纹检测电路、指纹检测电路的检测方法和指纹传感器 |
CN110010079A (zh) * | 2018-06-14 | 2019-07-12 | 友达光电股份有限公司 | 栅极驱动装置 |
TWI689904B (zh) * | 2018-06-14 | 2020-04-01 | 友達光電股份有限公司 | 閘極驅動裝置 |
CN111090928A (zh) * | 2019-11-19 | 2020-05-01 | 复旦大学 | 一种针对tft阈值电压漂移的spice仿真方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104795013B (zh) * | 2015-04-14 | 2017-08-29 | 北京大学深圳研究生院 | 移位寄存器及其单元和一种显示装置 |
CN104821146B (zh) * | 2015-04-24 | 2017-05-24 | 北京大学深圳研究生院 | 栅极驱动电路及其单元和一种显示装置 |
JP2016224187A (ja) * | 2015-05-28 | 2016-12-28 | 株式会社ジャパンディスプレイ | 表示装置 |
KR102555084B1 (ko) * | 2015-12-30 | 2023-07-13 | 엘지디스플레이 주식회사 | 게이트 구동 모듈 및 게이트 인 패널 |
US10217429B1 (en) * | 2017-10-25 | 2019-02-26 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | GOA circuit |
CN110262616B (zh) * | 2019-05-22 | 2021-01-15 | 西安理工大学 | 一种超细粒度控制门级单元电源供应的方法 |
CN115862549A (zh) * | 2021-09-27 | 2023-03-28 | 乐金显示有限公司 | 栅极驱动电路以及包括栅极驱动电路的显示面板 |
CN115148141B (zh) * | 2022-06-27 | 2023-03-03 | 绵阳惠科光电科技有限公司 | 栅极驱动电路、栅极驱动方法和显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030210239A1 (en) * | 2002-04-03 | 2003-11-13 | Seiko Epson Corporation | Drive circuit for electro-optical device, method of driving electro-optical device,electro-optical apparatus, and electronic appliance |
CN102435859A (zh) * | 2011-09-21 | 2012-05-02 | 常州大学 | 基于交流压降平衡的微小电容测量电路及测量方法 |
CN203261550U (zh) * | 2012-11-21 | 2013-10-30 | 孙月静 | 发光二极管驱动升压变换器电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
KR20080097620A (ko) * | 2007-05-02 | 2008-11-06 | 삼성전자주식회사 | 구동칩 및 이를 구비하는 표시 장치 |
EP2174316A1 (en) * | 2007-07-24 | 2010-04-14 | Koninklijke Philips Electronics N.V. | A shift register circuit having threshold voltage compensation |
CN101359440B (zh) * | 2007-07-31 | 2013-02-06 | 奇美电子股份有限公司 | 改善阈值电压偏移的补偿电路及其方法 |
WO2010116778A1 (ja) * | 2009-04-08 | 2010-10-14 | シャープ株式会社 | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 |
KR101966381B1 (ko) * | 2012-09-28 | 2019-04-05 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 평판표시장치 |
KR101441958B1 (ko) * | 2012-09-28 | 2014-09-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 보상회로를 포함하는 액정표시장치 |
-
2014
- 2014-05-12 CN CN201410197747.0A patent/CN105096792B/zh active Active
- 2014-11-14 WO PCT/CN2014/091123 patent/WO2015172542A1/zh active Application Filing
- 2014-11-14 US US15/126,929 patent/US9886050B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030210239A1 (en) * | 2002-04-03 | 2003-11-13 | Seiko Epson Corporation | Drive circuit for electro-optical device, method of driving electro-optical device,electro-optical apparatus, and electronic appliance |
CN102435859A (zh) * | 2011-09-21 | 2012-05-02 | 常州大学 | 基于交流压降平衡的微小电容测量电路及测量方法 |
CN203261550U (zh) * | 2012-11-21 | 2013-10-30 | 孙月静 | 发光二极管驱动升压变换器电路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106023919A (zh) * | 2016-06-30 | 2016-10-12 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、驱动电路和显示装置 |
CN107578026A (zh) * | 2017-09-15 | 2018-01-12 | 京东方科技集团股份有限公司 | 指纹检测电路、指纹检测电路的检测方法和指纹传感器 |
CN107578026B (zh) * | 2017-09-15 | 2020-11-27 | 京东方科技集团股份有限公司 | 指纹检测电路、指纹检测电路的检测方法和指纹传感器 |
CN110010079A (zh) * | 2018-06-14 | 2019-07-12 | 友达光电股份有限公司 | 栅极驱动装置 |
TWI689904B (zh) * | 2018-06-14 | 2020-04-01 | 友達光電股份有限公司 | 閘極驅動裝置 |
CN110010079B (zh) * | 2018-06-14 | 2020-10-23 | 友达光电股份有限公司 | 栅极驱动装置 |
CN111090928A (zh) * | 2019-11-19 | 2020-05-01 | 复旦大学 | 一种针对tft阈值电压漂移的spice仿真方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105096792B (zh) | 2017-10-31 |
US9886050B2 (en) | 2018-02-06 |
WO2015172542A1 (zh) | 2015-11-19 |
US20170097650A1 (en) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105096792A (zh) | 自适应电压源、移位寄存器及其单元和一种显示器 | |
CN103971640B (zh) | 一种像素驱动电路及其驱动方法和显示装置 | |
CN104766580B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路和显示装置 | |
CN106104665B (zh) | 显示装置 | |
CN104409038B (zh) | 栅极驱动电路及其单元和一种amoled显示器 | |
CN106104664B (zh) | 显示装置及其驱动方法 | |
CN104112427B (zh) | 像素电路及其驱动方法和显示装置 | |
US11335293B2 (en) | Shift register unit, method of driving shift register unit, gate drive circuit, and display device | |
CN103440840B (zh) | 一种显示装置及其像素电路 | |
CN103700357B (zh) | 移位寄存器单元及其驱动方法、移位寄存器和显示装置 | |
US11227524B2 (en) | Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device | |
CN104318883B (zh) | 移位寄存器及其单元、显示器和阈值电压补偿电路 | |
CN108281124A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
US20140093028A1 (en) | Shift register unit and driving method thereof, shift register and display apparatus | |
CN104217763A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN107610640A (zh) | 一种阵列基板及驱动方法、显示面板和显示设备 | |
CN104715723A (zh) | 显示装置及其像素电路和驱动方法 | |
CN103617775B (zh) | 移位寄存器单元、栅极驱动电路及显示器 | |
CN102842281A (zh) | 像素电路、显示装置、电子设备、和驱动像素电路的方法 | |
CN104575429A (zh) | 移位寄存器单元及驱动方法、栅极驱动电路和显示装置 | |
US10204586B2 (en) | Gate driver on array (GOA) circuits and liquid crystal displays (LCDs) | |
CN104008738B (zh) | 显示面板与栅极驱动器 | |
CN103208262A (zh) | 栅极驱动电路以及具有栅极驱动电路的显示装置 | |
CN106228942B (zh) | 用于液晶显示器的栅极驱动电路 | |
CN106652901B (zh) | 驱动电路及使用其的显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |