CN105072808A - 高精度封装基板的蚀刻补偿方法 - Google Patents

高精度封装基板的蚀刻补偿方法 Download PDF

Info

Publication number
CN105072808A
CN105072808A CN201510400705.7A CN201510400705A CN105072808A CN 105072808 A CN105072808 A CN 105072808A CN 201510400705 A CN201510400705 A CN 201510400705A CN 105072808 A CN105072808 A CN 105072808A
Authority
CN
China
Prior art keywords
compensation
graphs
packaging
pad
precision
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510400705.7A
Other languages
English (en)
Other versions
CN105072808B (zh
Inventor
宋阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510400705.7A priority Critical patent/CN105072808B/zh
Publication of CN105072808A publication Critical patent/CN105072808A/zh
Application granted granted Critical
Publication of CN105072808B publication Critical patent/CN105072808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是一种适用于高精度封装基板的蚀刻补偿方法，它根据基板的版图设计把所有设计图形元素按照图形类型进行分类；根据相邻图形的设计逻辑把所有导线打断成多段；然后先根据图形类型和间距，对设计为同一层的每种图形进行最佳补偿值的计算；再根据最小间距进行修正，确定修正后补偿值；以修正后补偿值对每种图形进行补偿：球形阵列焊盘和绑定焊盘对称补偿，导线两边分别补偿，表面贴装焊盘四边分别补偿；最后对进行动态补偿的层次的每种图形，进行最小间距的分析检查，确定补偿结果。本发明采用分区动态蚀刻补偿的设计方案，提高了封装基板上整板的图形精度、信号传输精度，降低了加工成本，同时也提高了封装基板的图形精度及后续封装的可靠性。

Description

高精度封装基板的蚀刻补偿方法
技术领域
本发明涉及一种高精度封装基板的蚀刻补偿方法，属于微电子先进封装技术领域。
背景技术
随着电子技术的高速发展，对于电路板的要求越来要高，尤其是封装基板，对于高精度、高密度，并且对封装基板外层线路的阻抗控制和线宽公差要求越来越严，因此对于蚀刻设备要有稳定、均匀的加工能力。但是，对于高密度、高精度的封装基板，常规的蚀刻补偿方法难以满足高速发展的密集线、孤立线的线宽精度要求，会出现不同区域、不同类型的线路、不同种类图形的成品图形尺寸差异较大，加工图形精度能力比较低，不能满足终端要求。
现有的封装基板蚀刻补偿方法大部分都是根据工艺流程和板材铜厚，选择一个补偿值（蚀刻工艺提供，折中的补偿值），进行整板统一补偿。对于整板统一补偿，会出现以下问题：
1、不同结构图形的蚀刻差异大，线宽公差控制能力差，折中的补偿值受到最小间距的限制，而选择较大的补偿值，导致线宽精度/间距能力制作能力差；
2、对于孤立线（判断原则：导线两侧50mm内没有导体铜设计）人工挑出多加补偿；容易遗漏出错，且孤立线定义不当，起不到效果。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种适用于高精度封装基板的蚀刻补偿方法。本发明采用分区动态蚀刻补偿的设计方案，提高了封装基板上整板的图形精度、信号传输精度，降低了加工成本，同时，此种发明也提高了封装基板的图形精度以及后续封装的可靠性。
按照本发明提供的技术方案，所述的高精度封装基板的蚀刻补偿方法包括以下步骤：
第一步：根据基板的版图设计，把所有设计图形元素按照图形类型进行分类；
第二步：根据相邻图形的设计逻辑，把所有导线打断成多段；
第三步：先根据图形类型和间距，对设计为同一层的每种图形进行最佳补偿值的计算；再根据最小间距进行修正，确定修正后补偿值；
第四步：以第三步得到的修正后补偿值，对每种图形进行补偿：球形阵列焊盘和绑定焊盘对称补偿，导线两边分别补偿，表面贴装焊盘四边分别补偿；
第五步：对进行动态补偿的层次的每种图形，进行最小间距的分析检查，确定补偿结果。
其中，第一步所述图形类型包括导线、焊盘、过孔、散热铜面。
第二步中一根导线打断的个数为2～5段。
本发明的优势主要有三个方面：
1、可以解决封装基板不同的底铜厚度的蚀刻均匀性，提高封装基板上密集线、孤立线的线宽精度，提高了后续制作封装工艺图形的精度，例如，wirebondingpad、flipchippad、BGA等图形的精度。
2、按照此方案加工的高频基板具有良好的线宽质量、图形附着力强、良好的图形精度。在该技术方案对整个高频基板的信号传输和后续封装的可靠性等问题更具有优势；
3、此方案的高频基板和PCB工艺相兼容，不需要新的设备和工艺就可以实现封装基板的制备，该技术方案的工艺均为其有机基板制作技术中的常规的工艺，更适应于该技术在基板量产厂商的推广和大规模量产。
附图说明
图1是本发明的图形分类步骤示意图。
图2是本发明的打断处理步骤示意图。
图3是本发明的约束计算步骤示意图。
图4是本发明的重新修正步骤示意图。
图5是本发明的图形补偿步骤示意图。
图6是本发明的确认步骤示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图1～6所示，本发明的步骤如下：
第一步：图形分类。
根据基板的版图设计，把所有设计图形元素进行分类，图形类型包括导线、焊盘、过孔、散热铜面等。如图1所示，将图形元素分为了导线1、焊盘2a、2b。
第二步：把导线打断成多段。
根据相邻图形的设计逻辑，把所有导线打断成多段，即一根线可以打断成3段、4段等等，如图2所示，导线1被打断成3段，分别为1a、1b、1c，考虑到相邻图形，一条线路会被打断成多条线段，此时要根据板件的设计情况调整被打断线段的个数的参数，此时的参数选取会影响到非平行导线是否能实现光滑补偿。根据导线的长度可以设定打断的个数，打断的个数最少为2段，最多不超过5段。如果超过5段以上，那么在后续的动态补偿后再次连接导线时，易导致连接效果不良。
第三步：约束计算。
首先根据图形类型和间距，对设计为同一层的每种图形进行最佳补偿值的计算；再根据最小间距进行修正（自动削盘、线），确定修正后补偿值。
如图3所示为最佳补偿，导线1a、1b、1c的最佳补偿分别为3a、3b、3c，焊盘2a、2b的最佳补偿分别为4a、4b。如图4所示为修正后补偿，因导线1b周围没有其他图形，可以将3b修正为最大补偿。最大补偿值即满足最小间距40um，可以补偿20um-30um。
第四步：动态补偿。
以第三步得到的修正补偿值，对每种图形进行动态补偿：球形阵列焊盘和绑定焊盘对称补偿，导线两边分别补偿，表面贴装焊盘四边分别补偿。
如图5所示，导线1a、1c没有和焊盘2a、2b相邻的一边有补偿空间，可以做动态补偿5a、5b，可补偿10-15um。
第五步：补偿确认。
对进行动态补偿的层次的每种图形，进行最小间距的分析检查，确定补偿结果，确保打断的导线的连接正确性。
如图6所示，对进行动态补偿后的导线1a、1b、1c进行连接处理（即3a、5a、3b、3c、5b补偿后的导线连成一根导线），确保连接后的导线是闭合状态，再进行最小间距的分析检查，满足40um的最小间距，确定补偿效果，不能出现断开或开路。
本发明介绍了一种新型的蚀刻补偿方法（动态分区补偿），主要适用于精细线路产品、高密度产品或者其它有需要的产品的制作,自动动态补偿实现了根据间距大小来设置不同补偿量的功能。对于间距比较大的地方,如孤立线路,线路补偿量可以加大；对于间距比较小的地方的线路,如密集线路,补偿量可以适当减小；另外,对于线到线的间距和盘到线的间距,可以根据需要分开设置参数进行补偿。可以很好的解决密集线侧蚀小、孤立线侧蚀大等引起蚀刻差异较大的问题。

Claims (3)

1.高精度封装基板的蚀刻补偿方法，其特征是，包括以下步骤：
第一步：根据基板的版图设计，把所有设计图形元素按照图形类型进行分类；
第二步：根据相邻图形的设计逻辑，把所有导线打断成多段；
第三步：先根据图形类型和间距，对设计为同一层的每种图形进行最佳补偿值的计算；再根据最小间距进行修正，确定修正后补偿值；
第四步：以第三步得到的修正后补偿值，对每种图形进行补偿：球形阵列焊盘和绑定焊盘对称补偿，导线两边分别补偿，表面贴装焊盘四边分别补偿；
第五步：对进行动态补偿的层次的每种图形，进行最小间距的分析检查，确定补偿结果。
2.如权利要求1所述的高精度封装基板的蚀刻补偿方法，其特征是，第一步所述图形类型包括导线、焊盘、过孔、散热铜面。
3.如权利要求1所述的高精度封装基板的蚀刻补偿方法，其特征是，第二步中一根导线打断的个数为2～5段。
CN201510400705.7A 2015-07-09 2015-07-09 高精度封装基板的蚀刻补偿方法 Active CN105072808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510400705.7A CN105072808B (zh) 2015-07-09 2015-07-09 高精度封装基板的蚀刻补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510400705.7A CN105072808B (zh) 2015-07-09 2015-07-09 高精度封装基板的蚀刻补偿方法

Publications (2)

Publication Number Publication Date
CN105072808A true CN105072808A (zh) 2015-11-18
CN105072808B CN105072808B (zh) 2018-10-02

Family

ID=54502044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510400705.7A Active CN105072808B (zh) 2015-07-09 2015-07-09 高精度封装基板的蚀刻补偿方法

Country Status (1)

Country Link
CN (1) CN105072808B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106341939A (zh) * 2016-08-31 2017-01-18 景旺电子科技(龙川)有限公司 一种多层线路板结构及其制作方法
CN106455325A (zh) * 2016-09-27 2017-02-22 惠州市金百泽电路科技有限公司 一种77Ghz高精密射频雷达印制线路板的制作方法
CN106658978A (zh) * 2016-10-28 2017-05-10 奥士康精密电路（惠州）有限公司 一种改善焊盘尺寸一致性的工艺方法
CN106851998A (zh) * 2017-03-22 2017-06-13 深圳市景旺电子股份有限公司 一种细密的pcb线路及制作方法
CN110753452A (zh) * 2019-10-30 2020-02-04 江苏上达电子有限公司 一种精密线路的外部蚀刻补偿方法
CN112067968A (zh) * 2019-06-10 2020-12-11 北大方正集团有限公司 V型槽检测方法及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101861056A (zh) * 2010-06-03 2010-10-13 深南电路有限公司 高密集成线路的加工方法
CN102573309A (zh) * 2012-01-13 2012-07-11 东莞生益电子有限公司 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
CN104010445A (zh) * 2014-05-09 2014-08-27 东莞市五株电子科技有限公司 一种精细线路的动态补偿制作方法
CN104402512A (zh) * 2014-11-27 2015-03-11 云南坤瑞泰隆建材科技有限公司 一种新型墙体砖块及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101861056A (zh) * 2010-06-03 2010-10-13 深南电路有限公司 高密集成线路的加工方法
CN102573309A (zh) * 2012-01-13 2012-07-11 东莞生益电子有限公司 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
CN104010445A (zh) * 2014-05-09 2014-08-27 东莞市五株电子科技有限公司 一种精细线路的动态补偿制作方法
CN104402512A (zh) * 2014-11-27 2015-03-11 云南坤瑞泰隆建材科技有限公司 一种新型墙体砖块及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106341939A (zh) * 2016-08-31 2017-01-18 景旺电子科技(龙川)有限公司 一种多层线路板结构及其制作方法
CN106455325A (zh) * 2016-09-27 2017-02-22 惠州市金百泽电路科技有限公司 一种77Ghz高精密射频雷达印制线路板的制作方法
CN106455325B (zh) * 2016-09-27 2019-02-01 惠州市金百泽电路科技有限公司 一种77Ghz高精密射频雷达印制线路板的制作方法
CN106658978A (zh) * 2016-10-28 2017-05-10 奥士康精密电路（惠州）有限公司 一种改善焊盘尺寸一致性的工艺方法
CN106658978B (zh) * 2016-10-28 2019-03-29 奥士康精密电路（惠州）有限公司 一种改善焊盘尺寸一致性的工艺方法
CN106851998A (zh) * 2017-03-22 2017-06-13 深圳市景旺电子股份有限公司 一种细密的pcb线路及制作方法
CN112067968A (zh) * 2019-06-10 2020-12-11 北大方正集团有限公司 V型槽检测方法及设备
CN110753452A (zh) * 2019-10-30 2020-02-04 江苏上达电子有限公司 一种精密线路的外部蚀刻补偿方法

Also Published As

Publication number Publication date
CN105072808B (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
CN105072808A (zh) 高精度封装基板的蚀刻补偿方法
CN102573309A (zh) 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
US10897810B2 (en) High speed signal fan-out method for BGA and printed circuit board using the same
US10497659B2 (en) Double plated conductive pillar package substrate
CN107787122B (zh) 电路板线路补偿方法和装置
CN109769344A (zh) 电路板及该电路板的制造方法
US10276483B2 (en) Coaxial vias
CN110267437A (zh) 一种印刷电路板涨缩管控方法及装置
CN102695359A (zh) 具有bga区域的电路板
CN110493977B (zh) 一种高频板的层偏检测结构及方法
CN105072824A (zh) 一种嵌入式线路板的制作方法
KR20120088332A (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
CN111372379A (zh) 一种提高pth孔孔径精度的制作方法
CN116916532A (zh) 一种类载板图形线路制作方法
CN102065641B (zh) 电路板制作方法
CN113133226B (zh) 一种线路板高精度背钻方法及线路板
CN204408747U (zh) 一种具有埋阻的pcb板
CN103987210A (zh) 一种pcb制作方法和pcb
CN109219329A (zh) 电路板的制造方法
CN109714896B (zh) 一种改善多层印制电路大拼板内套板局部形变的方法
CN106102349B (zh) 一种改善电镀填孔凹陷值的工艺
CN105206545A (zh) 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法
CN105575923A (zh) 基板结构及其制法
CN112004331A (zh) 线路板及其制备方法
CN113471165B (zh) 一种封装基板和封装基板母板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant