CN104993828B - 时间交织模数转换器采样时间偏移校准方法 - Google Patents
时间交织模数转换器采样时间偏移校准方法 Download PDFInfo
- Publication number
- CN104993828B CN104993828B CN201510494733.XA CN201510494733A CN104993828B CN 104993828 B CN104993828 B CN 104993828B CN 201510494733 A CN201510494733 A CN 201510494733A CN 104993828 B CN104993828 B CN 104993828B
- Authority
- CN
- China
- Prior art keywords
- time
- subchannel
- reference channel
- digital converter
- sampling time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种时间交织模数转换器采样时间偏移校准方法,步骤包括:设置一参考通道,令参考通道与时间交织模数转换器的第一子通道保持固定的时间偏移τ0;计算第一子通道与参考通道的输出自相关值;调节第二子通道的采样时间,令第二子通道与参考通道的输出自相关值趋近于第一子通道与参考通道的输出自相关值;利用LMS算法收敛,使第二子通道的采样时间与参考通道的采样时间的差值趋近于τ0;依此类推,直到第N子通道的采样时间与参考通道的采样时间的差值趋近于τ0。本发明在不增加额外校准通道的条件下,能够保持校准收敛过程中相关计算结果对时间偏移误差的敏感度,提高校准的收敛速度和精度。
Description
技术领域
本发明涉及模数转换器,特别涉及一种对于时间交织模数转换器的采样时间偏移的校准方法。
背景技术
时间交织模数转换器(Time-interleaved Analog-to-digital converter,TIADC),如图1所示,作为一种突破速度瓶颈的重要途径,已经成为模数转换器研究的热门方向。对于N通道的时间交织模数转换器,每个通道包含独立的采样保持放大器(Sample andhold Amplifier,SHA),在***时钟的控制下轮流对输入信号进行采样,并由后续模数转换器对采样值进行量化。最后,各通道依次输出量化结果构成输入信号的量化结果,如图2所示。
如图3所示,通道间的失调失配(offset mismatch)、增益失配(gain mismatch)和采样时间偏移(timing skew)存在于时间交织模数转换器转换过程中,且极大影响了时间交织模数转换器的性能。
对于高频输入信号,采样时间偏移的影响尤为显著,如图4所示。采样时间的微小偏移都会导致大的采样误差,造成输出信号的信噪比和信噪失真比都急剧下降。因此,针对采样时间偏移的校准技术是提高时间交织模数转换器速度的关键。
采样时间偏移的校准通常分为两步,采样时间偏移的提取和采样时间偏移的补偿。采样时间偏移的补偿通过模拟域延迟线或数字域插值滤波器实现,采样时间偏移的提取较多采用基于统计的相关计算提取方法。传统的基于统计的采样时间偏移的提取方法如图5所示。对采样时间偏移的校准过程如图6、图7所示。
图5引入一个额外的参考通道(REF ADC),它对输入信号进行采样。采样周期可以是(1/N)Ts、(N+1)Ts或者(2N+1)Ts等(Ts是时间交织模数转换器的子通道采样周期)。这样,参考通道依次与时间交织模数转换器的子通道同时采样,当参考通道与第1个时间交织模数转换器的子通道(ADC1)一起采样,得到参考通道量化输出ADC_ref1,对应的子通道输出为ADC1,计算其自相关值:
R1=E[ADC1·ADC_ref1]
如图6中自相关计算结果R的仿真结果所示,此自相关值的最大特点在于当参考通道与子通道的偏移值τ为0时取极大值。而且在τ不大时是随着τ的绝对值增大而减小的。因此,如图7所示,可以调节子通道1(ADC1)的采样时间,通过比较调节前后的自相关计算结果来决定下一步的调节方向。如果子通道延时调大,自相关值增大则下一次继续调大延时,自相关值减小则下次反方向调节延时。如此迭代最终自相关值达到极大值,对应的,子通道1与参考通道的τ值趋于0。
接下来,调节子通道2(ADC2)的采样时间,直到其与参考通道的偏移值趋于0。依次类推,直到所有子通道与参考通道的τ值都趋于0。于是所有子通道之间的采样时间偏移趋于0,达到了子通道采样时间偏移校准的目的。
上述方法的优点在于逻辑简单,只需要增加一个额外的通道和相应的采样时钟。但问题在于,如图7所示,相关值在τ趋近于0时会平坦化,对τ值变化不敏感,导致LMS算法收敛速度变慢,精度不高。
发明内容
本发明提供一种时间交织模数转换器采样时间偏移校准方法,在不增加额外校准通道的条件下,保持校准收敛过程中相关计算结果R对采样时间偏移误差τ的敏感度,提高校准的收敛速度和精度。
本发明的技术方案如下:
一种时间交织模数转换器采样时间偏移校准方法,包括如下步骤:
步骤一,设置一参考通道,参考通道依次与时间交织模数转换器的子通道同时对输入信号进行采样;
步骤二,令参考通道与时间交织模数转换器的第一子通道保持固定的时间偏移τ0;计算第一子通道与参考通道的输出自相关值;
步骤三,调节第二子通道的采样时间,令第二子通道与参考通道的输出自相关值趋近于第一子通道与参考通道的输出自相关值;
步骤四,利用LMS算法收敛,使第二子通道的采样时间与参考通道的采样时间的差值趋近于τ0;
步骤五,依此类推,直到第N子通道的采样时间与参考通道的采样时间的差值趋近于τ0。
本发明的有益技术效果是:
本发明在不增加额外校准通道的条件下,能够保持校准收敛过程中相关计算结果R对时间偏移误差τ的敏感度,提高校准的收敛速度和精度。
本发明的优点将在下面具体实施方式部分的描述中给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1是时间交织模数转换器。
图2是时间交织模数转换器的信号波形图。
图3是时间交织模数转换器的误差示意图。
图4是采样时间偏移误差示意图。
图5是传统采样时间偏移校准方法。
图6是传统采样时间偏移校准方法收敛过程示意图。
图7是传统采样时间偏移校准方法收敛后的信号波形图。
图8是本发明采样时间偏移校准方法。
图9是本发明采样时间偏移校准方法收敛示意图。
图10是本发明采样时间偏移校准方法收敛后的信号波形图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本发明提供一种时间交织模数转换器的时间偏移误差校准方法,如图8所示。在不增加额外校准通道的条件下,该校准方法能够保持校准收敛过程中相关计算结果R对时间偏移误差τ的敏感度,提高校准的收敛速度和精度。其校准收敛过程如图9和图10所示。
本发明的基本思路是,通过电路设计,令参考通道REF ADC与时间交织模数转换器一个子通道保持一个固定的时间偏移τ0。以子通道1(ADC1)为例,其与参考通道的时间偏移为τ0,计算参考通道与子通道1输出的自相关值R1。调节子通道2(ADC2)的采样时间,令子通道2与参考通道的输出相关值R2趋近于R1。于是,当LMS(最小均方)算法收敛时,子通道2采样时间与参考通道采样时间的差值趋近于τ0。依此类推,直到子通道N(ADCN)与参考通道的输出相关值RN也趋近于R1,子通道N(ADCN)采样时间与参考通道采样时间的差值趋近于τ0。当所有子通道与参考通道采样时间偏移都是τ0时,它们之间的采样时间偏移趋于0,达到了校准通道间时间偏移误差的目的。
从图10中可以看到,由于τ0≠0,可以保持LMS算法收敛过程中,自相关计算结果对τ值敏感度始终高于传统算法。并且,通过τ0值的选择,可以进一步提高自相关计算结果对τ值的敏感度,提高校准算法的收敛速度和精度。
以上所述的仅是本发明的优选实施方式,本发明不限于以上实施例。可以理解,本领域技术人员在不脱离本发明的基本构思的前提下直接导出或联想到的其他改进和变化,均应认为包含在本发明的保护范围之内。
Claims (1)
1.一种时间交织模数转换器采样时间偏移校准方法,其特征在于,包括如下步骤:
步骤一,对于N通道的时间交织模数转换器,设置一参考通道,参考通道依次与时间交织模数转换器的子通道同时对输入信号进行采样;N为非零的自然数;
步骤二,令参考通道与时间交织模数转换器的第一子通道保持固定的时间偏移τ0;计算第一子通道与参考通道的输出自相关值;τ0≠0;
步骤三,调节第二子通道的采样时间,令第二子通道与参考通道的输出自相关值趋近于第一子通道与参考通道的输出自相关值;
步骤四,利用LMS算法收敛,使第二子通道的采样时间与参考通道的采样时间的差值趋近于τ0;
步骤五,使第三子通道的采样时间与参考通道的采样时间的差值趋近于τ0,直到第N子通道的采样时间与参考通道的采样时间的差值趋近于τ0。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510494733.XA CN104993828B (zh) | 2015-08-13 | 2015-08-13 | 时间交织模数转换器采样时间偏移校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510494733.XA CN104993828B (zh) | 2015-08-13 | 2015-08-13 | 时间交织模数转换器采样时间偏移校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104993828A CN104993828A (zh) | 2015-10-21 |
CN104993828B true CN104993828B (zh) | 2019-04-09 |
Family
ID=54305592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510494733.XA Active CN104993828B (zh) | 2015-08-13 | 2015-08-13 | 时间交织模数转换器采样时间偏移校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104993828B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105871377B (zh) * | 2016-03-24 | 2023-06-09 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及*** |
CN105933005A (zh) * | 2016-04-19 | 2016-09-07 | 中国电子科技集团公司第四十研究所 | 一种基于等效采样的时域交替模数转换器失配校准方法 |
CN109379080A (zh) * | 2018-09-21 | 2019-02-22 | 电子科技大学 | 用于时间交替采样的时间误差自适应消除方法 |
CN113904683A (zh) * | 2020-06-22 | 2022-01-07 | 深圳市中兴微电子技术有限公司 | 校准方法、校准装置、时间交织adc、电子设备及可读介质 |
CN111817718B (zh) * | 2020-09-10 | 2020-12-25 | 灵矽微电子(深圳)有限责任公司 | 一种时域交织模数转换器及电子设备 |
CN114448441B (zh) * | 2021-03-05 | 2022-11-08 | 中兴通讯股份有限公司 | 一种时钟校准方法、装置和设备 |
CN113237501B (zh) * | 2021-04-19 | 2022-06-17 | 上海季丰电子股份有限公司 | 一种高精度的多通道信号校准方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101674087A (zh) * | 2009-09-27 | 2010-03-17 | 电子科技大学 | 一种时间交替adc***通道失配误差的获取方法 |
CN102291141A (zh) * | 2011-04-22 | 2011-12-21 | 合肥工业大学 | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 |
CN102857225A (zh) * | 2012-09-13 | 2013-01-02 | 电子科技大学 | 一种多通道高速并行交替采样***的失配误差校准方法 |
CN104467842A (zh) * | 2014-11-03 | 2015-03-25 | 合肥工业大学 | 一种带参考通道的tiadc的数字后台实时补偿方法 |
-
2015
- 2015-08-13 CN CN201510494733.XA patent/CN104993828B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101674087A (zh) * | 2009-09-27 | 2010-03-17 | 电子科技大学 | 一种时间交替adc***通道失配误差的获取方法 |
CN102291141A (zh) * | 2011-04-22 | 2011-12-21 | 合肥工业大学 | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 |
CN102857225A (zh) * | 2012-09-13 | 2013-01-02 | 电子科技大学 | 一种多通道高速并行交替采样***的失配误差校准方法 |
CN104467842A (zh) * | 2014-11-03 | 2015-03-25 | 合肥工业大学 | 一种带参考通道的tiadc的数字后台实时补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104993828A (zh) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104993828B (zh) | 时间交织模数转换器采样时间偏移校准方法 | |
CN105871377B (zh) | 时域交织模数转换器采样时间失配的校准方法及*** | |
KR101681948B1 (ko) | 클럭 딜레이를 이용한 아날로그-디지털 변환장치 및 변환방법 | |
CN104467843B (zh) | 一种用于高速数据采集***的综合误差校正方法 | |
US20110001644A1 (en) | Meter and freeze of calibration of time-interleaved analog to digital converter | |
US7705763B2 (en) | A-D convert apparatus | |
CN109787634A (zh) | 逐次逼近寄存器模数转换器、电子装置和其方法 | |
Macpherson et al. | A 5GS/s 4-bit time-based single-channel CMOS ADC for radio astronomy | |
EP4072021A1 (en) | Time-interleaved successive approximation analog to digital converter and calibration method thereof | |
MX2017013365A (es) | Sistema de convertidor analogico a digital. | |
JP2013102543A5 (zh) | ||
CN113258930B (zh) | 一种数字示波器及时间交织模数转换器的校正方法 | |
CN113063978B (zh) | 一种数字示波器及采样时刻失配的校正方法 | |
TWI605687B (zh) | 時間交錯類比至數位轉換器之缺陷的估計 | |
Palermo et al. | Analog-to-digital converter-based serial links: An overview | |
US20020105339A1 (en) | On-line cancellation of sampling mismatch in interleaved sample-and-hold circuits | |
CN114079463A (zh) | 基于低频参考时钟的通道失配校准方法及其电路 | |
CN112067868B (zh) | 一种具有自动校准功能的数字示波器多路adc交叉采样电路及其校准方法 | |
CN110912556B (zh) | 一种基于差值均衡的tiadc***采样时刻失配误差估计方法 | |
JP2021108446A5 (zh) | ||
Sun et al. | Background calibration for bit weights in pipelined ADCs using adaptive dither windows | |
CN108832927B (zh) | 一种tiadc自校准*** | |
CN106330185A (zh) | 一种基于极值函数的采样时间失配校正方法 | |
CN103546153B (zh) | 时间常数的校正电路及校正方法 | |
CN105099453B (zh) | 一种提高adc采样精度的电路结构及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |