CN104980155B - 多级δ-σ模数转换器中数模转换器误差反馈的抵消 - Google Patents
多级δ-σ模数转换器中数模转换器误差反馈的抵消 Download PDFInfo
- Publication number
- CN104980155B CN104980155B CN201510165662.9A CN201510165662A CN104980155B CN 104980155 B CN104980155 B CN 104980155B CN 201510165662 A CN201510165662 A CN 201510165662A CN 104980155 B CN104980155 B CN 104980155B
- Authority
- CN
- China
- Prior art keywords
- error
- adc
- level
- estimation
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明涉及多级Δ‑Σ模数转换器中数模转换器误差反馈的抵消。本申请描述了数字地用于校正在多级噪声整形(MASH)模数转换器(ADC)的至少第一级中的数模转换器(DAC)的静态失配的机制。该校正适用于持续时间的实现,并且对高速应用领域尤其具有吸引力。
Description
相关申请的交叉引用
本非临时专利申请受益于或要求,根据美国专利法35USC§119(e),提交于2014年4月7日,标题为“多级Δ-Σ模数转换器中反馈数模转换器误差的抵消”的美国临时专利申请号61/976,116,(代理人案号26256.0261-P)的优先权,在此通过引用整体并入本文。
技术领域
本公开一般涉及到模拟—数字转换器(ADC),更具体地,涉及到连续时间多级噪声整形(MASH)Δ-Σ(DS)的ADC中反馈数模转换器(DAC)误差的抵消或减少。
背景技术
在许多电子应用中,模拟输入信号被转换为数字输出信号(例如,为了进一步数字信号处理)。例如,在精确测量***中,电子装置被设置有一个或多个进行测量的传感器,并且这些传感器可以生成模拟信号。模拟信号然后将被作为输入提供到模数转换器(ADC)以便生成进一步处理的数字输出信号。在另一种情况中,天线根据空中携带信息/信号的电磁波生成模拟信号。由天线生成的模拟信号随后作为输入提供到ADC以便生成进一步处理的数字输出信号。
模数转换器可以在许多地方被发现,例如宽带通信***、音响***、接收器***等。ADC可以转换表示真实世界的现象,例如,光、声、温度或压力的模拟电信号用于数据处理的目的。模数转换器被用于广泛的应用领域,包括通信、能源、医疗、仪器仪表和测量、电机控制、工业自动化和航空航天/国防。因为每个应用领域在速度、性能、功率、成本和尺寸上有着不同的需求,所以ADC的设计是意义重大的任务。随着需要ADC的应用领域的增长,对准确且可靠的转换性能的需要也在增长。
发明内容
本申请描述了用于数字地校正多级整形(MASH)模数转换器(ADC)至少第一级的数模转换器(DAC)的静态失配的机制。校正适用于连续时间的实现,并且对高速应用领域尤其具有吸引力。
附图说明
图1是Δ-Σ模数转换器的说明性***框图;
图2A示出了单个位的数模转换器的数字输入与模拟输出的示例性曲线图;
图2B示出了多个位的数模转换器的数字输入与模拟输出的示例性曲线图;
图3A示出了理想的数模转换器的说明性频谱;
图3B示出了10位线性数模转换器的说明性频谱;
图4示出了具有反馈数模转换器的误差校正的Δ-Σ模数转换器的说明性***框图;
图5示出了实现误差校正的Δ-Σ模数转换器的说明性***框图;
图6示出了多级噪声整形模数转换器的说明性***框图;
图7示出了根据本公开的一些实施例,具有反馈数模转换器的误差校正的多级噪声整形模数转换器的说明性***框图;
图8示出了根据本公开的一些实施例,没有误差校正的多级噪声整形模数转换器与具有反馈数模转换器的误差校正的多级噪声整形模数转换器的示例性结果;
图9示出了根据本公开的一些实施例,具有反馈数模转换器的误差校正的多级噪声整形模数转换器的说明性实现;
图10示出了根据本公开的一些实施例,具有反馈数模转换器的误差校正的多级噪声整形模数转换器的另一个说明性实现;
图11示出了根据本公开的一些实施例,具有反馈数模转换器的误差校正的多级噪声整形模数转换器的又一个说明性实现;
图12示出了根据本公开的一些实施例的方法,说明用于多级噪声整形模数转换器中将模拟输入信号转换成数字输出信号的方法的流程图;和
图13示出了根据本公开的一些实施例,说明用于多级噪声整形模数转换器中(MASHADC)中抵消反馈数模转换器(DAC)误差的方法的流程图。
具体实施方式
模数转换器的基础知识
模数转换器(ADC)是将由模拟信号携带的连续的物理量转换为表示量的幅度(或携带数码的数字信号)的数码的电子设备。转换涉及到模拟输入信号的量化,所以这将引入少量误差。通常,量化在模拟输入信号的周期性采样过程中发生。结果是将连续时间和连续幅度的模拟输入信号转换成离散时间和离散幅度的数字信号的数码序列(即,数字信号)。
ADC通常通过以下应用需求来定义:它的带宽(能够正确地转换成数字信号的模拟信号的频率范围)、它的分辨率(能够被分离并且以数字信号方式表示的最大模拟信号的离散水平的值)、和它的信噪比(ADC能够如何精确地测量信号相对于ADC的引入噪声)。模数转换器(ADC)有许多不同的设计,它们可以根据应用的要求进行选择。
Δ-Σ模数转换器
基于Δ-Σ(DS)调制的(在本文中称为“DS ADC”)的模数转换器(ADC)已被广泛用于数字音频和高精度仪器***。图1是Δ-Σ模数转换器(DS ADC)的说明性***框图。DSADC包括环路滤波器102、量化器104、和反馈数模转换器(DAC)106(即,在DS ADC反馈通路中的DAC)。
DS ADC通常提供了能够低成本地将模拟输入信号转换成高分辨率的数字信号的优势。通常,DS ADC使用DS调制器编码模拟信号u。量化器104可以被用于此目的,采用,例如,低分辨率的ADC,如1位ADC、快闪型ADC、快闪量化器等。然后,如果适用的话,DS ADC可以使用数字滤波器(未示出)到DS调制器的输出(即,量化器104)以形成更高分辨率的数字输出。环路滤波器102,具有一个或多个积分器,可以被包含为DS ADC提供误差反馈和有助于整形从量化器106的基带外到较高频率的噪声。误差通常通过取原始模拟输入信号u和使用反馈DAC106(其中,数字化的信号v转换回成模拟信号)生成的原始模拟输入信号的重建版本之间的差来生成。DS ADC的一个关键特征是将量化噪声q(来自量化器104)推向更高频率的能力,也称为噪声整形。噪声整形的量取决于环路滤波器102的阶。因此,DS ADC一般都能够实现高分辨率模数转换。由于它的普及,DS ADC与采用DS ADC的结构的许多变型已经被提出。
来自反馈数模转换器的噪声
反馈数模转换器(例如,图1的DAC106),在一些情况下,不是理想的。虽然DS ADC,特别是环路滤波器,能够对来自量化器104的噪声整形,因为没有整形来自反馈DAC106的误差e,所以DS ADC没有校正。其结果是,来自DAC106的误差e在数字输出v上呈现。换句话说,如果没有对DS ADC的进一步修改,DS ADC可能与整体的DS ADC一样需要反馈DAC。
图2A示出了单位数模转换器的数字输入与模拟输出的示例性曲线图。在一些实现中,反馈DAC106使用单个位DAC来实现。在这些实现中,由于单个位DAC的线性度(如在图中看到的,只有两个小点,所以它们总是匹配完美线),误差不是一个显著问题。然而,由于性能和ADC的分辨率的要求的提升,后续的实现使用多位DAC。图2B示出了多位数模转换器的数字输入与模拟输出的示例性曲线图。如看到的曲线,多位DAC呈现误差(即,所看到的点和线之间的间隔)。已做出努力以调节DAC的输入/输出或校正DAC促使DAC具有理想的表现。
图3A示出了理想的数模转换器的说明性频谱。如这个理想的频谱所见,对于信号存在强峰值和正常的噪声分布。图3B示出了10位线性数模转换器的说明性频谱。如该频谱所见,有强信号,同时存在可能导致DAC中严重误差的多个谐波。10位线性的DAC的信噪与失真率(60.5分贝对比的理想的DAC84.3分贝)小于10位线性数模转换器的理想值。
多级噪声整形模数转换器(MASH ADC)
已经提出了DS ADC的不同变型以实现适合于各种***的各种优势。有些DS ADC已经关注功率,而其他一些DS ADC关注复杂性。在某些情况下,DS ADC关注精度,即对误差和/或噪声的控制。例如,对于重点在噪声整形应用领域,更高阶的DS调制器都可以使用,也就是,更多积分器和反馈通路被用在环路滤波器用以整形甚至更多的量化噪声到高频。
已经提出DS ADC的一组结构—多级噪声整形(MASH)ADC—具有前端和后端的一些变型,其中输入到每个调制器不同,和/或级的实现所有不同。一般来说,MASH ADC可以包括多级用于数字化***的信号与误差以满足与带宽、分辨率与信噪比相关的设计要求。MASHADC的一个优势在于设计级联稳定的低阶环路同时实现高阶环路的良好性能(潜在地不稳定)。这些级的一个或多个通常使用原始模拟输入信号作为参考信号以产生残留信号(即,在模拟输入信号的重建版本间的误差)以减少由ADC引入的噪声量和/或提高输出的分辨率。
从模拟输入信号,第一级使用第一ADC生成数字输出信号。第一级中量化器(例如,模拟输入信号)的输入可以从第一DAC的模拟输出中减去以产生第一级的量化噪声。其结果是第一级生成表示它的量化噪声的模拟信号,并且第二级使用第二ADC量化第一级的量化噪声。多级方法允许量化噪声被减小,从而允许MASH ADC实现更高的性能。如果多级被使用,第二级中量化器的输入可以从第二DAC的模拟输出中减去以产生可以反过来由第三级量化的第二级的量化噪声。有效地,其结果是第一级的量化噪声被第二级抑制,并且第二级的量化噪声由第三级抑制(产生与单一三阶环路相同的抑制,即使用三个更稳定的一阶环路代替)。
虽然提供多阶增加了复杂性和成本,MASH ADC可以实现卓越的性能。然而,许多这些MASH ADC结构仍然忍受一些缺点。例如,常规的MASH ADC有时在充分地校正来自DS ADC中任一级的反馈DAC误差存在挑战。
由于这个原因,多位Δ-ΣADC设计的关键目标之一是减少主反馈DAC的有限线性度对ADC整体性能所产生的影响(即,校正或减轻由主反馈DAC的噪声引起的问题)。来自主DAC的失配误差没有被调制器整形,因此,这一误差需要通过线性化技术予以减少。
用于Δ-Σ模数转换器的数字误差校正及其问题
在深入研究MASH ADC中反馈DAC的误差如何能够被有效校正之前(即,本申请的主题),用以校正DS ADC(单级)误差的各种一般技术被描述。传统的方法是使用的动态元件匹配(Dynamic Element Matching,简称DEM)的形式来整形DAC误差,但是这需要在反馈环路中实现一些数字信号处理,并且要求更快的ADC的持续趋势使得所需的时间约束越来越难以满足。
图4示出了具有反馈数模转换器误差校正的Δ-Σ模数转换器的说明性***框图。在这个***中,误差ê被增加到数字输出信号v以构建校正的数字输出。图5示出了实现误差校正的Δ-Σ模数转换器的说明性***框图,即,适当地提供误差ê。在可以脱机或在线执行的数字估算过程期间,DAC误差被测量并存储在查找表(LUT)502。在正常的ADC操作期间,相应地根据DAC元件的选择,相应的误差被从LUT502(根据信号v)中选择,并且误差被直接加到调制器的输出。如果从DAC到调制器的输出的误差传递函数(error transfer function,简称ETF)是已知并且在数字域(例如,DETF504)是可实施的,它可以如图5所示被包含以完全地抑制误差。
在连续时间调制器中,DETF504是复杂并且实现成本高。在许多情况下,ETF或DETF504是未知的或实现起来不可能/不切实际,因此一些实现完全地省略DETF504。如果不包含,DAC误差简单地由(1-ETF)整形,高通传递函数,在所期望的输入信号带中,它近似地匹配调制器噪声传递函数(modulator’s noise transfer funct ion,简称NTF),具有合适补偿,可以进行完全等价于NTF。所得的抑制可能是可接受的。校正在开环实现,甚至可以作为后数据采集步骤执行,使其满足高速实现的需要。
理解多级噪声整形模数转换器(MASH ADC)中反馈DAC的误差
MASH ADC依赖单个Δ-Σ调制器的级联(调制器中的任何一个可以是第0阶、第1阶、第2阶、第3阶或更多)以实现高阶噪声整形和高效量化器分辨率,不必顾虑在单回路高阶Δ-Σ调制器中出现的稳定性问题。然而,第一ADC中DAC的线性度决定MASH ADC的整体线性度,并且忍受与上述单环路调制器相同顾虑。出于类似的原因,由非线性反馈DAC造成的误差应该进行补偿以提供MASH ADC整体的线性度和性能。
图6示出了多级噪声整形的模数转换器的说明性***框图。如图所示的MASH ADC具有两级,并且因此,具有两个ADC:ADC1和ADC2。具有ADC1的第一级产生从模拟输入信号和表示第一级量化噪声的模拟信号q1产生数字输出信号v1。第二级使用第二级的ADC2量化来自第一级的量化噪声。由第一级产生的数字输出信号被由第二级产生的数字输出信号减去。有效地,减法允许量化噪声从数字信号中被抵消(或相减)以生成已改善的信号Vc。
每个(DS或非DS)ADC具有从它的输入到它的输出的信号传递函数(s ignaltransfer function,简称STF)。由每个ADC中的量化器引入的量化噪声q出现在其输出,使用噪声传递函数(NTF)整形。由DAC(e)引入的静态误差通过误差传递函数(ETF)整形。记为DSTF1和DNTF1的传递函数对应于它们相应的模拟对应物的数字实现(分别地,STF1和NTF1)。所有这些术语都是离散时间传递函数或连续时间传递函数的等效离散时间表征。
考虑没有任何形式的DAC校正的MASH ADC。合并后的数字输出VC是按如下给出:
如果模拟和数字传递函数完全匹配,即如果DNTF1=NTF1和DSTF2=STF2,上述表达式简化为:
因此,第一级的量化噪声被抵消(无q1术语),同时第二级的量化噪声(q2)使用级间增益因子g按比例减小并且由两个噪声传递函数的乘积整形(如所指示的)。由非线性DAC所产生的误差信号如e1和e2出现在输出。后者e2可以被认为忽略不计,因为它也通过级间增益因子g减小并且由数字噪声传递函数DNTF1进一步整形。如前所述,通过第一级的DAC(e1)产生的误差信号没有得到减少或整形,并且结果是e1ETE1DSTF2。反馈DAC误差应予适当处理。
假定上述用于DS ADC的相同的数字校正技术在连续时间MASH ADC中使用。也就是说,DAC误差被增加在第一级的输出,或者等价地在MASH的输出。在这种情况下,误差仅由第一级的NTF整形,而不是由整体MASHNTF(优于第一级的NTF)。作为一个例子,1-2 MASH ADC(一阶和二阶调制器的级联)将实现整体三阶NTF,但第一级的DAC误差仅被一阶整形。出于这个原因,传统的技术是不适当的。
用于抵消MASH ADC中反馈ADC误差的改进机制
本公开内容描述了一种用以(基本上完全)抵消连续时间MASH实现中第一级的DAC误差的技术。所期望的校正通过在第一级和第二级中增加DAC误差来实现(例如,在第一级的输出,并且在数字噪声传递函数前的第二级的输出,),如图7所示。图7示出了根据本公开的一些实施例,具有反馈数模转换器(第一级的)的误差校正的多级噪声整形模数转换器的说明性***框图。特别地,所估算的误差ê1(或校正信号,其中该术语在本申请内可以互换使用)被增加到ADC1的输出(例如,估算的误差加到V1),并且所估算的误差ê1由DSTF2过滤,然后在DNTF1前增加到第二级的输出(例如,估算的误差被加到由ADC2的数字输出除以级间增益因子g,v2/g来表示的数字输出信号)。换句话说,估算的误差ê1被增加到***两次:在第一级(例如,在第一级的输出)以及在第二级(例如,在DNTF1之前的第二级的输出)。通过这种方式,DAC误差分别由第一级的模拟NTF以及第一级的数字NTF予以处理。只要模拟和数字NTF匹配,误差e1将以与第一级的量化噪声(q1)同样的方式被抵消。
假设在第一级的DAC误差的估算是完美的(即,ê1=e1),合并的输出vc如下(术语q1和q2未示出,以提高可读性。术语q1假设被抵消并且e2如上述解释的方式被整形)。
上述方程的一个重要观点,如前所述,就是(1-ETF1)术语可以改写为NTF1。在该条件下,合并的输出vc简化为:
只要DAC的误差被精确地估算,并且只要数字噪声传递函数DNTF1与模拟噪声传递函数NTF1(如量化噪声的充分抑制所需)相匹配,则MASH输出vc将不包含第一级的DAC误差(如术语e1DSTF2(NTF1-DNTF1)=0所指示的,假定NTF1=DNTF1)。误差传递函数ETF1(和DETF1)的知识不是所需的,以及任何旨在改善模拟和数字噪声传递函数间的匹配的技术也将改善DAC误差的抑制。
图8示出了根据本公开的一些实施例,没有误差校正(虚线曲线)的多级噪声整形模数转换器与具有反馈数模转换器的误差校正(实线曲线)的多级噪声整形模数转换器的示范性结果。特别是,该图使用1-2MASH ADC的高层模型的仿真结果,说明所述技术的有效性。MASH ADC被设计成基于10GS/s的采样率提供500MHz信号带宽。第一级的主DAC可以包括16个具有从正态分布的0.2%的标准偏差采样的静态误差的元件。未经校正,这些误差限制了带内的信噪和失真比(SNDR)到72.7分贝(图中虚线表示存在噪声分布中的各个谐波)。使用所述的技术,SNDR被提高到90.6分贝(实线示出了有很少谐波存在的改善的噪声分布)。在这个例子中,在第一级的DAC误差没有完全由NTF1整形,所以抵消不完全的,一些残余谐波停留在校正后的输出,但它们对整体性能的影响是可以忽略的。仿真不包括任何其他非理想的影响。
示例性实现与变型
图9示出了根据本公开的一些实施例,具有反馈数模转换器的误差校正的多级噪声整形模数转换器的说明性实现。在此实现中,DAC误差可以被存储在查找表(示为LUT902),它们被用作注入位置的校正信号ê1的来源。具体地,LUT902可以存储v1的可能值以及对应于v1可能值的ê1值。对应于v1可能值的ê1的值可以离线生成,例如,在校准期间,和/或在线,根据任何合适的方法。取v1作为输入,LUT902可以提供对应的ê1作为输出。误差ê1然后可以增加到第一级的输出(具有ADC1),即数字输出信号v1。相同的误差信号ê1也可以增加到第二级的输出(具有ADC2),即DNTF1之前到数字输出信号v2/g。
对于本公开中示出的许多实现,LUT用于提供所估算的误差ê1。代替使用LUT902以生成ê1,其它方法也可以用来提供ê1。例如,函数可以被提供,它把v1作为输入且输出ê1的值。
在如图9所示的上述情况中,主路径中的数字块DSTF2处理校正信号v1+ê1。这样的实现可能需要计算密集型的实现。这是因为,信号v1和ê1有很不同的尺度,所以它们的组合产生很宽的动态范围的信号。出于这个原因,计算密集型DSTF2可能需要处理v1+ê1。一种该技术的更有效的实现在图10中被示出。图10示出了根据本公开的一些实施例,具有反馈数模转换器的误差校正的多级噪声整形模数转换器的另一个说明性实现。在这种情况下,v1和ê1分别由两个单独的DSTF2块处理,并且事后合并,使得两个DSTF2块更易于实现。
图11示出了根据本公开的一些实施例,具有反馈数模转换器的误差校正的多级噪声整形模数转换器的又一个说明性实现。误差信号甚至可以在ADC2之前被增加到第二级(而不是在ADC2之后,如图9-10所示)。在本实现中,ê1在第二级的输入被增加到q1(在增益因子g之前)。为了增加ê1,ê1首先被提供给数模转换器以生成ê1的模拟版本。然后ê1的模拟版本增加到q1。因为ê1将由第二级进行处理,而不是由DSTF2进行处理ê1,ê1将由STF2(等价于DSTF2)处理。最终的结果是等同于见于图9-10的实现。以类似的方式,ê1将被整形然后被用于抵消第一级噪声整形误差ê1。
所提出的技术可以用在具有任意数量的级的MASH ADC(和具有任何合适的阶的级)。为消除第一级的DAC误差,估算的误差如上所述只被增加到第一级和第二级。作为一个例子,要抵消第二级的DAC误差,估算的误差可以以类似的方式被增加到第二和第三级(使用与图9-11相关的概述的实现)。唯一的区别是,附加DSTF级可以增加到两个DAC校正路径,如果适用的话,这一实现的级的数目。
用于抵消MASH ADC中反馈DAC误差的改进方法
图12示出了根据本公开的一些实施例,说明多级噪声整形模数转换器(MASH ADC)中用于将模拟输入信号转换成数字输出信号的方法的流程图。MASH ADC包括分别具有第一ADC和第二ADC的第一级和与第二级。第一级具有呈现一些误差的反馈DAC。该方法包括生成,由第一级(第一ADC),数字输出信号v1和表示第一级量化噪声的模拟信号q1(框1202)。该方法还包括量化,由第二级(第二ADC),模拟信号(q1)表示第一级的量化噪声,并且生成数字输出信号(框1204)。该方法还包括从由第一级生成的数字输出信号中减去第二级的数字输出信号(框1206)。这种方法可以适用于MASH ADC中的其他级。例如,该方法可以以类似的方式实现到第二级和第三级、第三级和第四级等等。
图13示出了根据本公开的一些实施例,说明多级噪声整形模数转换器(MASH ADC)中用于抵消反馈数模转换器误差的方法的流程图。特别是,MASH ADC包括具有第一ADC和呈现误差的反馈ADC的第一级,与具有第二ADC的第二级。第一级生成数字输出信号(v1)和表示其量化噪声的模拟信号(q1),并且第二级量化第一级的量化噪声。由第一级生成的数字输出信号被第二级的数字输出信号减去。该方法包括将校正信号ê1增加到第一级(例如,到第一ADC的数字输出信号v1)(框1202)。该方法还包括将校正信号ê1增加到第二级(例如,到第二级的数字输出信号,v2/g)(框1204)。第一级的数字输出信号被第二级的数字输出信号的相减(无论是现在包含校正信号)允许反馈DAC误差被抵消。这种方法可以适用于MASHADC中的其他级。例如,该方法可以以类似的方式实现到第二级和第三级、第三级和第四级等等。
其他实现注意、变型与应用
在上述各实施例的讨论中,电容、时钟、DFFs、除法器、电感、电阻、放大器、开关,数字核心、晶体管和/或其他部件/块可以很容易地被替换、取代,或以其他方式修改为了适应特定的电路的需要。此外,应当指出互补电子设备、硬件、软件等的使用提供实现本公开教导同等地可行选项。
在一个示例实施例中,图中的任何数量的电路可以被实现在相关电子设备的电路板上。该板可以是持有电子设备的内部电子***的各种组件的普通电路板,并且还为其他***设备提供连接器。更具体地,该板可以提供电连接,通过它们***的其他组件可以电通信。根据特定配置的需求、处理需求、计算机设计等,任何合适的处理器(包括数字信号处理器、微处理器、支持的芯片组等),计算机可读的非临时性存储器元件等可以适当地耦合到电路板。其它组件例如外部存储器、附加的传感器、用于音频/视频显示器的控制器,以及***设备可以以***卡方式连接到电路板,通过电缆,或集成到电路板自身。各种实施例中,本文所描述的功能可以以软件或在一个或多个可配置(例如可编程的)元件里运行,以支持这些功能的结构布局的固件的仿真的形式被实现。提供仿真的软件或固件可以被提供在包括允许处理器执行这些功能的指令的非临时性计算机可读存储介质上。
在另一示例实施例中,图中的电路可以被实现为单独的模块(例如,具有配置以执行特定应用程序或功能的相关的组件和电路的设备),或实施为***电子设备的专用硬件的插件模块。需要注意的是,本公开的具体实施例可以容易地包括片上***(SOC)中,无论是部分或全部。SOC表示集成了计算机的组件或其它电子***到单个芯片的集成电路。它可能包含数字、模拟、混合信号,并且通常射频功能:所有这些可以提供在单个芯片衬底。其他实施例可以包括多芯片模块(MCM),具有多个位于单个的电子封装内,并且配置以通过电子封装能够紧密地彼此相互作用的单独集成电路。在其他各种实施例中,放大功能可以实现在专用集成电路(ASIC)、现场可编程门阵列(FPGA)与其他的半导体芯片的一个或多个硅芯中。
还必须要注意的是所有的规格、尺寸、以及本文所概述的关系(例如,处理器、逻辑运算等的数目)只被提供用于示例目的,并且仅仅教导。这样的信息可以变化相当大,而不脱离本申请的精神或所附的权利要求(如果有的话)的范围或特征的概要。该规范仅适用于一个非限制性实例,因此,它们应被理解为这样。在前面的描述,参考特定的处理器和/或组件的安排,示例实施例已经被描述。可以对这些实施例给予各种修改和改变,而不脱离所附的权利要求(如果有的话)范围或特征的概要。说明书和附图相应地,应该被认为是说明性的,而不是在限制意义。
用于抵消反馈DAC误差的本架构特别适用于高速、连续时间、高精确度的应用,其中MASH ADC被使用。应用可以从架构中大大受益,包括:仪表、检测、频谱分析仪、军事目的、雷达、通信、移动电话(尤其是因为用于高速通信的标准继续推出),和基站。
需要注意的是参考附图上面所讨论的活动适用于任何涉及信号处理,尤其是那些能执行专门的软件程序,或算法,其中一些可能与处理数字化的实时数据相关的集成电路。某些实施例可以涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理、微控制器应用等。
在某些上下文中,本文中所讨论的特征可以适用于医疗***、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪表(其可以是高度精确的),和其它数字处理的***。
此外,以上所讨论的某些实施例可以置备在数字信号处理技术用于医学成像、病人监护、医疗仪器、和家庭医疗保健。这可能包括肺监视器、加速度计、心脏率监测仪、心脏起搏器等。其它应用可能涉及汽车技术的安全***(例如,稳定控制***、驾驶辅助***、制动***、信息娱乐和任何类型的内部应用)。此外,动力***(例如,在混合动力汽车和电动汽车)可以在电池监测、控制***、报告控制、维护活动等中使用高精度数据转换产品。
在另外的实例情景中,本申请的教导可以适用于工业市场,包括过程控制***,以有助于驱动生产率、能量效率和可靠性。在消费者应用中,上面讨论的信号处理电路的教导可以用于图像处理、自动聚焦、以及影像稳定器(例如,对于数字静态相机、摄像机、等等)。其他消费应用可以包括用于家庭影院***音频和视频处理器、DVD录像机和高清电视。然而,其他消费应用可以包括先进的触摸屏控制器(例如,对于任何类型的便携式媒体设备)。因此,这种技术可以很容易成为智能手机、平板电脑、安防***、个人电脑、游戏技术、虚拟现实、模拟训练等一部分。
应该注意对于许多实施例本文所提供许多实例,相互作用可以在两个、三个、四个或更多电子部件来描述。但是,这样做的目的只是为了清楚和示例。应当理解的是***可以在任何合适的方式进行合并。沿着类似的设计替代方案,任何示出的组件、模块和附图的元件可以以各种可能的配置相组合,所有这些都清楚本说明书的范围内。在某些情况下,通过只参考受限数目的电子元件,可能会更容易地描述一组给定流的一个或多个功能。应当理解的是图中的电子电路和它的教导易于伸缩并且可以容纳大量的组件,而且更复杂/精密的布局和配置。因此,提供的实例不应该限制的范围或抑制电路的广泛教导,同时潜在地大量的其他架构。
应该注意在本说明书中,提及各种特征(例如,元件、结构、模块、组件、步骤、操作,特性等)包含在“一个实施例”,“示例实施例”,“实施例”,“另一实施例”,“一些实施方案”,“各种实施例”,“其他实施例”,“替代实施例”与类似的意在指任何这样的功能包含在本公开的一个或多个实施例中,但是可以或不必组合在相同的实施例中。
同样重要的是要注意,有关消除MASH ADC中来自反馈DAC的噪声整形的误差的功能,如在图12所示的处理,只示出了一些可能被图7和9-11所示***或在其内执行的可能功能。这些操作中的一些在适当情况下可能会被删除或移除,或者不脱离本公开的范围,这些操作可以被大大修改或改变。另外,这些操作的定时可以大大改变。前面的操作流程已被提供用于示例和讨论的目的。大量的灵活性通过本文所描述的实施例予以提供因为任何合适的布局、年表、配置和定时机制可以在没有脱离本公开的教导的情况下可以被提供。
许多其它改变、替换、变化、改变、和修改可以被本领域技术人员确定并且它意图是本发明包括所有这样的改变、替换、变化、改变、和修改,落入所附权利要求书(如果有的话)的范围内或特征的摘要。为了协助美国专利商标局(USPTO),此外,本申请发表的任何专利的任何读者解释权利要求书(如果有的话)或这里所附的特征的概要,申请人要指出申请人:(a)不打算任何所附的权利要求(如果有的话)或特征的概要援引美国专利法35USC第112条第6款(6),因为它存在于申请日,除非词“手段(means)”或“步骤(step)”明确地用于特定权利要求;及(b)不打算,由本说明书中的任何陈述,以没有体现的任何方式限制本公开以所附的权利要求(如果有的话)或特征的概要。
需要注意的是上述装置的所有可选特征也可以相对于本文所描述的方法或过程予以实现,并且实例中的特性可以用在一个或多个实施例的任何地方。
在第一个例子中,提供了一种***(可以包括任何合适的电路、除法器、电容、电阻、电感、模数转换器,DFFs、逻辑门电路、软件、硬件,链路等)可以是任何类型计算机的部分,它可以还包括耦合到多个电子部件的电路板。***可以包括:使用第一时钟,用于计时数字核心的数据到宏的第一数据输出的装置,第一时钟是个宏时钟;使用第二时钟,用于计时宏的第一数据输出的数据到物理接口,第二时钟是物理接口时钟;使用宏时钟,用于计时数字核心的第一复位信号到宏的复位输出的装置,第一复位信号输出用作第二复位信号;使用第三时钟采样第二复位信号的装置,它提供的时钟频率大于第二时钟的频率以生成采样复位信号;和用于复位物理接口中第二时钟到预定状态以响应采样复位信号的转换。
这些实例(见上文)中“装置用于”可以包括(但不限于)使用本文所讨论的任何适当的部件,以及任何合适的软件、电路、集线器、计算机代码、逻辑、算法,硬件、控制器、接口、链路、总线、通信通道等。在第二个实例中,***包括存储器,它还包含机器可读指令,当执行时使得***执行上面讨论的任何活动。
实例是多级噪声整形模数转换器(MASH ADC)中用于抵消反馈数模转换器(DAC)的方法。MASH ADC包括分别具有第一ADC和第二ADC的第一级和第二级。此外,第一级具有呈现误差的反馈DAC。第一级生成数字输出信号(v1)(例如,通过使用第一模数转换器将模拟输入信号转换成数字输出信号)和表示其量化噪声的模拟信号(q1)。第二级量化第一级的量化噪声并且生成第二级的数字输出信号(例如,使用第二ADC通过将表示第一级的量化噪声的模拟信号转换成第二级的数字输出信号)。由第一级生成的数字输出信号被第二级的数字输出信号减去。方法包括将增加校正信号ê1到第一级(例如,到第一ADC的数字输出(v1))和第二级的输出(例如,到第二级的数字输出信号,v2/g)。
在实例2中,实例1的主题可以任选地包括:增加到第一级的校正信号ê1由第二级的信号传递函数处理。
在实例3中,实例1或2的主题可以任选地包括:增加到第一级的校正信号ê1由第二级的信号传递函数处理并且由第一级的噪声传递函数整形。
在实例4中,实例1-3中任何一项的主题可以任选地包括:由具有校正信号ê1的第一级生成的数字输出信号减去具有校正信号ê1的第二级的数字输出信号,基本上消除第一级反馈DAC的误差。
在实例5中,实例1-4中的任何一项的主题可以任选地包括:增加校正信号ê1到第一级的数字输出信号,和在第一级的数字噪声传递函数前,增加校正信号ê1到第二级的数字输出信号。
在实例6中,实例5的主题可以任选地包括:校正信号ê1被第一级的模拟噪声传递函数整形,并且分别地,校正信号ê1由第一级的数字噪声传递函数整形。
在实例7中,实例1-6中的任何一项的主题可以任选地包括:校正信号是通过查找表或函数提供。
在实例8中,实例1-7中任何一项的主题可以任选地包括:通过第二级的数字信号传递函数,同时处理第一ADC的数字输出信号和校正信号ê1。
在实例9中,实例1-8中任何一项的主题可以任选地包括:通过第二级的(两个)单独的数字信号传递函数处理第一ADC的数字输出信号和校正信号ê1。
在实例10中,实例1-9中任何一项的主题可以任选地包括:使用数模转换器将校正信号ê1转换成校正信号的模拟版本并且增加校正信号的模拟版本到第二级的输入。
实例11是实现上述实例的任何一个方法的多级噪声整形模数转换器。
Claims (20)
1.一种用于消除多级噪声整形模数转换器MASH ADC中反馈数模转换器DAC误差的方法,所述MASH ADC包含具有第一ADC和反馈DAC的第一级与具有第二ADC的第二级,所述方法包括:
在所述第一级处生成数字输出信号和表示所述第一级的量化噪声的模拟信号;
增加用于校正所述第一级中所述反馈DAC误差的所述反馈DAC的估算的误差到所述第一级;
在所述第二级处量化表示所述第一级的量化噪声的模拟信号并且生成数字输出信号;
增加所述反馈DAC的估算的误差到所述第二级;以及
从由所述第一级生成的所述数字输出信号中减去由所述第二级生成的所述数字输出信号。
2.如权利要求1所述的方法,其中:
增加所述反馈DAC的估算的误差到所述第一级包括增加所述反馈DAC的估算的误差到所述第一ADC的数字输出信号。
3.如权利要求1所述的方法,其中:
增加所述反馈DAC的估算的误差到所述第二级包括增加所述反馈DAC的估算的误差到所述第二级的数字输出信号,其中所述第二级的所述数字输出信号由所述第二ADC的数字输出信号除以所述第一级与所述第二级之间的级间增益因子来表示。
4.如权利要求1所述的方法,其中:
增加所述反馈DAC的估算的误差到所述第二级包括在所述第二级的数字输出信号由所述第一级的数字噪声传递函数整形前,增加所述反馈DAC的估算的误差到所述第二级的所述数字输出信号,其中所述第二级的所述数字输出信号由所述第二ADC的数字输出信号除以所述第一级与所述第二级之间的级间增益因子来表示。
5.如权利要求1所述的方法,其中:
增加到所述第一级的所述反馈DAC的估算的误差由所述第二级的信号传递函数处理。
6.如权利要求1所述的方法,其中:
增加到所述第二级的所述反馈DAC的估算的误差由所述第二级的信号传递函数处理并且由所述第一级的噪声传递函数整形。
7.如权利要求1所述的方法,其中:
从具有所述反馈DAC的估算的误差的由所述第一级生成的数字输出信号中减去具有所述反馈DAC的估算的误差的所述第二级的所述数字输出信号基本上消除所述第一级的所述反馈DAC误差。
8.如权利要求1所述的方法,其中:
所述反馈DAC的估算的误差由所述第一级的模拟噪声传递函数整形;和
分别地,所述反馈DAC的估算的误差由第一级的数字噪声传递函数整形。
9.如权利要求1所述的方法,其中:
所述反馈DAC的估算的误差由查找表提供,它将所述第一ADC的数字输出信号的可能值映射到用于所述反馈DAC的估算的误差的值。
10.如权利要求1所述的方法,其中:
所述反馈DAC的估算的误差由函数提供,它取所述第一ADC的数字输出信号并且输出用于所述反馈DAC的估算的误差的值。
11.如权利要求1所述的方法,还包括:
由所述第二级的单个数字信号传递函数一起处理所述第一ADC的数字输出信号和所述反馈DAC的估算的误差。
12.如权利要求1所述的方法,还包括:
由所述第二级的第一数字信号传递函数处理所述第一ADC的数字输出信号;和
由所述第二级的第二数字信号传递函数处理所述反馈DAC的估算的误差。
13.如权利要求1所述的方法,还包括:
使用数模转换器,将所述反馈DAC的估算的误差转换成所述反馈DAC的估算的误差的模拟版本;和
增加所述反馈DAC的估算的误差的所述模拟版本到所述第二级的输入。
14.一种具有消除反馈数模转换器DAC误差的多级噪声整形模数转换器MASH ADC,所述MASH ADC包括:
具有第一ADC和反馈DAC的第一级,所述第一级生成数字输出信号和表示所述第一级的量化噪声的模拟信号,其中用于校正所述第一级的所述反馈DAC的误差的所述反馈DAC的估算的误差被增加到所述第一级;和
具有第二ADC的第二级,所述第二级量化表示所述第一级的量化噪声的所述模拟信号并且生成数字输出信号,其中所述反馈DAC的估算的误差被增加到所述第二级;
其中所述MASH ADC从由所述第一级生成的所述数字输出信号中减去所述第二级的所述数字输出信号。
15.如权利要求14所述的MASH ADC,其中:
所述反馈DAC的估算的误差被增加到所述第一ADC的数字输出信号。
16.如权利要求14所述的MASH ADC,其中:
所述反馈DAC的估算的误差被增加到所述第二级的所述数字输出信号,由所述第二ADC的数字输出信号除以所述第一级与所述第二级之间的级间增益因子来表示。
17.如权利要求14所述的MASH ADC,其中:
所述第一级的所述反馈DAC误差通过从具有所述反馈DAC的估算的误差的由所述第一级生成的所述数字输出信号中减去具有所述反馈DAC的估算的误差的所述第二级的所述数字输出信号予以基本上消除。
18.如权利要求14所述的MASH ADC,还包括:
用于处理所述第一ADC的数字输出信号的所述第二级的第一数字信号传递函数;和
用于处理所述反馈DAC的估算的误差的所述第二级的第二数字信号传递函数。
19.如权利要求14所述的MASH ADC,还包括:
用于将所述第一ADC的数字输出信号的可能值映射到用于所述反馈DAC的估算的误差的值的查找表;和/或
用于取所述第一ADC的所述数字输出信号并且输出用于所述反馈DAC的估算的误差的值的函数。
20.如权利要求14所述的MASH ADC,还包括:
用于将所述反馈DAC的估算的误差转换成所述反馈DAC的估算的误差的模拟版本的数模转换器,其中所述反馈DAC的估算的误差的模拟版本被增加到所述第二级的输入。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461976116P | 2014-04-07 | 2014-04-07 | |
US61/976,116 | 2014-04-07 | ||
US14/298,459 | 2014-06-06 | ||
US14/298,459 US9231614B2 (en) | 2014-04-07 | 2014-06-06 | Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104980155A CN104980155A (zh) | 2015-10-14 |
CN104980155B true CN104980155B (zh) | 2019-03-01 |
Family
ID=52726999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510165662.9A Active CN104980155B (zh) | 2014-04-07 | 2015-04-03 | 多级δ-σ模数转换器中数模转换器误差反馈的抵消 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9231614B2 (zh) |
EP (1) | EP2930850B1 (zh) |
CN (1) | CN104980155B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017084067A1 (zh) * | 2015-11-19 | 2017-05-26 | 上海萌芯电子科技有限公司 | X-0级联式噪声整形结构的连续时间δ-∑调制器 |
CN105337615A (zh) * | 2015-12-01 | 2016-02-17 | 深圳市思榕科技有限公司 | 一种产生高精度dac电压的方法 |
US9742426B2 (en) * | 2015-12-15 | 2017-08-22 | Analog Devices, Inc. | Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters |
US9838031B2 (en) * | 2015-12-16 | 2017-12-05 | Analog Devices Global | Dither injection for continuous-time MASH ADCS |
US9768793B2 (en) * | 2015-12-17 | 2017-09-19 | Analog Devices Global | Adaptive digital quantization noise cancellation filters for mash ADCs |
DE102016101741B3 (de) * | 2016-02-01 | 2017-07-13 | Infineon Technologies Ag | Hybride digitale/analoge Rauschformung bei der Sigma-Delta-Wandlung |
US9577657B1 (en) * | 2016-05-02 | 2017-02-21 | Analog Devices, Inc. | Delta sigma patterns for calibrating a digital-to-analog converter |
US10141948B2 (en) * | 2016-06-06 | 2018-11-27 | Mediatek Inc. | Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure |
US9831892B1 (en) * | 2016-07-12 | 2017-11-28 | Mediatek Inc. | Noise reduction circuit and associated delta-sigma modulator |
US10327659B2 (en) * | 2016-11-13 | 2019-06-25 | Analog Devices, Inc. | Quantization noise cancellation in a feedback loop |
CN107222216B (zh) * | 2017-06-05 | 2020-05-15 | 中国科学技术大学 | 采用自噪声耦合的二阶连续时间sd模数转换器 |
US10181862B1 (en) * | 2018-01-24 | 2019-01-15 | Raytheon Company | Parameterizable bandpass delta-sigma modulator |
US10128875B1 (en) * | 2018-03-30 | 2018-11-13 | Mitsubishi Electric Research Laboratories, Inc. | Methods and system of a digital transmitter with reduced quantization noise |
US10425100B1 (en) | 2018-10-03 | 2019-09-24 | Microsoft Technology Licensing, Llc | Continuous time sigma delta analog to digital converter |
JP7118867B2 (ja) * | 2018-11-22 | 2022-08-16 | ルネサスエレクトロニクス株式会社 | Ad変換装置及びそれを備えたミリ波レーダシステム |
US20230421166A1 (en) * | 2022-06-23 | 2023-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pipelined Hybrid Noise-Shaping Analog-To-Digital Converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0454406A1 (en) * | 1990-04-26 | 1991-10-30 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
CN101442510A (zh) * | 2007-11-21 | 2009-05-27 | 英飞凌科技股份有限公司 | 多标准模数数据转换 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI80548C (fi) * | 1988-11-09 | 1990-06-11 | Nokia Oy Ab | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. |
DE19937246B4 (de) * | 1999-08-06 | 2005-12-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
EP1450490B1 (en) * | 2003-02-18 | 2006-08-02 | STMicroelectronics S.r.l. | An analog-to-digital converter with correction of offset errors |
US7894536B2 (en) | 2003-04-15 | 2011-02-22 | Texas Instruments Incorporated | Calibration model to mitigate data conversion errors |
US6873281B1 (en) * | 2003-08-28 | 2005-03-29 | Impinj, Inc. | Interleaved digital correction for MASH delta-sigma ADC |
JP4237230B2 (ja) * | 2007-01-22 | 2009-03-11 | パナソニック株式会社 | パルス幅変調方法およびこれを用いたデジタル−アナログ変換器 |
US7626525B2 (en) * | 2007-05-03 | 2009-12-01 | Texas Instruments Incorporated | Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator |
US8228221B2 (en) * | 2010-09-28 | 2012-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for calibrating sigma-delta modulator |
US9385744B2 (en) | 2012-09-07 | 2016-07-05 | Mediatek Inc. | Delta-sigma analog-to-digital converter with error suppression |
-
2014
- 2014-06-06 US US14/298,459 patent/US9231614B2/en active Active
-
2015
- 2015-03-19 EP EP15159874.5A patent/EP2930850B1/en active Active
- 2015-04-03 CN CN201510165662.9A patent/CN104980155B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0454406A1 (en) * | 1990-04-26 | 1991-10-30 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
CN101442510A (zh) * | 2007-11-21 | 2009-05-27 | 英飞凌科技股份有限公司 | 多标准模数数据转换 |
Also Published As
Publication number | Publication date |
---|---|
US20150288379A1 (en) | 2015-10-08 |
CN104980155A (zh) | 2015-10-14 |
US9231614B2 (en) | 2016-01-05 |
EP2930850A1 (en) | 2015-10-14 |
EP2930850B1 (en) | 2018-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104980155B (zh) | 多级δ-σ模数转换器中数模转换器误差反馈的抵消 | |
CN104980154B (zh) | 数模转换器静态误失配误差的估计 | |
CN104579344B (zh) | 多级噪声整形模数转换器 | |
US10340932B2 (en) | Techniques for power efficient oversampling successive approximation register | |
KR101647252B1 (ko) | 고속 adc 어플리케이션을 위한 lc 격자 지연 라인 | |
US9735797B2 (en) | Digital measurement of DAC timing mismatch error | |
CN208768053U (zh) | 模数转换器中的被动模拟采样及保持 | |
EP3182599A1 (en) | Adaptive digital quantization noise cancellation filters for mash adcs | |
EP4072022A1 (en) | Delta sigma patterns for calibrating a digital-to-analog converter | |
EP3182600A1 (en) | Dither injection for continuous-time mash adcs | |
CN106888020A (zh) | Dac开关失配误差的数字测量 | |
US10171102B1 (en) | Oversampled continuous-time pipeline ADC with voltage-mode summation | |
CN106877866A (zh) | 用于模数转换器的微处理器辅助校准 | |
CN110460333B (zh) | 在产生模数转换器的连续时间残差中的阻断器容差 | |
CN104639172B (zh) | 积分器输出摆幅降低 | |
TWI574502B (zh) | 具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器 | |
US20200373934A1 (en) | Vco-based continuous-time pipelined adc | |
US20220045686A1 (en) | High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters | |
US10181860B1 (en) | Reducing residue signals in analog-to-digital converters | |
US20170019123A1 (en) | Delta sigma modulator for shaping noise and audio codec having the same | |
EP3595178B1 (en) | Continuous time sigma delta modulator | |
EP3182598B1 (en) | Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters | |
US11038515B2 (en) | Noise shaping algorithmic analog-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |