CN104950588A - 曝光方法、掩膜及芯片基板 - Google Patents

Abstract

本发明实施例提供一种曝光方法、掩膜以及芯片基板，该方法包括：提供一基板；在基板上形成一光刻胶层；以及通过一成像镜头将一掩膜上的多个图案成像于光刻胶层上，以对光刻胶层进行曝光。其中，掩膜具有多个芯片区，每一芯片区包括该图案，这些芯片区的这些图案彼此实质上相同，且这些芯片区的这些图案的线宽由位于掩膜的边缘往位于掩膜的中央呈现增加的趋势。一种掩膜及芯片基板亦被提出。

Description

曝光方法、掩膜及芯片基板

技术领域

本发明是有关于一种芯片基板、曝光方法及掩膜。

背景技术

在半导体工艺中，光刻工艺(photolithography)对于所产生的芯片的品质而言占了决定性的影响因素之一。在光刻工艺中，掩膜上的图案并无法百分之百无误差地被复制成光刻胶图案，这是受到光学上的因素与光刻胶显影时角缘圆化的因素等影响。

发明内容

本发明实施例提供一种曝光方法、掩膜以及芯片基板(chip substrate)，可使各晶粒的线路布局的线宽较为一致。

本发明的一实施例提供一种曝光方法，其包括：提供一基板；在基板上形成一光刻胶层；以及通过一成像镜头将一掩膜上的多个图案成像于光刻胶层上，以对光刻胶层进行曝光。其中，掩膜具有多个芯片区，每一芯片区包括该图案，这些芯片区的这些图案彼此实质上相同，且这些芯片区的这些图案的线宽由位于掩膜的边缘往位于掩膜的中央呈现增加的趋势。

本发明的一实施例还提供一种掩膜，其包括多个芯片区，每一芯片区包括一图案，且这些芯片区的这些图案彼此实质上相同。这些芯片区的这些图案的线宽由位于掩膜的边缘往位于掩膜的中央呈现增加的趋势。

本发明的一实施例还提供一种曝光方法，其包括：提供一基板；在基板上形成一光刻胶层；以及通过一成像镜头将一掩膜上的图案成像于光刻胶层上，以对光刻胶层进行曝光，其中掩膜具有多个芯片区，且至少有两个芯片区具有实质相同的图案，但这些实质相同的图案分别具有不同的线宽。

本发明的一实施例再提供一种芯片基板，其包括多个晶粒，这些晶粒排列成阵列，且每一晶粒包括一线路布局。这些晶粒的这些线路布局彼此实质上相同，且这些晶粒的这些线路布局的线宽之间的差异小于2％。

附图说明

图1A与图1B为用以绘示本发明的一实施例的曝光方法的流程的示意图。

图2A为图1B中的掩膜的正视示意图。

图2B为图1B中的基板的正视示意图。

图2C为图2B中的基板受到一次曝光的区域的正视示意图。

图3A为图2A的掩膜中的位于边缘的芯片区中的图案的局部正视示意图。

图3B为图2A的掩膜中的位于中央的芯片区中的图案的局部正视示意图。

图4A为图2B的基板在经过半导体工艺后所制成的芯片基板的部分的正视图，其中此部分对应于基板的区域A。

图4B为图4A中的晶粒中的部分线路布局的正视图。

主要元件符号说明

110：基板

112：晶粒区

120：光刻胶层

130：成像镜头

140：掩膜

142：影像光束

144：芯片区

145：图案

150：光源

152：照明光束

212：晶粒

245：线路布局

A、A1、R1、R2、R3、R4：区域

V、W、W1、W2：线宽

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

图1A与图1B为用以绘示本发明的一实施例的曝光方法的流程的示意图，图2A为图1B中的掩膜的正视示意图，图2B为图1B中的基板的正视示意图，而图2C为图2B中的基板受到一次曝光的部分区域的正视示意图。请参照图1A、图1B及图2A至图2C，本实施例的曝光方法包括下列步骤。首先，请参照图1A，提供一基板110，基板110例如为硅基板、其他半导体基板、玻璃基板、塑胶基板或其他适当的基板。之后，在基板110上形成一光刻胶层120，前述提及在基板110上形成一光刻胶层120可以是，直接在基板110上形成一光刻胶层120、在基板上的其他材料层上形成光刻胶层120，或是其他形成方式。形成光刻胶层120的方式例如是以涂布(如旋转涂布)工艺将光刻胶层120涂布于基板110上，或者以其他适当的方式(例如喷印工艺)将光刻胶层120形成于基板110上。

然后，请再参照图1B，通过一成像镜头130将一掩膜140成像于光刻胶层120上，例如是将掩膜140上的图案成像于光刻胶层120上，以对光刻胶层120进行曝光。在本实施例中，可通过一光源150提供一照明光束152，照明光束152经过掩膜140后形成一携带掩膜140上的图案资讯的影像光束142。在本实施例中，光源150例如为一紫外光源，而照明光束152例如为紫外光束。然而，在其他实施例中，亦可采用其他波长或波段的可使光刻胶层120曝光的光源。

当利用掩膜对基板上的一个区域作一次曝光时，此区域将来通常会形成多个排成阵列的晶粒(die)区。也就是说，掩膜上对应的有多个排成阵列且彼此实质相同的图案。对于曝光机的成像镜头而言，靠近成像镜头的光轴的光线较容易聚光，因此当掩膜上排成阵列的这些实质相同的图案被成像于基板上时，越靠近光轴的光刻胶图案的线宽会越小。如此一来，在一次曝光所形成的多个晶粒区中的图案的线宽将会不一致，进而可能造成所制造出的晶粒或是芯片(chip)的电性品质不一致。

请参照图1B和图2A至图2C，在本实施例中，掩膜140可具有多个芯片区144，掩膜140可在多个不同的时间中分别被成像镜头130成像于基板110的多个不同的区域A上。其中基板110例如是晶片(wafer)，而掩膜140的这些芯片区144可分别被成像于基板110上的多个晶粒区112上，而这些晶粒区112将被制造及切割成多个彼此实质上相同的晶粒，因此掩膜140的这些芯片区144中的图案彼此实质上相同。然而，如前述所提及，成像镜头130会产生一些光学成像上的像差，而使得区域A中靠近中央的成像尺寸较小，且使得区域A中靠近边缘的成像尺寸较大。因此，若掩膜140上的这些芯片区144中的图案的线宽都相同时，将使得基板110上的晶粒区112中的光刻胶层120在显影后的线宽不一致，而产生区域A中靠近中央的晶粒区112中的线宽小，区域A中靠近边缘的晶粒区112中的线宽大的情形。所以，本实施例的这些芯片区144的这些图案的线宽由位于掩膜140的边缘往位于掩膜140的中央呈现固定变化的趋势(例如呈现增加的趋势)可使基板110上的晶粒区112中的光刻胶层120在显影后的线宽较为一致。如此一来，便可使从基板110所切割出的晶粒中的导电线路的线宽较为一致，进而使这些晶粒的电性品质较为一致。换言之，掩膜140中可以至少有两个芯片区144具有实质相同的图案，但这些实质相同的图案分别具有不同的线宽。更详细来说，可参照图3A及图3B的叙述以进一步了解掩膜140上的图案的变化。

图3A为图2A的掩膜中的位于边缘的芯片区中的图案的局部正视示意图，而图3B为图2A的掩膜中的位于中央的芯片区中的图案的局部正视示意图。请参照图2A、图3A与图3B，每一芯片区144可包含一图案，例如图案145，这些芯片区144的这些图案145彼此实质上相同，且这些芯片区144的这些图案145的线宽W由位于掩膜140的边缘往位于掩膜140的中央呈现增加的趋势。举例而言，位于掩膜140的边缘的芯片区144的图案145的线宽W1小于位于掩膜140的中央的芯片区144的图案145的线宽W2。

在本发明实施例中，相移(phase shift)及光学近接修补(optical proximity correction,OPC)等技术可用以使显影后的光刻胶图案更为接近掩膜图案。相移技术主要是用以解决掩膜上的线状图案过于接近时所产生的解析度下降的问题，而光学近接修补则主要是用以解决光刻胶图案的角缘圆化的问题。前述提及的相移及光学近接修补等技术是可用来修补一个晶粒中的图案的失真，而本实施例之掩膜140及曝光方法则可用来缩小不同晶粒之间的差异，更进一步来说，可用以弥补因光学成像而造成靠近中央的晶粒区与靠近边缘的晶粒区的成像差异。在现有光刻工艺中，不同晶粒之间的线宽差异通常可大至约7％，而本实施例的掩膜140及曝光方法则可将不同晶粒之间的线宽差异降低至小于2％，甚至是小于1％。

图4A为图2B的基板在经过半导体工艺后所制成的芯片基板的一部分的正视图，而图4B为图4A中的晶粒中的部分线路布局的正视图。请参照图1B、图2B、图4A及图4B，图2B的基板110在经过如图1A及图1B的曝光工艺及其他半导体工艺后，可形成一芯片基板，而图4A绘示此芯片基板的部分的正视图，其中区域A1系对应于图2B的基板110的区域A，且上述的半导体工艺可以是光刻工艺中的其他步骤(如显影)、刻蚀、离子注入、移除光刻胶、形成导电层、形成绝缘层或其他半导体工艺。多个区域A1就如同图2B的区域A那样相接而构成芯片基板。在本实施例中，芯片基板包括多个晶粒212，这些晶粒212排列成阵列，且每一晶粒212可包括一线路布局，例如线路布局245。这些晶粒212的这些线路布局245彼此实质上相同，且这些晶粒212的这些线路布局245的线宽V之间的差异小于2％。沿着晶粒212与晶粒212之间的边界，芯片基板可被切割出多个芯片，而由于这些芯片的线路布局245的线宽V差异不大，因此这些芯片的电性品质较为一致。如此一来，便能够提升芯片的制造良率。

请再参照图1B、图2A、图3A、图3B、图4A及图4B，在本实施例中，掩膜140中这些芯片区144的这些图案145的线宽W由位于掩膜140的边缘往位于掩膜140的中央呈现增加的趋势补偿了成像镜头所形成的像差，因此所形成的芯片基板的各晶粒212间的线路布局254的线宽V可以较为一致。在本实施例中，这些芯片区144的这些图案145的线宽W的增加的趋势可为分段递增。举例而言，在图2A之中的区域R1的这些芯片区144的线宽W均不增加，区域R2中的这些芯片区144的线宽W均相对于区域R1中的线宽增加例如0.005微米，区域R3中的这些芯片区144的线宽W均相对于区域R1中的线宽增加例如0.010微米，且区域R4中的这些芯片区144的线宽W均相对于区域R1中的线宽增加例如0.015微米。然而，在其他实施例中，这些芯片区144的这些图案145的线宽W的增加的趋势亦可以是连续递增，亦即从位于掩膜140边缘的芯片区144每往掩膜140的中央数过来一个芯片区144时，被数到的此芯片区144中的线宽较相较于上一次被数到的芯片区144线宽增加一点宽度。

在本实施例中，光刻胶层120为正光刻胶层(positive photoresist layer)，这些图案145分别为多个遮光图案，且这些芯片区144的这些遮光图案的线宽W由位于掩膜140的边缘往位于掩膜140的中央呈现增加的趋势。然而，在其他实施例中，光刻胶层120也可以是负光刻胶层，则这些图案145分别为多个透光图案，且这些芯片区144的这些透光图案的线宽W由位于掩膜140的边缘往位于掩膜140的中央呈现增加的趋势。

综上所述，在本发明的实施例的芯片基板中，由于这些晶粒的这些线路布局的线宽的差异小于2％，也就是不同的晶粒间的线路布局的线宽的差异较小，因此本发明的实施例的芯片基板所切割而成的芯片间具有较为一致的电性品质。在本发明的实施例的曝光方法与掩膜中，由于掩膜上的这些芯片区的这些图案的线宽由位于掩膜的边缘往位于掩膜的中央呈现增加的趋势，因此成像镜头所产生的线宽失真问题可以获得补偿，进而使分别对应于这些芯片区的多个晶粒间具有较为一致的电性品质。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种曝光方法，其特征在于，所述曝光方法包括：

提供一基板；

在该基板上形成一光刻胶层；以及

通过一成像镜头将一掩膜上的多个图案成像于该光刻胶层上，以对该光刻胶层进行曝光，其中该掩膜具有多个芯片区，每一该芯片区包括该图案，所述芯片区的所述图案彼此相同，且所述芯片区的所述图案的线宽由位于该掩膜的边缘往位于该掩膜的中央呈现增加的趋势。

2.如权利要求1所述的曝光方法，其特征在于，所述图案的线宽的该增加的趋势补偿了该成像镜头所形成的像差。

3.如权利要求1所述的曝光方法，其特征在于，该光刻胶层为正光刻胶层，所述图案分别为多个遮光图案，且所述芯片区的所述遮光图案的线宽由位于该掩膜的边缘往位于该掩膜的中央呈现增加的趋势。

4.如权利要求1所述的曝光方法，其特征在于，该光刻胶层为负光刻胶层，所述图案分别为多个透光图案，且所述芯片区的所述透光图案的线宽由位于该掩膜的边缘往位于该掩膜的中央呈现增加的趋势。

5.如权利要求1所述的曝光方法，其特征在于，所述芯片区的所述图案的线宽的该增加的趋势为分段递增或连续递增。

6.一种掩膜，其特征在于，所述掩膜包括：

多个芯片区，每一该芯片区包括一图案，所述芯片区的所述图案彼此相同，且所述芯片区的所述图案的线宽由位于该掩膜的边缘往位于该掩膜的中央呈现增加的趋势。

7.如权利要求6所述的掩膜，其特征在于，所述图案分别为多个遮光图案，且所述芯片区的所述遮光图案的线宽由位于该掩膜的边缘往位于该掩膜的中央呈现增加的趋势。

8.如权利要求6所述的掩膜，其特征在于，所述芯片区的所述图案的线宽的该增加的趋势为分段递增或连续递增。

9.一种曝光方法，其特征在于，所述曝光方法包括：

提供一基板；

在该基板上形成一光刻胶层；以及

通过一成像镜头将一掩膜上的多个图案成像于该光刻胶层上，以对该光刻胶层进行曝光，其中该掩膜具有多个芯片区，且至少有两个芯片区具有相同的所述图案，但所述相同的图案分别具有不同的线宽。

10.如权利要求9所述的曝光方法，其特征在于，每一所述芯片区具有相同的图案，所述芯片区的所述图案的线宽呈现一固定的变化趋势。

11.一种芯片基板，其特征在于，所述芯片基板包括：

多个晶粒，排列成阵列，每一晶粒包括一线路布局，所述晶粒的所述线路布局彼此相同，所述晶粒的所述线路布局的线宽之间的差异小于2％。