一种数字信号隔离器及相应的脉宽编解码方法
技术领域
本发明涉及信号传输技术领域,尤其是一种基于微变压器的数字信号隔离器及相应的脉冲宽度编解码方法。
背景技术
数字信号隔离器主要用于数字信号的传输,数字隔离技术常用于工业网络环境的现场总线、军用电子***、航空航天电子设备以及医疗设备中,尤其是一些应用环境比较恶劣的场合。使用隔离器的一个首要原因是为了消除噪声;另一个重要原因是保护器件(或人)免受高电压的危害。一直以来,光电耦合都是隔离电路选择方案的首选,它应用广泛,整个电路已经非常成熟,成本很低。但是随着现代***集成度的不断提高,工作环境日趋严格,光电耦合隔离方案反应慢,功耗大,易老化等无法克服的缺点暴露无遗。对此,美国ADI公司提出一种基于芯片级变压器隔离方案的脉冲调制iCoupler技术。该技术利用芯片大小的微型变压器电磁耦合效应来进行信号传输。为了跨越隔离栅传输数字信号,iCoupler把输入信号编码成1ns的脉冲序列,两个连续脉冲表示一个上升沿,单个脉冲表示下降沿。CMOS接口电路对输入逻辑信号进行脉冲编码,上升沿编码为双脉冲,下降沿编码为单脉冲。接收端则经过解码恢复出信号边沿。该技术消除了光耦合器中光电转换的缺点,功耗仅为光电耦合器的1/10~1/50,并且其电路反应速度快,可靠性高,同时能够提供数千伏特的电压隔离能力。基于以上优点,采用微型变压器的数字隔离器逐步代替传统的光耦合隔离器成为未来发展的必然趋势。但是iCoupler技术采用脉冲个数编码方法,编解码方案复杂,电路不易实现,且由于其双脉冲编码的特定方法必然导致数据处理时间过长,传输速率受到很大限制,存在一定的局限性。
发明内容
为了解决上述现有技术中存在的问题,本发明提供一种基于微变压器的数字信号隔离器及相应的脉冲宽度编解码方法,本发明原理简单,电路易于实现,并且电路响应速度比脉冲个数编解码方法更快,能够实现更高频率的信号传输。
根据本发明一方面,提出一种基于微变压器的数字信号隔离器,所述数字信号隔离器包括:滤波单元、编码单元、微变压器、整形和滤波单元以及解码单元,其中:
所述滤波单元用于对于输入信号进行滤波处理;
所述编码单元与所述滤波单元连接,用于对于经过滤波的信号进行编码,其中,所述编码单元包括上升沿编码单元、下降沿编码单元和信号合成单元;
所述微变压器与所述编码单元连接,用于对于编码后的信号进行耦合;
所述整形和滤波单元与所述微变压器连接,用于对于经过微变压器处理的信号进行整形和滤波处理;
所述解码单元与所述整形和滤波单元连接,用于对于整形和滤波处理后的信号进行解码。
其中,所述上升沿编码单元用于对于滤波后信号的上升沿使用具有第一宽度的脉冲进行编码,得到具有第一宽度的脉冲信号;
所述下降沿编码单元用于对于滤波后信号的下降沿使用具有第二宽度的脉冲进行编码,得到具有第二宽度的脉冲信号;
所述信号合成单元用于将不同宽度的脉冲信号合成为一路信号。
其中,所述第一宽度不同于第二宽度。
其中,所述信号合成单元为或门逻辑运算部件。
其中,所述上升沿编码单元包括第一延时单元和第一运算单元,其中:
所述第一延时单元的延时时间为T1,用于对输入信号进行延时处理,得到第一延时信号;
所述第一运算单元用于将所述第一延时信号与所述输入信号进行与逻辑运算,将输入信号的上升沿编码为脉冲宽度为T1的高脉冲。
其中,所述下降沿编码单元包括第二延时单元和第二运算单元,其中:
所述第二延时单元的延时时间为T2,用于对输入信号进行延时处理,得到第二延时信号;
所述第二运算单元用于将所述第二延时信号与所述输入信号进行或非逻辑运算,将输入信号的下降沿编码为脉冲宽度为T2的高脉冲。
其中,所述解码单元包括单稳态电路和D触发器,其中:
所述单稳态电路用于将输入信号上升沿转化成一固定长度T的高脉冲信号输出,其中,固定长度T介于T1与T2之间;
所述D触发器的数据端连接编码信号,时钟端连接所述单稳态电路的输出,以利用所述单稳态电路输出信号对输入编码信号进行采样。
其中,所述D触发器为下降沿触发器。
根据本发明另一方面,还提出一种脉冲宽度编解码方法,该方法包括以下步骤:
步骤1,对于输入信号进行滤波处理;
步骤2,对于经过滤波的信号进行编码;
步骤3,利用微变压器对于编码后的信号进行耦合;
步骤4,对于经过微变压器处理的信号进行整形和滤波处理;
步骤5,对于整形和滤波处理后的信号进行解码。
其中,所述步骤2进一步包括以下步骤:
步骤21,对于滤波后信号的上升沿使用具有第一宽度的脉冲进行编码,得到具有第一宽度的脉冲信号;
步骤22,对于滤波后信号的下降沿使用具有第二宽度的脉冲进行编码,得到具有第二宽度的脉冲信号;
步骤23,将不同宽度的脉冲信号合成为一路信号。
本发明所具有的优点为:
减少了芯片面积。常规的方法是将原信号的上升沿和下降沿用不同数目的脉冲加以区分,采用这种处理方式的编解码电路比较复杂,芯片面积较大。而本发明采用不同脉宽的脉冲编码,电路简单,芯片面积更小。
响应速度快,工作频率高。脉冲宽度编解码过程减少了信号传输过程中的延时,从而提高了电路的工作频率。
附图说明
图1是根据本发明一实施例的基于微变压器的数字信号隔离器的结构示意图;
图2是根据本发明一实施例的基于微变压器的数字信号隔离器各关键节点的信号波形示意图;
图3-1是根据本发明一实施例的上升沿编码单元的结构示意图;
图3-2是根据本发明一实施例的下降沿编码单元的结构示意图;
图4是根据本发明一实施例的解码单元的结构示意图;
图5是根据本发明一实施例的解码单元各关键节点的信号波形示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
根据本发明的一方面,提出一种基于微变压器的数字信号隔离器,作为一个双端口器件,数字信号隔离器的输入端口与输出端口之间由于内部微变压器隔离栅的存在实现了完全的电器隔离,通过微变压器的电磁效应完成信号的传递。
图1是根据本发明一实施例的基于微变压器的数字信号隔离器,如图1所示,所述基于微变压器的数字信号隔离电路包括滤波单元、编码单元、微变压器、整形和滤波单元以及解码单元,其中:
所述滤波单元用于对于输入信号进行滤波处理;
所述编码单元与所述滤波单元连接,用于对于经过滤波的信号进行编码;
其中,所述编码单元包括上升沿编码单元、下降沿编码单元和信号合成单元,其中:
所述上升沿编码单元用于对于滤波后信号的上升沿使用具有第一宽度的脉冲进行编码,得到具有第一宽度的脉冲信号;
所述下降沿编码单元用于对于滤波后信号的下降沿使用具有第二宽度的脉冲进行编码,得到具有第二宽度的脉冲信号;
所述信号合成单元用于将不同宽度的脉冲信号合成为一路信号。
其中,所述第一宽度不同于第二宽度。
在本发明一实施例中,所述信号合成单元为或门逻辑运算部件。
所述微变压器与所述编码单元连接,用于对于编码后的信号进行耦合;
编码后的信号经过微变压器耦合后不可避免的会产生一定的形变,因此需要设置整形和滤波单元来滤除加杂在信号上的噪声并将其恢复为逻辑电平,然后再进行解码。
所述整形和滤波单元与所述微变压器连接,用于对于经过微变压器处理的信号进行整形和滤波处理;
所述解码单元与所述整形和滤波单元连接,用于对于整形和滤波处理后的信号进行解码。
解码单元的主要目的就是区分编码信号的脉冲宽度,获得原信号的变化信息,进而在适当的时候转换输出信号的电平,将原信号恢复出来。
为了更好的解释图1所示的数字信号隔离器功能结构的实现原理,接下来借助图2所示的数字信号隔离器各关键节点的信号波形予以说明。
图2中,逻辑输入信号波形经过滤波单元后,分为两路分别输入上升沿编码单元和下降沿编码单元,编码输出信号的波形如图2(A)和(B)所示,这里设定图2(B)所示信号的宽度为图2(A)所示信号宽度的两倍关系,之后通过信号合成单元合成为一路脉冲信号,如图2(C)所示;图2(C)所示的脉冲信号通过微变压器的电磁感应,从其初级线圈耦合到次级线圈的输出端,输出信号,如图2(D)所示,从图2中可以清楚的看到脉冲信号经过微变压器之后的变化,虽然脉冲信号的细节会有所改变,但是脉冲信号的宽度信息即脉宽比例关系依然保留了下来;之后脉冲信号经过整形滤波单元恢复成逻辑电平信号波形,如图2(E)所示;最后通过解码单元,通过检测信号脉冲的宽度恢复出原信号波形。
图3-1为根据本发明一实施例的上升沿编码单元的结构示意图,如图3-1所示,所述上升沿编码单元包括第一延时单元和第一运算单元,其中,所述第一延时单元的延时时间为T1,用于对输入信号进行延时处理,得到第一延时信号;所述第一运算单元用于将所述第一延时信号与所述输入信号进行与逻辑运算,实现将输入信号的上升沿编码为脉冲宽度为T1的高脉冲。
图3-2为根据本发明一实施例的下降沿编码单元的结构示意图,如图3-2所示,所述下降沿编码单元包括第二延时单元和第二运算单元,其中,所述第二延时单元的延时时间为T2,用于对输入信号进行延时处理,得到第二延时信号;所述第二运算单元用于将所述第二延时信号与所述输入信号进行或非逻辑运算,实现将输入信号的下降沿编码为脉冲宽度为T2的高脉冲。
图4是根据本发明一实施例的解码单元的结构示意图,如图4所示,所述解码单元包括单稳态电路和D触发器,其中:
所述单稳态电路将输入信号上升沿转化成一固定长度T的高脉冲信号输出,其中,固定长度T介于T1与T2之间;
所述D触发器数据端连接编码信号,时钟端连接所述单稳态电路的输出,实现所述单稳态电路输出信号对输入编码信号的采样。
在本发明一实施例中,所述D触发器为下降沿触发器。
图5是根据本发明一实施例的解码单元各关键节点的信号波形示意图,如图5所示,图5(A)所示为输入的原信号,编码后的信号如图5(B)所示,编码后的信号首先进入单稳态电路,每当单稳态电路检测到输入信号上升沿时就会产生一个固定脉宽为T的高脉冲信号,如图5(C)所示,此脉冲信号的脉宽是解码单元能否实现正常功能的关键,它需要介于两种编码脉宽T1和T2之间。之后,编码后的信号接入到D触发器的数据端,单稳态电路的输出脉冲信号接入到D触发器的时钟端,利用其下降沿对编码后的信号进行采样,那么D触发器的输出信号取反后(如图5(D)所示)便可获得原信号波形,如图5(E)所示,至此完成解码。
根据本发明的另一方面,还提出一种脉冲宽度编解码方法,所述脉冲宽度编解码方法对输入信号的上升沿和下降沿分别用不同宽度的脉冲来编码,并在解码端对脉宽特性加以区分,从而恢复原信号。所述脉冲宽度编解码方法包括以下步骤:
步骤1,对于输入信号进行滤波处理;
步骤2,对于经过滤波的信号进行编码;
所述步骤2进一步包括以下步骤:
步骤21,对于滤波后信号的上升沿使用具有第一宽度的脉冲进行编码,得到具有第一宽度的脉冲信号;
步骤22,对于滤波后信号的下降沿使用具有第二宽度的脉冲进行编码,得到具有第二宽度的脉冲信号;
步骤23,将不同宽度的脉冲信号合成为一路信号。
步骤3,利用微变压器对于编码后的信号进行耦合;
步骤4,对于经过微变压器处理的信号进行整形和滤波处理;
步骤5,对于整形和滤波处理后的信号进行解码。
本发明的“编码”和“解码”的描述方式仅为便于结合附图区分说明,并非特定限制。说明书已经充分说明本发明的原理和必要技术内容,普通技术人员能够依据说明书实施本发明,故不再赘述更加具体的技术细节。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。