CN104917503A - 绝缘栅型设备的驱动电路 - Google Patents

绝缘栅型设备的驱动电路 Download PDF

Info

Publication number
CN104917503A
CN104917503A CN201510067781.0A CN201510067781A CN104917503A CN 104917503 A CN104917503 A CN 104917503A CN 201510067781 A CN201510067781 A CN 201510067781A CN 104917503 A CN104917503 A CN 104917503A
Authority
CN
China
Prior art keywords
gate
type
voltage
insulated
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510067781.0A
Other languages
English (en)
Other versions
CN104917503B (zh
Inventor
岩水守生
山科普士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104917503A publication Critical patent/CN104917503A/zh
Application granted granted Critical
Publication of CN104917503B publication Critical patent/CN104917503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种能够良好地进行栅电压控制用半导体元件的上拉动作，并适于将构成要素全部集成在同一半导体基板上的绝缘栅型设备的驱动电路，该栅电压控制用半导体元件用于实现绝缘栅型设备的误导通的防止和高速关断。本发明的绝缘栅型设备的驱动电路基于从外部输入的栅信号来驱动绝缘栅半导体元件，其具备：栅电压控制用半导体元件14，连接在上述绝缘栅半导体元件8的栅极-源极之间；上拉元件25，由在上述栅电压控制用半导体元件的栅极-漏极之间连接的耗尽型MOSFET构成。上述栅电压控制用半导体元件14通过施加在上述绝缘栅半导体元件的栅极的电压而驱动，使构成上述上拉元件25的MOSFET的背栅极接地，防止寄生晶体管的形成。

Description

绝缘栅型设备的驱动电路
技术领域
本发明涉及一种绝缘栅型设备的驱动电路，特别地，涉及一种防止绝缘栅型设备的误导通，并且高速进行关断动作的绝缘栅型设备的驱动电路。
背景技术
作为现有的绝缘栅型设备的驱动电路，例如提出有以下的构成：通过设置在关断流过半导体开关元件的主端子的电流时，用于对该半导体开关元件的栅极电容进行放电的电流源电路，并且设置对应于半导体开关元件的主端子两端的电压的上升而使对栅极电容进行放电的电流值逐渐降低的电流调整电路，从而同时降低浪涌电压和关断损耗(例如，参考专利文献1)。
但是，在专利文献1中记载的现有例中没有针对功率MOSFET在截止状态时电源急剧上升情况下的应对方案，因此，在这样的情况下，经由功率MOSFET的栅极-漏极间的寄生电容而流过栅极的电流导致处于截止状态的功率MOSFET误导通。为了处理该问题，在功率MOSFET关断时，需要将电流源电路的输出电流总是保持在一定的电流值以上。
然而，在这种情况下，由于施加在栅极端子的电压被下拉，导致产生以下问题。即，通常在导通时的功率MOSFET的栅电压的降低导致功率MOSFET的通电能力的降低(Ron的增大)，和/或消耗电流的增加等。
为了解决记载在该专利文献1中的现有例的问题，本申请人提出了专利文献2所示的构成。
即，在专利文献2中记载的现有例中，如图12所示那样，在电阻负载和/或电感负载等负载3的一端连接有电源，在负载3的另一端连接有作为负载驱动控制元件的半导体集成电路装置1。
半导体集成电路装置1的外部的输入输出端子为漏极端子4、栅极端子5、源极端子6这三个端子。漏极端子4与负载3的另一端连接，源极端子6接地。并且，栅信号从外部输入栅极端子5。半导体集成电路装置1由驱动电路部17和功率部18构成。功率部18是由通过驱动电路部17而进行导通截止控制的功率MOSFET(绝缘栅半导体元件)8组成。
在半导体集成电路装置1的栅极端子5和地电位(源电位)24之间连接有齐纳二极管9。
并且，在漏电位22和地电位24之间连接有电流检测传感器10。此外，栅极端子5和地电位24之间连接有逻辑电路(阈值控制电路)12。在该逻辑电路12和地电位24之间连接有温度检测传感器11。
逻辑电路12如图12所示，具有N型耗尽MOSFET12x、二极管12y以及N型增强MOSFET12z。并且，在功率MOSFET8的栅极以及栅极端子5之间连接有栅电阻13。
并且，在功率MOSFET(绝缘栅半导体元件)8的栅电位23和地电位24之间连接有栅电压控制用NMOSET(栅电压控制用半导体元件)14，在该栅电压控制用NMOSET14的漏极-栅极之间作为上拉元件连接有N型耗尽MOSFET25。
并且，在栅电位23和地电位24之间连接有栅电压控制电路15。该栅电压控制电路15的输入端连接在电流检测传感器10的输出端。
此外，在栅电位23和地电位24之间连接有恒定电流源16。该恒定电流源16用于下拉栅电位23，从而即使噪声进入栅极端子5，功率MOSFET8也不导通。
通过组成上述构成，而构成为将经由绝缘栅半导体元件8的栅极-漏极之间的寄生电容而供给的电流作为电源，使栅电压控制用半导体元件14导通，因此不依赖于向栅极端子5施加电压的输入电路的输出阻抗和/或向栅极端子5施加的信号在截止时的电压水平，而能够通过栅电压控制用半导体元件14而快速除去上述充电电流。因此，能够实现绝缘栅半导体元件的误导通的防止和高速关断。
现有技术文献
专利文献
专利文献1：日本特开第2008-67593号公报
专利文献2：日本特开第2012-34079号公报
发明内容
技术问题
在此，在上述专利文献2所记载的现有例中，通过在栅电压控制用NMOSFET14的栅极以及漏极之间设置上拉元件25，能够实现绝缘栅半导体元件的误导通的防止和高速关断。
然而，在专利文献2记载的现有例中，使用耗尽型MOSFET作为上拉元件，其背栅极端子与源极端子连接。
在构成半导体集成电路装置1的元件中，可以是N型耗尽MOSFET25以及耗尽MOSFET12x由单独(独立的)半导体构成的情况，但如果将这些耗尽MOSFET与半导体集成电路装置1的其他的构成要素构成在同一个半导体基板上，则会产生问题。即，考虑将功率MOSFET(绝缘栅半导体元件)8、栅电压控制用NMOSFET(栅电压控制用半导体元件)14、作为上拉元件的N型耗尽MOSFET25、以及构成逻辑电路(阈值控制电路)12的N型增强MOSFET12z形成于同一N型基板的情况，如图13所示，在N型基板100上将绝缘栅半导体元件8形成为纵型，栅电压控制用NMOSFET(栅电压控制用半导体元件)14和构成逻辑电路12的N型增强MOSFET12z在共用的p型区域(p阱区)101形成，由耗尽型MOSFET构成的上拉元件25在与共用的p型区域(p阱区)101以隔开预定距离形成的独立的p型区域(p阱区)102形成。
根据这样的构成，在共用的p型区域101、独立的p型区域102和N型基板100之间形成寄生的PNP型晶体管。因此，在功率MOSFET(绝缘栅半导体元件)8成为导通状态、N型基板100的电位变低的情况下，可能会导致该寄生的PNP型晶体管工作独立的p型区域102成为地电位。并且，还会出现以下问题，若N型基板100的电位较低，则构成上拉元件的耗尽型MOSFET25的源电极(通过布线与p阱区102直接相连)的电荷通过形成在独立的p阱区102和N型基板100之间的PN结，穿过N型基板100，因此不能良好地进行栅电压控制用半导体元件的上拉。
因此，本发明是着眼于上述现有例的课题而完成的，其目的在于提供一种绝缘栅型设备的驱动电路，该绝缘栅型设备的驱动电路能够良好地进行实现绝缘栅型设备的误导通的防止和高速关断的栅电压控制用半导体元件的上拉动作，并适于将构成要素全部都集成在同一半导体基板上。
为了达成上述目的，本发明的绝缘栅型设备的驱动电路中的一个形态是，基于从外部输入的栅信号来驱动绝缘栅半导体元件的绝缘栅型设备的驱动电路，具备栅电压控制用半导体元件，连接在绝缘栅半导体元件的栅极-源极之间；和上拉元件，由在栅电压控制用半导体元件的栅极-漏极之间连接的耗尽型MOSFET构成，栅电压控制用半导体元件通过施加在绝缘栅半导体元件的栅极的电压而驱动，构成上拉元件的耗尽型MOSFET的背栅极接地。
发明效果
根据本发明，具有以下构成，即绝缘栅半导体元件的栅极-漏极之间的寄生电容的充电电流作为电源，通过上拉元件使栅电压控制用半导体元件导通，因此不依赖于向栅极端子施加电压的输入电路的输出阻抗和/或向栅极端子施加的信号在截止时的电压水平，而能够通过栅电压控制用半导体元件快速除去上述充电电流。因此，能够实现绝缘栅半导体元件的误导通的防止和高速关断。此外，因为使绝缘栅半导体元件导通而除去上述充电电流，所以能够较小地限制芯片尺寸，并且能够减小对正常动作的影响(消耗电流和/或Ron)。
并且，由于构成上拉元件的MOSFET的背栅极接地，且背栅极与源极侧分离，因此能够排除在N型基板内形成寄生PNP晶体管，并且能够防止由N型基板内的PN结造成的电荷泄露。因此，能够提供一种适于在同一半导体基板上集成的驱动电路。
附图说明
图1是表示本发明的绝缘栅型设备的驱动电路的构成的电路图。
图2(a)～(c)是表示电流检测传感器的构成的电路图。
图3是表示温度检测传感器的构成的电路图。
图4(a)～(c)是表示栅电压控制电路的构成的电路图。
图5是表示阈值决定功能的时序图。
图6是表示含有功率MOSFET的半导体元件的元件构造的截面图。
图7是以简化模型表示功率MOSFET的电路图。
图8是表示省略了上拉元件的现有的绝缘栅型设备的驱动电路的构成的电路图。
图9是用于说明图8的现有例中功率MOSFET的误导通的说明图。
图10是表示输入电路的构成的电路图。
图11是用于说明图8的现有例中功率MOSFET的关断动作的说明图。图12是表示现有的绝缘栅型设备的驱动电路的构成的电路图。图13是表示现有的绝缘栅型驱动电路的元件构造的截面图。
符号说明
1：   半导体集成电路装置
2：   电源
3：   负载
4：   漏极端子
5：   栅极端子
6：   接地端子(源极端子)
7：   接地
8：   功率MOSFET
9：   齐纳二极管
10：  电流检测传感器
11：  温度检测传感器
12：  阈值控制电路
13：  栅电阻
14：  栅电压控制用NMOSFET
15：  栅电压控制电路
16：  恒定电流源
17：  驱动电路部
18：  功率部
22：  漏电位
23：  栅电位
24：  地电位
25：  N型耗尽MOSFET
30：  N型基板
35：  p型区域
36、37：  n型区域
具体实施方式
以下，结合附图对本发明的实施方式进行说明。
如图1所示，在电阻负载和/或电感负载等的负载3的一端连接有电源2，在负载3的另一端连接有应用于本发明的绝缘栅型设备的驱动电路的半导体集成电路装置1。
半导体集成电路装置1由漏极端子4、栅极端子5、源极端子6这三个端子构成。漏极端子4与负载3的另一端连接，源极端子6接地。并且，在栅极端子5输入有来自外部的栅信号。
半导体集成电路装置1由驱动电路部17和功率部18构成，它们如后述那样在一个半导体芯片内形成。功率部18由作为通过驱动电路部17而进行导通截止控制的绝缘栅半导体元件的功率MOSFET8构成。该功率MOSFET8的漏极与漏极端子4连接，栅极通过驱动电路部17与栅极端子5连接，并且源极通过驱动电路部17与源极端子6连接。
半导体集成电路装置1的栅极端子5和地电位(源电位)24之间连接有齐纳二极管9。
并且，在功率MOSFET8的漏电位22和地电位24之间，连接有检测功率MOSFET8的漏电流的电流检测传感器10。作为该电流检测传感器10，例如，能够应用如图2(a)所示的使用电阻10a以及10b的电阻分压的传感器，和/或如图2(b)、(c)所示的使用电流检测MOSFET10c、10d的传感器。在这里，电流检测MOSFET10c以及10d的背栅极直接与地电位24连接。
并且，在栅极端子5和地电位24之间连接有阈值控制电路12。该阈值控制电路12例如如图1所示，具备与栅电位23连接的电源端子t1，输入有温度检测传感器11的温度检测信号的传感器端子t2，与地电位24连接的接地端子t3，和控制端子t4。所述控制端子与后述的MOSFET25的栅极和源极，以及后述的栅电压控制用NMOSFET14的栅极连接。
并且，阈值控制电路12具备漏极与电源端子t1连接的四个N型耗尽MOSFET12a～12d，和漏极与N型耗尽MOSFET12b～12d的源极和栅极端子连接、源极以及背栅极端子与接地端子t3连接的三个N型增强MOSFET12e～12g。
这里，N型耗尽MOSFET12a的栅极和源极与输入端子t2连接。并且，N型增强MOSFET12e的栅极与N型耗尽MOSFET12a的栅极和源极以及输入端子t2的连接点连接。并且，N型增强MOSFET12f的栅极与N型耗尽MOSFET12b以及N型增强MOSFET12e的连接点连接。此外，N型增强MOSFET12g的栅极与N型耗尽MOSFET12c以及N型增强MOSFET12f的连接点连接。
并且，各N型耗尽MOSFET12a～12d的背栅极经由接地端子t3与功率MOSFET8的地电位24连接。
并且，二极管12h插置在N型耗尽MOSFET12d以及N型增强MOSFET12g之间。该二极管12h的阳极与N型耗尽MOSFET12d的栅极以及源极连接，阴极与N型增强MOSFET12g的漏极连接。并且，二极管12h以及N型增强MOSFET12g的连接点与控制端子t4连接。
二极管12h设为用于使流过后述的N型耗尽MOSFET25的电流，不经由N型耗尽MOSFET12d以及电源端子t1从而不流到作为阈值控制电路12的高电位侧的电源的栅极端子5。即，在不设置二极管12h的情况下，当栅极端子5为低水平、栅电位23为高水平时，电流流过N型耗尽MOSFET12d，后述的栅电压控制用NMOSFET14的栅电位19则不能上升。
并且，在功率MOSFET8的栅极和栅极端子5之间连接有栅电阻13。该栅电阻13以及栅极端子5之间连接有阈值控制电路12的电源端子t1。
并且，在阈值控制电路12的传感器端子t2连接有温度检测传感器11。作为该温度检测传感器11，例如，能够使用利用图3所示的二极管11a的VF特性的温度特性的传感器。
并且，在功率MOSFET8的栅电位23和地电位24之间连接有作为栅电压控制用半导体元件的栅电压控制用NMOSFET14。该栅电压控制用NMOSFET14的漏极与栅电位23连接，栅极与阈值控制电路12的控制端子t4连接，并且源极以及背栅极与地电位24连接。
在该栅电压控制用NMOSFET14的漏极-栅极之间连接有作为上拉元件的N型耗尽MOSFET25。该MOSFET25的漏极与栅电阻13以及栅电压控制用NMOSFET14之间的栅电位23连接。并且，MOSFET25的栅极以及源极相互连接，并与栅电压控制用NMOSFET14的栅极以及阈值控制电路12的控制端子t4之间的连接点连接，背栅极与源极分离并与地电位24连接。
并且，在栅电位23和地电位24之间连接有栅电压控制电路15。该栅电压控制电路15的输入端与电流检测传感器10的输出端连接。作为栅电压控制电路15，如图4(a)～(c)所示能够由NMOSFET15a与二极管和/或电阻以串联电路构成。
并且，在栅电位23和地电位24之间连接有恒定电流源16。该恒定电流源16是用于下拉栅电压23，从而即使噪声从外部进入栅极端子5，功率MOSFET8也不导通。
半导体集成电路装置1除了具有作为用于驱动负载3的开关元件的功能，还具有在负载3短路等情况下，用于防止由于流入半导体集成电路装置1的大电流而导致半导体集成电路装置1自身损坏的过电流检测和保护功能，以及用于防止由该大电流而发热导致半导体集成电路装置1自身损坏的过热检测和保护功能。
过电流检测和保护功能通过电流检测传感器10以及栅电压控制电路15来实现。以下，对过电流检测和保护功能进行具体说明。
如果漏极端子4和接地端子6之间流过过电流，则电流检测传感器10的输出，即栅电压控制电路15的输入20的电压变大。如果栅电压控制电路15的输入20的电压变为预定电压以上，则如图4A、4B或4C所示的栅电压控制电路15的N型增强MOSFET15a导通。据此，降低栅电位23，以限制漏极端子4与接地端子6之间流过的电流。
过热检测和保护功能通过温度检测传感器11、阈值控制电路12以及栅电压控制用NMOSFET14来实现。以下，对过热检测和保护功能进行具体说明。
伴随温度上升，温度检测传感器11的输出，即阈值控制电路12的输入端子t2的输入电压变小。当阈值控制电路12的输入端子t2的电压变为预定电压以下时，则从阈值控制电路12向栅电压控制用NMOSFET14的栅极施加栅极端子5的电压Vin。据此，栅电压控制用NMOSFET14导通，栅电位23比功率MOSFET8的阈值电压低。如此来截止半导体集成电路装置1。
过电流检测和保护功能以及过热检测和保护功能不需要外部电源，而将栅极端子5的电压作为电源运行。据此，在本实施方式中的半导体集成电路装置与单个MOSFET相同，能够以三个端子运行。并且，虽然通常为外挂式的栅极保护电路，然而通过在半导体集成电路装置1内形成该栅极保护电路，则不需要外挂元件。其结果能够降低成本，缩小占有面积。并且，通过在一个芯片上搭载各个检测电路以及栅极保护电路，能够降低芯片成本，简化装配工序。
并且，由阈值控制电路12以及栅电压控制用NMOSFET14实现决定半导体集成电路装置1的阈值电压(基准电压)VIN(th)的阈值决定功能。该功能是在栅极端子5施加阈值电压VIN(th)以上的电压之前，使功率MOSFET8的栅电位23比功率MOSFET8的阈值电压低，从而不导通功率MOSFET8。所述阈值电压VIN(th)比功率MOSFET8的阈值电压Vg(th)高。即，阈值控制电路12的N型增强MOSFET12g的阈值电压设定为VIN(th)。
当向栅极端子5输入作为栅信号的三角波时，表示阈值决定功能的时序图如图5所示。即，在时刻T1，当栅极端子5的电压Vin开始上升时，伴随栅极端子5的电压Vin的上升，从阈值控制电路12的控制端子t4输出的输出电压(栅电压控制用NMOSFET14的栅电压)Va上升。
阈值控制电路12利用栅信号的电压Vin作为电源电压，因此在由温度传感器11检测出的温度低的情况下，伴随电压Vin的上升，传感器端子t2的电压变为高水平。因此，N型增强MOSDFET12e导通，N型MOSDFET12f截止。由此，在N型增强MOSFET12g的栅极，经由N型耗尽MOSFET12d施加有栅信号的电压Vin(因为MOSFET12d是耗尽型，因此能够不考虑源极-漏极之间的电压)。因此，N型增强MOSFET12g在电压Vin到达阈值电压VIN(th)之前保持为截止。
因此，因为栅极端子5的电压经由N型耗尽MOSFET12d以及二极管12h施加于栅电压控制用NMOSFET14的栅极，所以该栅电压控制用NMOSFET14的栅电压Va成为与栅极端子5的电压Vin相同。在到达时刻T2之前，栅电压控制用NMOSFET14为截止，因此功率MOSFET8的栅电位23(Vg)与栅极端子5的电压Vin相等(Vg＝Vin)。
然后，在时刻t2，当栅电压控制用NMOSFET14的栅电压Va(＝Vin)到达栅电压控制用NMOSFE14的阈值电压Va(th)时，栅电压控制用NMOSFET14导通。因此，功率MOSFET8的栅电位23(Vg)成为接地电压(0[V])。
然后，在时刻T3，当栅极端子5的电压Vin到达作为阈值控制电路12的N型增强MOSFET12g的阈值电压的半导体集成电路装置1的阈值电压VIN(th)时，N型增强MOSFET12g导通。因此，阈值控制电路12的控制端子t4经由N型增强MOSFET12g与地电位24连接而成为接地电压(0[V])。因此，栅电压控制用NMOSFET14的栅电压Va成为接地电压，栅电压控制用NMOSFET14截止。据此，在功率MOSFET8的栅极施加有栅极端子5的电压Vin。如此，栅电压控制用NMOSFET14仅在栅极端子5的电压Vin低于阈值电压VIN(th)时才能够控制为导通状态。
在时刻T3，功率MOSFET8的栅电位23(Vg)超过功率MOSFET8的阈值电压Vg(th)，因此，在该时刻，功率MOSFET8从截止切换为导通，半导体集成电路装置1变为导通。
如此，通过使Va(th)＜Vg(th)，从而能够控制功率MOSFET8的栅电位23，能够由阈值控制电路12来决定相对于半导体集成回路装置1的输入电压Vin的阈值电压VIN(th)。
在本实施方式，在通常动作时，N型耗尽MOSFET25的电流流过阈值控制电路12的N型增强MOSFET12g。因此，考虑该电流来设定阈值控制电路12的N型耗尽MOSFET12d和N型增强MOSFET12g的大小，以得到期望的特性。
接下来，针对半导体集成回路装置1的元件构造，结合图6进行说明。
图6是表示半导体集成电路装置1的元件构造的一例。在该图6中，功率MOSFET8的漏极端子、源极端子、栅极端子分别由D、S、G表示。
如图6所示，功率MOSFET8成为在位于构成N型基板30的n+基板31之上形成的n-外延层32的表面侧上以双扩散的方式形成两个低浓度的p型区域(p阱区)33A、33B，以及分别位于这些p型区域(p阱区)33A、33B内的两个高浓度的n型区域34A、34B的纵型构造。在功率MOSFET8的栅极-漏极之间，形成有比较大的寄生电容Cgd。应予说明，38是在N型基板30上形成的例如由BPSG(Boron Phosphor Silicate Glass：硼磷硅玻璃)构成的绝缘膜。
另一方面，因为N型耗尽MOSFET12d和N型耗尽MOSFET25的背栅极与地电位24连接，所以阈值控制电路12的N型耗尽MOSFET12d、N型增强MOSFET12g、栅电阻13、作为上拉元件的N型耗尽MOSFET25、以及栅电压控制用NMOSFET14在N型基板30的n-外延层32形成的共用的低浓度p型区域(p阱区)35内按照上述顺序形成。在这里，各MOSFET14、12d、12g以及25的各个在共用的p型区域(p阱区)35内形成有分别构成漏极以及源极的两个n型区域36以及37。并且，作为二极管12h的多晶硅二极管连接在N型耗尽MOSFET12d、N型增强MOSFET12g之间。该多晶硅二极管是在N型基板30上由隔着SiO2氧化膜39a形成的多晶硅39b中的p型区域39c和n型区域39d形成的。这些氧化膜39a以及多晶硅39b由绝缘膜38覆盖。
并且，作为N型耗尽MOSFET25的漏极的n型区域36与栅电位23连接，栅极与源极共同与作为N型增强MOSFET12g的漏极的n型区域36连接，并且与栅电压控制用NMOSFET14的栅极连接。栅电位23与功率MOSFET8的栅极连接。
并且，作为N型增强MOSFET12g的源极的n型区域37、作为栅电压控制用NMOSFET14的源极的n型区域36以及作为各MOSFET12d、12g、14、25的背栅极的p型区域35与地电位24连接。
如此，由于在本实施方式中，使阈值控制电路12的N型耗尽MOSFET12a～12d以及N型耗尽MOSFET25的背栅极与地电位24连接，因此，在N型基板30上形成的各MOSFET12d、12g、14以及25的各个能够在共用的p型区域(p阱区)35内相互并列地形成。
因此，无需如上述图13所示的现有例那样，为了使N型耗尽MOSFET25与阈值控制电路12的N型增强MOSFET12z隔开间隔构成而形成独立的p型区域(p阱区)102，在两者之间不会形成寄生PNP晶体管。并且，因为p型区域(p阱区)35与地电位24连接，所以即使在p型区域(p阱区)35与N型基板30之间形成PN结也施加有逆向电压，因此能够可靠地阻止N型耗尽MOSFET25的源极电荷泄露至N型基板30。
接下来，结合图5、图6以及图7对本实施方式的动作进行说明。
现在，为了让半导体集成电路装置1为导通状态，从外部向半导体集成电路装置1的栅极端子5输入栅信号。这时，如图5所示，当输入三角波作为栅信号时，根据上述的阈值决定功能，在时刻T3栅极端子5的电压到达半导体集成电路装置1的阈值电压VIN(th)之前，栅电位23(Vg)变得比功率MOSFET8的阈值电压低。因此，功率MOSFET8在时刻T3之前，维持截止状态。
然后，在时刻T3，当栅极端子5的电压Vin到达阈值电压VIN(th)时，由于阈值控制电路12的N型增强MOSFET12g导通，因此栅电压控制用NMOSFET14截止，在功率MOSFET8的栅极施加有该时刻的栅极端子5的电压Vin。据此，功率MOSFET8导通，半导体集成电路装置1成为导通状态。
在半导体集成电路装置1从导通状态向截止状态进行切换的情况下，在半导体集成电路装置1的栅极端子5中输入截止信号。即，在图5的时刻T4之后，使栅极端子5的电压Vin降低。据此，功率MOSFET8的栅电压Vg降低。
然后，在时刻T5，当栅极端子5的电压Vin低于阈值电压VIN(th)时，由于阈值控制电路12的N型增强MOSFET12g截止，在该时刻的栅极端子5的电压Vin经由N型耗尽MOSFET12d以及二极管12h被施加于栅电压控制用NMOSFET14的栅极。
这时，栅极端子5的电压Vin在栅电压控制用NMOSFET14的阈值电压Va(th)以上，因此，在时刻T5，栅电压控制用NMOSFET14导通。据此，功率MOSFET8的栅电压Vg成为接地电压，功率MOSFET8快速截止，半导体集成电路装置1成为截止状态。
然后，在时刻T6，当栅极端子5的电压Vin低于栅电压控制用NMOSFET14的阈值电压Va(th)时，栅电压控制用NMOSFET14截止，在功率MOSFET8的栅极上施加有栅极端子5的电压Vin。这时，因为功率MOSFET8的栅电压Vg低于功率MOSFET8的阈值电压Vg(th)，所以功率MOSFET8维持在截止状态。并且，在时刻T6之后，伴随栅极端子5的电压Vin的降低，功率MOSFET8的栅极电压Vg也逐渐降低。
接下来，在该栅极端子5的电压Vin为比栅电压控制用NMOSFET14的阈值电压Va(th)低的状态，且功率MOSFET8为截止状态时，针对电源2的电压急剧上升的情况进行说明。这里，作为电源2的电压急剧上升的状态，例举出负载3的上游电路的切换和/或浪涌、电源启动等。
图7是以简化模型表示功率MOSFET8的电路图。使栅极端子5的电压Vin为接地电压(0[V])。
在功率MOSFET8的栅极-漏极之间形成寄生电容Cgd，在漏极-源极之间形成寄生电容Cds，在栅极-源极之间形成寄生电容Cgs。
如果经由负载3(电感线圈L)从电源2向功率MOSFET8施加电源电压VB，则产生向电容Cds充电的电流Ids和向电容Cgd充电的电流Igd。电流Igd的一部分成为电流Igs向电容Cgs充电，剩余的电流Ir经由栅电阻13(放电电阻R)被放电。这时，功率MOSFET8的栅电压Vg与由电流Igs引起的电容Cgs的充电电压相等，并且与由放电电阻R引起的电压下降Ir·R相等。
因此，当功率MOSFET8为截止状态时，若电源电压VB急剧上升，则产生对电容Cgd充电的大的电流Igd，该电流Igd的一部分作为Ir流过放电电阻R，因此功率MOSFET8的栅电压Vg急剧提升。
这时，如图8所示的不具备构成上拉元件的N型耗尽MOSFET25的通常的半导体集成电路装置那样，栅电压控制用NMOSFET14仅基于栅极端子5的电压被驱动，即如果栅电压控制用NMOSFET14的栅电压仅基于栅极端子5的电压而决定，则当栅极端子5的电压为低于栅电压控制用NMOSFET14的阈值电压Va(th)的状态时，电源电压VB急剧上升，当功率MOSFET8的栅电压Vg被提高到功率MOSFET8的阈值电压Vg(th)以上时，由于不通过栅电压控制用NMOSFET14来进行功率MOSFET8的栅电压Vg的控制，功率MOSFET8暂时从截止状态切换为导通状态。
图9是表示功率MOSFET8在误导通时的状态的时序图。
电源电压VB急剧上升，在时刻T11时，功率MOSFET8的栅电压Vg为提高至功率MOSFET8的阈值电压Vg(th)以上的电压。如此，在该时刻T11，功率MOSFET8从截止状态切换至导通状态。
这时，因为电容Cgd中流过一定的电流，电容Cgd两端的电压呈直线上升。并且，因为栅电压Vg在功率MOSFET8的阈值电压Vg(th)基本保持不变，伴随着电容Cgd两端的电压的上升，功率MOSFET8的漏电压Vd也呈直线上升(漏电压Vd＝栅电压Vg+电容Cgd两端的电压)。
在时刻T11至时刻T12的期间中，功率MOSFET8的漏电压Vd比电源电压VB低，在该Vd<VB的期间中，d(Id)/dt＝(VB-Vd)/L>0，电流Id增加(电感线圈L的电感也用L表示)。并且，当在时刻T12，Vd＝VB时，d(Id)/dt＝0，之后，Vd>VB，因此d(Id)/dt<0，电流Id逐渐减少。当在时刻T13，Id＝0时，之后，d(Id)/dt＝0＝(VB-Vd)，因此Vd＝VB(即使在下一个瞬间变为Id<0，由于栅电压Vg降到阈值电压Vg(th)以下，功率MOSFET8立刻向截止方向作用，因此结果为Id＝0。其中，在图9中，漏电压Vd和电源电压VB在波形中的基准电位(0[V])的位置不同。漏电压Vd在时刻T13以后稳定在某个值，该值是相对于波形Vd的VB的值)。这时，Igd＝0，因此栅电压Vg急速降低，功率MOSFET8回到截止状态。
像这样，如果当栅极端子5的电压在低于栅电压控制用NMOSFET14的阈值电压的状态下电源电压VB急剧上升，则功率MOSFET8暂时从截止状态切换至导通状态。
在此，对栅极端子5的电压比栅电压控制用NMOSFET14的阈值电压低的状态的情况进行说明，但在栅极端子5通过高阻抗元件接地7的状态和/或栅极端子5连接至如图10所示的输入电路的状态下，也产生相同的现象。
并且，在关断动作中，当功率MOSFET8从导通状态向截止状态过渡时，由于对比较大的寄生电容Cgd充电而产生电流Ir，如图11所示那样，在时刻T21至时刻T22期间，栅电压Vg上升。因此，在截止时的栅极端子5的电压低于栅电压控制用NMOSFET14的阈值电压Va(th)状态下，关断时间变长。其中，在图11中，栅极端子5的电压Vin和栅电压Vg的基准电位(0[V])的位置不同(电压Vin表示为稍在上方)。
对此，在本实施方式中，栅电压控制用NMOSFET14通过在功率MOSFET8的漏电压Vd从低水平变为高水平时根据由寄生电容Cgd产生的电流Igd而上升的功率MOSFET8的栅电压Vg来驱动，即，构成为栅电压控制用NMOSFET14的栅电压为也能通过功率MOSFET8的栅电压Vg来决定。因此，在栅极端子5的电压低于栅电压控制用NMOSFET14的阈值电压的状态时，当电源电压VB急剧上升，功率MOSFET8的栅电压Vg提高到功率MOSFET8的阈值电压以上时，与之相对应的，栅电压控制用NMOSFET14切换为导通状态。
例如，假设栅电压控制用NMOSFET14的阈值电压为0.6V，功率MOSFET8的阈值电压为1.2V。这时，像图9的时刻T11的状态那样，当电源电压VB急剧上升而使栅电位23变为0.6V以上时，经由N型耗尽MOSFET25，栅电压控制用NMOSFET14的栅电压提高至0.6V以上(因为栅极端子5的电压Vin低，所以N型增强MOSFET12g的栅电压也低，N型增强MOSFET12g截止)。
因此，栅电压控制用NMOSFET14变为导通状态，能够快速除去由电容Cgd引起的电流Ir。其结果为，限制栅电位23使其比功率MOSFET8的阈值电压1.2V低，这能够防止功率MOSFET8的误导通。
并且，即使在关断动作时，也与上述相同，能够快速除去由关断时的寄生电容Cgd引起的电流Ir。因此，能够高速地进行关断动作。
在上述实施方式中，在功率MOSFET的栅极-源极之间设有栅电压控制用NMOSFET，在栅电压控制用NMOSFET的栅极-漏极之间作为上拉元件设有N型耗尽MOSFET。栅电压控制用NMOSFET成为能够通过功率MOSFET的栅电压而驱动的构成。
因此，在栅电压控制用NMOSFET的栅极端子的电压低于栅电压控制用NMOSFET的阈值电压时，即栅电压控制用NMOSFET为截止状态时，即使在电源电压急剧上升，功率MOSFET的栅电压被提高的情况下，也能够通过功率MOSFET的栅电压将栅电压控制用MOSFET切换至导通状态。其结果为，能够使功率MOSFET的栅电压降低并将功率MOSFET维持在截止状态。如此，能够防止功率MOSFET的误导通。
并且，在关断动作时也与上述相同，因为能够通过栅电压控制用NMOSFET使功率MOSFET的栅电压降低，所以能够快速地关断功率MOSFET。
如此，不依赖施加在栅极端子5的栅信号的电压水平和/或、在栅极端子5施加电压的外部输入电路的输出阻抗等，而能够防止在电源电压急剧上升时的功率MOSFET的误导通，并且能够高速地使功率MOSFET关断。
并且，通过使栅电压控制用MOSFET导通从而使功率MOSFET的栅电压降低，因此芯片尺寸可以比较小，并且还能够抑制消耗电流的增加和/或功率MOSFET的通电能力的降低(Ron的增大)等对正常动作的影响。
并且，通过使构成上拉元件的N型耗尽MOSFET25的背栅极以及阈值控制电路12的N型耗尽MOSFET12a～12d的背栅极接地，从而如图6所示那样，实现在一个N型基板30上形成功率MOSFET8、栅电压控制用NMOSFET14、N型耗尽MOSFET25、以及阈值控制电路12的高端侧的N型耗尽MOSFET和低端侧的N型增强MOSFET的单芯片化，栅电压控制用NMOSFET14、N型耗尽MOSFET25、以及阈值控制电路12的N型耗尽MOSFET和N型增强MOSFET能够在N型基板30上形成的共用的p型区域(p阱区)35中并列形成。
因此，无需像N型耗尽MOSFET25的源极和背栅极连接的图13所示的情况那样，将N型耗尽MOSFET25配置在单独的p型区域(p阱区)102。因此，能够可靠地防止在形成有N型耗尽MOSFET25的具有与地电位24不同的电位的p型区域102，和与之相隔有N型区域而相邻的p型区域(p阱区)101之间形成PNP晶体管。
并且，因为共用的p型区域(p阱区)35接地，即使耗尽型MOSFET12a～12d以及25的正下方的p型区域(p阱区)35和低浓度n-基板32之间形成PN结，也能够可靠地防止N型耗尽MOSFET12a～12d以及25的源极的电荷泄露至N型基板30。因此，能够准确地进行由构成上拉元件的N型耗尽MOSFET25引起的上拉动作。
并且，对于在图2(b)、(c)所示的构成电流检测传感器10的N型MOSFET10c以及10d，通过将背栅极与源极分开并连接到地电位24，能够与在上述的N型基板30上形成的共用的p型区域(p阱区)35形成为一体。
其中，在上述实施方式中，对使用作为绝缘栅半导体元件的功率MOSFET8的情况进行了说明，但也能够使用IGBT(绝缘栅型双极晶体管)。
并且，在上述实施方式中，也可以省略恒定电流源16。

Claims (7)

1.一种绝缘栅型设备的驱动电路，其特征在于，
是基于从外部输入的栅信号而驱动绝缘栅半导体元件的绝缘栅型设备的驱动电路，具备：
栅电压控制用半导体元件，连接在所述绝缘栅半导体元件的栅极-源极之间；和
上拉元件，由在所述栅电压控制用半导体元件的栅极-漏极之间连接的耗尽型MOSFET构成，
所述栅电压控制用半导体元件通过施加在所述绝缘栅半导体元件的栅极的电压而驱动，
构成所述上拉元件的耗尽型MOSFET的背栅极接地。
2.根据权利要求1所述的绝缘栅型设备的驱动电路，其特征在于，
所述栅电压控制用半导体元件在所述栅信号的电压值在比所述栅电压控制用半导体元件的阈值电压高的预定的基准电压以上时，成为截止状态，仅在所述栅信号的电压值低于所述基准电压时，能够驱动控制为导通状态。
3.根据权利要求1所述的绝缘栅型设备的驱动电路，其特征在于，具备：
阈值控制电路，基于所述栅信号对所述栅电压控制用半导体元件进行驱动控制，
二极管，防止电流从所述上拉元件向所述阈值控制电路的高电位侧电源流动。
4.根据权利要求2所述的绝缘栅型设备的驱动电路，其特征在于，具备：
阈值控制电路，基于所述栅信号对所述栅电压控制用半导体元件进行驱动控制，
二极管，防止电流从所述上拉元件向所述阈值控制电路的高电位侧电源流动。
5.根据权利要求4所述的绝缘栅型设备的驱动电路，其特征在于，
所述阈值控制电路具有由在所述绝缘栅半导体元件的栅极以及源极之间连接的N型耗尽MOSFET、二极管、和N型增强MOSFET组成的串联电路，所述二极管以及N型增强MOSFET的连接点与上拉元件和栅电压控制用半导体元件的连接点连接。
6.根据权利要求5所述的绝缘栅型设备的驱动电路，其特征在于，
在N型基板上，将所述绝缘栅半导体元件形成为纵型，并且形成p型区域，在所述p型区域形成构成所述上拉元件的耗尽型MOSFET，所述p型区域接地。
7.根据权利要求1至6中任意一项所述的绝缘栅型设备的驱动电路，其特征在于，
具有检测所述绝缘栅半导体元件中流过的电流且至少具有电流检测MOSFET的电流检测部，所述电流检测MOSFET的背栅极接地。
CN201510067781.0A 2014-03-13 2015-02-09 绝缘栅型设备的驱动电路 Active CN104917503B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014050129A JP6340841B2 (ja) 2014-03-13 2014-03-13 絶縁ゲート型デバイスの駆動回路
JP2014-050129 2014-03-13

Publications (2)

Publication Number Publication Date
CN104917503A true CN104917503A (zh) 2015-09-16
CN104917503B CN104917503B (zh) 2019-05-10

Family

ID=54070113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510067781.0A Active CN104917503B (zh) 2014-03-13 2015-02-09 绝缘栅型设备的驱动电路

Country Status (3)

Country Link
US (1) US9490793B2 (zh)
JP (1) JP6340841B2 (zh)
CN (1) CN104917503B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113541444A (zh) * 2020-04-15 2021-10-22 芯好半导体(成都)有限公司 一种电流回收电路、开关变换器和集成电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014052858A1 (en) * 2012-09-28 2014-04-03 Marvell World Trade Ltd. Current limiting circuit and method for led driver
JP7267672B2 (ja) * 2016-07-12 2023-05-02 富士電機株式会社 半導体装置
US10243451B1 (en) 2018-03-21 2019-03-26 Dialog Semiconductor (Uk) Limited System and method for powering a switching converter
JP7210912B2 (ja) * 2018-06-27 2023-01-24 株式会社デンソー スイッチング素子駆動装置
JP7300968B2 (ja) * 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055722A (en) * 1989-12-20 1991-10-08 Sundstrand Corporation Gate drive for insulated gate device
US6005378A (en) * 1998-03-05 1999-12-21 Impala Linear Corporation Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors
US20120038392A1 (en) * 2010-07-29 2012-02-16 Fuji Electric Co., Ltd. Driving circuit of insulated gate device
CN103477559A (zh) * 2011-07-07 2013-12-25 富士电机株式会社 栅极驱动装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02154461A (ja) * 1988-12-06 1990-06-13 Mitsubishi Electric Corp 半導体集積回路の出力バッファ
US5818099A (en) * 1996-10-03 1998-10-06 International Business Machines Corporation MOS high frequency switch circuit using a variable well bias
US6194884B1 (en) * 1999-11-23 2001-02-27 Delphi Technologies, Inc. Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device
JP3968711B2 (ja) * 2003-04-11 2007-08-29 株式会社デンソー 内燃機関用点火装置およびそのイグナイタ
JP4713280B2 (ja) * 2005-08-31 2011-06-29 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP2008067593A (ja) 2006-08-08 2008-03-21 Fuji Electric Device Technology Co Ltd 絶縁ゲート型半導体スイッチ素子のゲート駆動回路
JP5423378B2 (ja) * 2009-12-15 2014-02-19 三菱電機株式会社 イグナイタ用電力半導体装置
JP5486396B2 (ja) * 2010-05-11 2014-05-07 ルネサスエレクトロニクス株式会社 負荷駆動回路
JP2013115056A (ja) * 2011-11-24 2013-06-10 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055722A (en) * 1989-12-20 1991-10-08 Sundstrand Corporation Gate drive for insulated gate device
US5055722B1 (zh) * 1989-12-20 1992-12-01 S Latos Thomas
US6005378A (en) * 1998-03-05 1999-12-21 Impala Linear Corporation Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors
US20120038392A1 (en) * 2010-07-29 2012-02-16 Fuji Electric Co., Ltd. Driving circuit of insulated gate device
CN103477559A (zh) * 2011-07-07 2013-12-25 富士电机株式会社 栅极驱动装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113541444A (zh) * 2020-04-15 2021-10-22 芯好半导体(成都)有限公司 一种电流回收电路、开关变换器和集成电路
CN113541444B (zh) * 2020-04-15 2023-03-24 成都中启易联科技有限公司 一种电流回收电路、开关变换器和集成电路

Also Published As

Publication number Publication date
JP2015177579A (ja) 2015-10-05
JP6340841B2 (ja) 2018-06-13
CN104917503B (zh) 2019-05-10
US9490793B2 (en) 2016-11-08
US20150263719A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
CN104917503A (zh) 绝缘栅型设备的驱动电路
US9048829B2 (en) Power semiconductor device driving circuit
US10476496B2 (en) Drive circuit and power module including the same
CN103715672A (zh) 箝位电路、半导体装置和半导体装置的箝位方法
CN102769451A (zh) 半导体装置及电子设备
CN103378829A (zh) 用于操控功率半导体开关的方法
CN110138367B (zh) 降低功率器件反向恢复电流的栅极驱动电路
CN101325364A (zh) 用于电压驱动电子元件的驱动电路
CN105075082A (zh) 栅极驱动电路
CN107452735B (zh) 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件
US9337625B2 (en) Semiconductor device for use in an ignition system of an internal combustion engine
EP1624570A1 (en) A semiconductor switch arrangement
JP5293831B2 (ja) 高耐圧半導体装置および駆動回路
US9972992B2 (en) Protection circuit of semiconductor device
CN104604133B (zh) 复合型半导体器件
US20120038392A1 (en) Driving circuit of insulated gate device
CN102315215B (zh) 栅驱动晶闸管电路以及静电保护电路
CN103036406B (zh) 半导体装置
CN107968567B (zh) 一种nmos开关管驱动电路
CN107395183B (zh) 一种脉冲大电流点火开关电路
CN117811332A (zh) 米勒钳位驱动电路及半桥电路***
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
CN114977744A (zh) 一种驱动电路及控制方法
KR102456559B1 (ko) 오작동 턴온 방지 회로가 내장된 전력반도체 장치
CN110352548B (zh) 功率模块、反向导通igbt及驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant