CN104883157B - 一种可变子带数字滤波器 - Google Patents
一种可变子带数字滤波器 Download PDFInfo
- Publication number
- CN104883157B CN104883157B CN201510252334.2A CN201510252334A CN104883157B CN 104883157 B CN104883157 B CN 104883157B CN 201510252334 A CN201510252334 A CN 201510252334A CN 104883157 B CN104883157 B CN 104883157B
- Authority
- CN
- China
- Prior art keywords
- filter
- input
- output end
- variable
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一种可变子带数字滤波器，用于将[0,2π]频带分解为M个均匀子带进行选通滤波，其结构可以由直接型FIR滤波器或转置型FIR滤波器实现。本发明高效的可变子带滤波器，可以任意组合不同的通道滤波器，形成2M种通带结构的滤波器，有效实现可变子带滤波器的同时，可以降低对硬件资源的占用。
Description
技术领域
本发明涉及数字滤波器领域，特别是一种可变子带数字滤波器。
背景技术
移动通信领域可用频带一般为受限资源，需要申请或者购买才能获得相应的运营资格。在同一个制式内，频率资源也被分配给多个不同的运营商。无论中国还是国外，一家运营商往往在一个制式上获得多个不连续频带的运营许可。例如GSM的890～893MHz(3MHz带宽)和900～901MHz(1MHz带宽)二个子频带。不同国家有不同的无线频段的规划，同时一个运营商不能获得整个频段的经营权。特别在国外，不同运营商的频段带宽不一样。此外，一个制式里的多个不连续的频段的带宽不是固定的。所以为了适应现代无线移动网络的运营特点，通信***如基站、无线直放站、移动终端及手机需要具有多子带选频，带宽可以实时设置的功能，以满足现场应用要求。模拟技术可以解决多网络融合和多子带，但不能实现“带宽实时可设置”。
利用数字信号处理技术灵活、精确的特点，可以有效地解决“带宽实时设置”的技术难题。在数字信号处理技术中，数模转换器首先将连续模拟信号离散、量化和编码为数字信号。然后，离散的数字信号经过数学算法的处理之后通过数模转换又还原为模拟信号。数字信号处理的算法可以通过计算机或者数字信号处理器(DSP)和专用集成电路(ASIC)，FPGA等以编程方式实现。然而，目前对实时可变子带滤波器的研发非常有限，还没有针对性的完整的设计和实现方法。
发明内容
本发明的主要目的在于提出一种高效的可变子带滤波器，有效实现可变子带滤波器的同时，可以降低对硬件资源的占用。
本发明采用如下技术方案：
一种可变子带数字滤波器，用于将[0,2π]频带分解为M个均匀子带进行选通滤波，包括滤波输入端和滤波输出端，其特征在于：其结构包括直接型FIR滤波器或转置型FIR滤波器。
优选的，直接型FIR滤波器实现的结构如下，包括滤波输入端、滤波输出端、M-1个单位延迟单元、M-1个合成累加器、M个可变系数乘法器和M个多相滤波器；该滤波输入端一路连接第0相多相滤波器输入端，另一路经M-1个单位延迟单元依次延迟构成M-1级延迟支路；该M-1级延迟支路分别连接第一至第M-1相多相滤波器输入端；M个多相滤波器的输出端分别连接到M个可变系数乘法器的一个输入端，而M个可变系数乘法器的另一输入端分别连接M个可变系数Si，其中i＝0、1、2…M-1；该第0至第M-2个可变系数乘法器的输出端分别连接第一至第M-1个合成累加器的一输入端，该第M-1个可变系数乘法器输出端连接第M-1合成累加器另一输入端，第M-2合成累加器依次累加至第一合成累加器，该第一合成累加器的输出端作为滤波输出端。
优选的，转置型FIR滤波器实现的结构如下，包括M-1个单位延迟单元、M-1个合成累加器、M个可变系数乘法器和M多相滤波器；该滤波输入端分成M支路，该M支路分别连接第0至第M-1个多相滤波器输入端；M个多相滤波器的输出端分别连接到M个可变系数乘法器的一个输入端，而M个可变系数乘法器的另一输入端为M个可变系数Si，其中i＝0、1、2…M-1；该第0至第M-2个可变系数乘法器输出端分别连接第一至第M-1合成累加器输入端，该第M-1个可变系数乘法器输出端经第M-1延迟单元连接第M-1合成累加器另一输入端，该第M-2合成累加器至第一合成累加器的输出端分别经第M-2延迟单元至第一延迟单元连接至上一级合成累加器输入端，该第一合成累加器输出端作为滤波输出端。
优选的，所述M个多相滤波器为直接型FIR滤波器。
优选的，所述多相滤波器包括子滤波输入端，子滤波输出端、N个常系数乘法器、N-1个M延迟单元和N-1个加法器；该子滤波输入端一路连接第一个常系数乘法器输入端，另一路经N-1个M延迟单元依次延迟构成N-1级延迟支路；该N-1级延迟支路分别连接第二个至第N个常系数乘法器输入端，第一至第N个常系数乘法器的另一个输入端分别连接滤波器系数h0至hN-1，该第一至第N-1个常系数乘法器的输出端分别连接第一至第N-1合加法器输入端，该第N个常系数乘法器的输出端连接第N-1加法器的另一输入端，第N-1加法器依次累加至第一加法器，该第一加法器的输出端作为子滤波输出端。
优选的，所述多相滤波器为转置型FIR滤波器。
优选的，所述多相滤波器包括子滤波输入端、子滤波输出端、N个常系数乘法器、N-1个M延迟单元和N-1个加法器；该子滤波输入端分成N支路，该N支路分别连接第一至第N个常系数乘法器的一个输入端，该N个常系数乘法器的另一个输入端分别连接滤波器系数h0至hN-1，该第一至第N-1个常系数乘法器输出端分别连接第一至第N-1加法器输入端，该第N个常系数乘法器输出端经第N-1个M延迟单元连接至第N-1加法器另一输入端，该第N-2加法器至第一加法器的输出端分别经第N-2延迟单元至第一延迟单元连接至上一级加法器输入端，该第一加法器输出端作为子滤波输出端。
优选的，所述的合成累加器为采用进位保留和流水线结构以减少加法器的运算延迟。
优选的，所述的单位延迟单元、合成累加器、多相滤波器和可变系数乘法器均为采用两通道对同相和正交信号同步进行滤波的复数运算单元。
由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：
一、本发明结构实现的可变子带滤波器可以任意组合不同的通道滤波器，形成2M种通带结构的滤波器。
二、本发明结构实现的可变子带滤波器不但可以实现全通功能，而且通带内的波纹特性均与低通原型滤波器一致，信号经过滤波器后不会产生幅度失真
三、本发明采用多相分解结构实现可变多子带滤波，可以有效减少所需硬件资源。
四、本发明结构和一般可变数字滤波器的实现技术相比，可以减少所需改变参数的个数，即一般可变滤波器所需改变的参数为数字滤波器系数的个数(一般为30以上)，而本发明的可变子带滤波器所需改变参数个数为子带数远远少于滤波器系数个数。
五、本发明结构实现的可变子带滤波器使用的是FIR滤波器，具有线性相位特性，即对带内信号的群延迟为常数。
附图说明
图1是现有的可变子带数字滤波器的基本原理框图；
图2是本发明可变子带数字滤波器的直接型结构(实施例一)；
图3是可变子带数字滤波器的转置结构(实施例二)
图4是直接型FIR多相滤波器的结构；
图5是转置型FIR多相滤波器的结构；
图6是第4带滤波器的冲击响应波形(N＝79)；
图7是第4带滤波器的幅频和相频响应(N＝79)；
图8是只选通第1个子带时，即时，可变子带滤波器的幅频响应；
图9是当选通第2和第3个子带时，即时，可变子带滤波器的幅频响应。
具体实施方式
以下通过具体实施方式对本发明作进一步的描述。
实施例一
一种可变子带数字滤波器，基于离散傅里叶变换(DFT)滤波器组实现的均匀子带滤波器，用于将[0,2π]频带分解为M个均匀子带进行选通滤波。
参照图2，其直接型FIR滤波器实现的结构包括滤波输入端x[n]、滤波输出端y[n]、M-1个单位延迟单元z-1、M-1个合成累加器400、M个可变系数乘法器300和M个多相滤波器E0(zM)…EM-1(zM)。该滤波输入端x[n]一路连接第0相多相滤波器输入端E0(zM)，另一路经M-1个单位延迟单元依次延迟构成M-1级延迟支路；该M-1级延迟支路分别连接第一至第M-1相多相滤波器E1(zM)…EM-1(zM)的输入端；M个多相滤波器E0(zM)…EM-1(zM)的输出端分别连接到M个可变系数乘法器300的一个输入端，而M个可变系数乘法器300另一输入端分别连接M个可变系数Si其中i＝0、1、2…M-1。该第0至第M-2个可变系数乘法器300的输出端分别连接第一至第M-1个合成累加器400的输入端，该第M-1个可变系数乘法器300输出端连接第M-1合成累加器400另一输入端，第M-1合成累加器依次累加至第一合成累加器，该第一合成累加器的输出端作为滤波输出端y[n]。
单位延迟单元z-1、合成累加器400、多相滤波器E0(zM)…EM-1(zM)和可变系数乘法器的可变系数Si均为复数运算单元，即采用两通道对同相和正交信号同步执行。该单位延迟单元z-1由多位寄存器实现，其位宽等于输入信号位宽。合成累加器400为多输入加法器，采用进位保留加法器将多个输入压缩为进位(Carry)与和值(Sum)两个位矢量，且仅在接近输出端的第一个合成累加器相加得到输出结果。M个可变系数乘法器300另一端输入的可变系数Si，M-1≥i≥0,等于各个子带调制系数Wik M之和，其中i为所连接多相滤波器的序号，M-1≥i≥0,M为子带总数，k为子带序号，子带滤波器含有几个通带(通带为幅度没有衰减的频率范围)，Si就含有几项Wik M，即：
该实施例中的多相滤波器Ei(zM)为直接型FIR滤波器，i＝0、1…M-1。参照图4，其包括子滤波输入端、子滤波输出端、N个常系数乘法器220、N-1个M延迟单元z-M和N-1个加法器230。该子滤波输入端一路连接第一个常系数乘法器输入端，另一路经N-1个M延迟单元z-M依次延迟构成N-1级延迟支路。该N-1级延迟支路分别连接第二个至第N个常系数乘法器的一输入端，第一至第N个常系数乘法器的另一个输入端分别连接滤波器系数h0至hN-1，该第0至第N-2个常系数乘法器的输出端分别连接第一至第N-1合加法器输入端，该第N-1个常系数乘法器的输出端连接第N-1加法器的另一输入端，第N-1加法器依次累加至第一加法器，该第一加法器的输出端作为子滤波输出端。
以下说明如何得到多相分解结构的可变子带滤波器各相滤波器的系数。
本发明可变子带滤波器原型低通滤波器为第M带(或者称为Nyquist)滤波器。该原型低通滤波器为只有一个基本通带，即Si只含有一项k＝0子带时的滤波器。因此，可变子带滤波器的原型滤波器系数可由第M带(或者称为Nyquist)滤波器设计得到。第M带(或者称为Nyquist)滤波器可以通过窗口法和优化方法设计得到。这里使用窗口法说明设计过程。
首先，根据可变子带滤波器阻带(通带)波纹(如60dB)和通带角频率和阻带角频率的过渡带宽度(范围为0至2π/M)，选择窗口形状。由于凯瑟窗可以通过改变参数得到任意波纹指标，所以这里使用凯瑟窗。
其次，通过对通带宽度为2π/Μ的低通滤波器的冲击响应波形进行抽样，抽样频率为M。由通带角频率ω为[-π/Μ,π/Μ]理想滤波器的傅里叶逆变换求出其冲击响应函数为：
然后，第M带滤波器由以上冲击响应序列取关于时间序列号n＝0为中心的N＝2MJ-1点后(N为FIR滤波器长度)，即MJ-1≥n≥-MJ+1,左移(延迟)(N-1)/2＝MJ-1转换为因果FIR滤波器后，2MJ-2≥n≥0，各系数再乘以凯瑟窗序列Wk[n]后得到，其中下标k表示凯瑟窗，即：
其中
I0为修正贝塞尔函数，可以表示为关于m的幂级数，此处m取25项即可以满足精度要求；α、β为控制滤波器性能的参数，β由α推出，通过α可以改变窗函数的特性。α增大，滤波器幅度谱主瓣增宽，旁瓣幅度减小。例如，α＝2.12时，滤波器幅度谱主瓣过渡带宽为3π/N，通带波纹0.27dB，阻带最小衰减30dB；α＝7.865时，过渡带宽为10π/N，通带波纹2.75e-4dB，阻带最小衰减80dB。附图6和7给出了第4带滤波器的冲击响应波形和幅频特性与相频特性频谱图(a＝7.9，J＝10)。
最后将求出的第M带滤波器系数前面补一个0后长度变为2MJ，可以分为M组(或称M相)多相分解滤波器Ei(z)(ei[n])的系数，即：或ei[n]表示Ei的第n个系数，i为第i相。以上第4带滤波器经4相分解后的系数如下表所示。
| E0 | E1 | E2 | E3 |
| 0.00 | -1.53E-05 | -4.58E-05 | -4.58E-05 |
| 0.00 | 1.22E-04 | 2.44E-04 | 2.44E-04 |
| 0.00 | -4.27E-04 | -7.78E-04 | -7.02E-04 |
| 0.00 | 1.10E-03 | 1.91E-03 | 1.65E-03 |
| 0.00 | -2.40E-03 | -4.03E-03 | -3.39E-03 |
| 0.00 | 4.67E-03 | 7.72E-03 | 6.35E-03 |
| 0.00 | -8.51E-03 | -1.39E-02 | -1.14E-02 |
| 0.00 | 1.52E-02 | 2.49E-02 | 2.05E-02 |
| 0.00 | -2.85E-02 | -4.86E-02 | -4.24E-02 |
| 0.00 | 7.34E-02 | 1.58E-01 | 2.25E-01 |
| 0.25 | 2.25E-01 | 1.58E-01 | 7.34E-02 |
| 0.00 | -4.24E-02 | -4.86E-02 | -2.85E-02 |
| 0.00 | 2.05E-02 | 2.49E-02 | 1.52E-02 |
| 0.00 | -1.14E-02 | -1.39E-02 | -8.51E-03 |
| 0.00 | 6.35E-03 | 7.72E-03 | 4.67E-03 |
| 0.00 | -3.39E-03 | -4.03E-03 | -2.40E-03 |
| 0.00 | 1.65E-03 | 1.91E-03 | 1.10E-03 |
| 0.00 | -7.02E-04 | -7.78E-04 | -4.27E-04 |
| 0.00 | 2.44E-04 | 2.44E-04 | 1.22E-04 |
| 0.00 | -4.58E-05 | -4.58E-05 | -1.53E-05 |
以上设计了含有4个子带的可变子带滤波器，子带的选通可以通过改变Si实现。例如，附图8呈现了当只选通第1个子带时，即时，可变子带滤波器的幅频响应；附图9呈现了当选通第2和第3个子带时，即时，可变子带滤波器的幅频响应。
实施二
一种可变子带数字滤波器，用于将[0,2π]频带分解为M个均匀子带进行选通滤波。其与实施例一的区别如下：
参照图3，其转置型FIR滤波器实现的结构包括M-1个单位延迟单元、M-1个合成累加器400、M个可变系数乘法器300和M个多相滤波器R0(zM)…RM-1(zM)；该滤波输入端分成M支路，该M支路分别连接第0至第M个多相滤波器输入端R0(zM)…RM-1(zM)；M个多相滤波器R0(zM)…RM-1(zM)的输出端分别连接到M个可变系数乘法器300的一个输入端，而M个可变系数乘法器300的另一输入端分别连接M个可变系数Si，其中i＝0、1、2…M-1。该第0至第M-2个可变系数乘法器300输出端分别连接第一至第M-1合成累加器400的一输入端，该第M-1个可变系数乘法器输出端经第M-1延迟单元连接第M-1合成累加器另一输入端，该第M-2合成累加器至第一合成累加器的输出端分别经第M-2延迟单元至第一延迟单元连接至上一级合成累加器输入端，该第一合成累加器输出端作为滤波输出端。
该实施例中的单位延迟单元z-1、合成累加器400、多相滤波器R0(zM)…RM-1(zM)和可变系数乘法器Si均为复数运算单元，即采用两通道对同相和正交信号同步执行。转置型单位延迟单元寄存器位于多相滤波器输出端，因此位宽由多相滤波器输出结果的最大摆幅和截断的精度设定。合成累加器为多输入加法器，采用进位保留加法器将多个输入压缩为进位(Carry)与和值(Sum)两个位矢量，且仅在接近输出端的第一个合成累加器相加得到输出结果。M个可变系数乘法器另一端输入的可变系数Si，M-1≥i≥0,等于各个子带调制系数Wik M之和，其中i为所连接多相滤波器的序号，M-1≥i≥0,M为子带总数，k为子带序号，子带滤波器含有几个通带(通带为幅度没有衰减的频率范围)，Si就含有几项Wik M，即：
多相滤波器Ri(zM)为转置型FIR滤波器，其中i＝0、1、2…M-1。参照图5，它包括子滤波输入端、子滤波输出端、N个常系数乘法器220、N-1个M延迟单元z-M和N-1个加法器230。该子滤波输入端分成N支路，该N支路分别连接第一级至第N个常系数乘法器的一个输入端，该N个常系数乘法器的另一个输入端分别连接滤波器系数h0至hN-1，该第一至第N-1个常系数乘法器输出端分别连接第一至第N-1加法器输入端，该第N个常系数乘法器输出端经第N-1个M延迟单元连接至第N-1加法器另一输入端，该第N-2加法器至第一加法器的输出端分别经第N-2延迟单元至第一延迟单元连接至上一级加法器输入端，该第一加法器输出端作为子滤波输出端。
上述仅为本发明的具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。
Claims (6)
1.一种可变子带数字滤波器，用于将[0,2π]频带分解为M个均匀子带进行选通滤波，包括滤波输入端和滤波输出端，其特征在于：其结构包括直接型FIR滤波器，直接型FIR滤波器实现的结构如下，包括滤波输入端、滤波输出端、M-1个单位延迟单元、M-1个合成累加器、M个可变系数乘法器和M个多相滤波器；该滤波输入端一路连接第0相多相滤波器输入端，另一路经M-1个单位延迟单元依次延迟构成M-1级延迟支路；该M-1级延迟支路分别连接第一至第M-1相多相滤波器输入端；M个多相滤波器的输出端分别连接到M个可变系数乘法器的一个输入端，而M个可变系数乘法器的另一输入端分别连接M个可变系数Si，其中i为所连接多相滤波器的序号，i＝0、1、2…M-1，为各个选通子带调制系数之和，k为选通子带的序号，0≤k≤M-1；该第0至第M-2可变系数乘法器的输出端分别连接第一至第M-1合成累加器的一输入端，该第M-1可变系数乘法器输出端连接第M-1合成累加器另一输入端，第M-1合成累加器依次累加至第一合成累加器，该第一合成累加器的输出端作为滤波输出端。
2.如权利要求1所述的一种可变子带数字滤波器，其特征在于：所述多相滤波器包括子滤波输入端，子滤波输出端、N个常系数乘法器、N-1个M延迟单元和N-1个加法器；该子滤波输入端一路连接第一个常系数乘法器输入端，另一路经N-1个M延迟单元依次延迟构成N-1级延迟支路；该N-1级延迟支路分别连接第二个至第N个常系数乘法器输入端，第一至第N个常系数乘法器的另一个输入端分别连接滤波器系数h0至hN-1，该第一至第N-1个常系数乘法器的输出端分别连接第一至第N-1个加法器输入端，该第N个常系数乘法器的输出端连接第N-1加法器的另一输入端，第N-1加法器依次累加至第一加法器，该第一加法器的输出端作为子滤波输出端。
3.一种可变子带数字滤波器，用于将[0,2π]频带分解为M个均匀子带进行选通滤波，包括滤波输入端和滤波输出端，其特征在于：其结构包括转置型FIR滤波器，其实现的结构如下，包括M-1个单位延迟单元、M-1个合成累加器、M个可变系数乘法器和M个多相滤波器；该滤波输入端分成M支路，该M支路分别连接第0至第M-1个多相滤波器输入端；M个多相滤波器的输出端分别连接到M个可变系数乘法器的一个输入端，而M个可变系数乘法器的另一输入端为M个可变系数Si，其中i为所连接多相滤波器的序号，i＝0、1、2…M-1，为各个选通子带调制系数之和，k为选通子带的序号，0≤k≤M-1；该第0至第M-2可变系数乘法器输出端分别连接第一至第M-1合成累加器输入端，该第M-1可变系数乘法器输出端经第M-1延迟单元连接第M-1合成累加器另一输入端，该第M-1合成累加器至第一合成累加器的输出端分别经第M-2延迟单元至第一延迟单元连接至上一级合成累加器输入端，该第一合成累加器输出端作为滤波输出端。
4.如权利要求3所述的一种可变子带数字滤波器，其特征在于：所述多相滤波器包括子滤波输入端、子滤波输出端、N个常系数乘法器、N-1个M延迟单元和N-1个加法器；该子滤波输入端分成N支路，该N支路分别连接第一至第N个常系数乘法器的一个输入端，该N个常系数乘法器的另一个输入端分别连接滤波器系数h0至hN-1，该第一至第N-1个常系数乘法器输出端分别连接第一至第N-1加法器输入端，该第N个常系数乘法器输出端经第N-1个M延迟单元连接至第N-1加法器另一输入端，该第N-1加法器至第一加法器的输出端分别经第N-2延迟单元至第一延迟单元连接至上一级加法器输入端，该第一加法器输出端作为子滤波输出端。
5.如权利要求3所述的一种可变子带数字滤波器，其特征在于：所述的合成累加器为采用进位保留和流水线结构以减少加法器的运算延迟。
6.如权利要求1或3所述的一种可变子带数字滤波器，其特征在于：所述的单位延迟单元、合成累加器、多相滤波器和可变系数乘法器均为采用两通道对同相和正交信号同步进行滤波的复数运算单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510252334.2A CN104883157B (zh) | 2015-05-18 | 2015-05-18 | 一种可变子带数字滤波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510252334.2A CN104883157B (zh) | 2015-05-18 | 2015-05-18 | 一种可变子带数字滤波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104883157A CN104883157A (zh) | 2015-09-02 |
| CN104883157B true CN104883157B (zh) | 2017-12-01 |
Family
ID=53950512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510252334.2A Expired - Fee Related CN104883157B (zh) | 2015-05-18 | 2015-05-18 | 一种可变子带数字滤波器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104883157B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3362804B1 (en) * | 2015-10-14 | 2024-01-17 | WiTricity Corporation | Phase and amplitude detection in wireless energy transfer systems |
| CN107623507B (zh) * | 2016-07-15 | 2020-03-27 | 上海复旦微电子集团股份有限公司 | 数字滤波器 |
| CN108429546B (zh) * | 2018-03-06 | 2021-11-05 | 深圳大学 | 一种混合型fir滤波器设计方法 |
| CN109471086B (zh) * | 2018-10-18 | 2020-11-24 | 浙江大学 | 基于多采样快拍和集阵列信号离散傅里叶变换的互质mimo雷达波达方向估计方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101227537A (zh) * | 2007-01-19 | 2008-07-23 | 中兴通讯股份有限公司 | 一种宽带声学回声消除方法 |
| CN101398480A (zh) * | 2008-11-06 | 2009-04-01 | 哈尔滨工程大学 | 一种灵活的子带重构宽带信道化装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060036318A (ko) * | 2004-10-25 | 2006-04-28 | 엘지전자 주식회사 | 오비에스에이아이에서의 이1/티1 링크 활용 장치 및 그 방법 |
-
2015
- 2015-05-18 CN CN201510252334.2A patent/CN104883157B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101227537A (zh) * | 2007-01-19 | 2008-07-23 | 中兴通讯股份有限公司 | 一种宽带声学回声消除方法 |
| CN101398480A (zh) * | 2008-11-06 | 2009-04-01 | 哈尔滨工程大学 | 一种灵活的子带重构宽带信道化装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104883157A (zh) | 2015-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104883157B (zh) | 一种可变子带数字滤波器 | |
| Chen et al. | Non-maximally decimated analysis/synthesis filter banks: Applications in wideband digital filtering | |
| CN107241107B (zh) | 一种数字信道化滤波器组实现方法 | |
| WO2021136101A1 (zh) | 滤波器系数确定方法、装置和数字das*** | |
| CN103491045B (zh) | 多载波削峰处理方法与装置 | |
| CN105281707B (zh) | 一种动态可重构滤波器组的实现方法 | |
| Darak et al. | Low-complexity reconfigurable fast filter bank for multi-standard wireless receivers | |
| US9035811B2 (en) | Analog digital data conversion method, analog digital data converter, and analog digital conversion chip | |
| CN109525256B (zh) | 一种基于fpga的窄过渡带滤波器组的信道化发射结构 | |
| CN102355273A (zh) | 数字信道化方法及电路 | |
| Sakthivel et al. | Low complexity reconfigurable channelizers using non-uniform filter banks | |
| CN105337587A (zh) | 一种基于dft的非最大抽取***综合滤波器组构造方法 | |
| CN106936755B (zh) | 一种信号处理方法及设备 | |
| CN103873016B (zh) | 一种任意采样率变换数字重构滤波器系数设计方法 | |
| CN104967506B (zh) | 一种资源复用的完全重构子带综合处理方法 | |
| CN115967404A (zh) | 一种数字信道化方法及*** | |
| CN103718525A (zh) | 一种削波方法、装置及*** | |
| CN106712836A (zh) | 基于近似精确重构滤波器组的信道化器设计方法及装置 | |
| CN109962731B (zh) | 近似完全重构星载低复杂度非均匀带宽数字信道化方法 | |
| CN103166673B (zh) | 超宽带ics无线直放站 | |
| CN111262555B (zh) | 适合高通量卫星的级联调制滤波器组信道化器设计方法 | |
| JP2004201267A (ja) | ディジタルフィルタ並びにその係数算出装置及び係数算出方法 | |
| Wu et al. | FPGA based FRM GDFT filter banks | |
| Varma et al. | FPGA Realization of Pulse Shaping Filter and DUC Filters for TETRA Transmitter | |
| CN104518821B (zh) | 一种宽带波束成形算法、网元以及*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171201 |