CN104851908A - 高压超结mosfet器件终端结构及其制作方法 - Google Patents
高压超结mosfet器件终端结构及其制作方法 Download PDFInfo
- Publication number
- CN104851908A CN104851908A CN201510264631.9A CN201510264631A CN104851908A CN 104851908 A CN104851908 A CN 104851908A CN 201510264631 A CN201510264631 A CN 201510264631A CN 104851908 A CN104851908 A CN 104851908A
- Authority
- CN
- China
- Prior art keywords
- region
- epitaxy layer
- type epitaxy
- post
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 230000001413 cellular effect Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000007704 transition Effects 0.000 claims abstract description 25
- 238000000407 epitaxy Methods 0.000 claims description 86
- 210000005056 cell body Anatomy 0.000 claims description 45
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000003892 spreading Methods 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000002360 preparation method Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种高压超结MOSFET器件终端结构及其制作方法，包括元胞区和终端区，其特征是：所述终端区包括N型重掺杂衬底和设置于N型重掺杂衬底上表面的N型外延层，在N型外延层上设置宽形SiO2柱区，宽形SiO2柱区由N型外延层的上表面延绅至N型外延层的下表面。所述元胞区和终端区之间具有过渡区，所述过渡区包括N型重掺杂衬底、N型外延层以及形成于该N型外延层中的两个窄形P柱区，窄形P柱区由N型外延层的上表面朝下表面延伸，并且窄形P柱区的下端与N型外延层的下表面之间存在预设间距。所述元胞区包括N型重掺杂衬底、N型外延层及形成于所述N型外延层中的窄形P柱区和N－体区。本发明在达到现有终端耐压能力的同时大大减小了终端的面积。
Description
技术领域
本发明涉及一种高压超结MOSFET器件终端结构及其制作方法，属于半导体功率器件技术领域。
背景技术
超结MOSFET器件是近年来出现的一种重要的功率器件，它的基本原理是电荷平衡平理，超结MOSFET器件的基本超结结构采用交替排列的P柱和N柱。
超结MOSFET器件设计要考虑的一个重要问题是结终端结构的设计，好的结终端能有效提高器件耐压、降低漏电和提高器件可靠性。目前应用最广泛的超结结构的终端结构采用与元胞部分相同的超结结构，即通过多组相同的沟槽结构组成。具体如附图1所示，包括N型重掺杂衬底100，在N型重掺杂衬底100上具有N型外延层101，N型外延层101中具有元胞区102和终端区103，元胞区102的N型外延层101中具有P柱区104和N型体区105，终端区103的N型外延层101中具有多组相同宽度均匀分布的P柱区104；所述P柱区104与N型外延层101的下表面之间存在一定间距，如N型外延层101的厚度为50μm时，P柱区104的高度一般为35～45μm。现有该种结构的高压超结MOSFET器件的P柱区104宽度较窄，一般为5μm左右，为了得到足够高的终端区域的耐压，终端区103必须占用很大的面积，如耐压为600V的高压超结MOSFET器件，其终端宽度至少大于130μm。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种高压超结MOSFET器件终端结构及其制作方法，达到现有终端耐压能力的同时大大减小了终端的面积。
按照本发明提供的技术方案，所述高压超结MOSFET器件终端结构，包括元胞区和终端区，其特征是：所述终端区包括N型重掺杂衬底和设置于N型重掺杂衬底上表面的N型外延层，在N型外延层上设置宽形SiO2柱区，宽形SiO2柱区由N型外延层的上表面延绅至N型外延层的下表面。
在一个具体实施方式中，所述元胞区和终端区之间具有过渡区，所述过渡区包括N型重掺杂衬底、N型外延层以及形成于该N型外延层中的两个窄形P柱区，窄形P柱区由N型外延层的上表面朝下表面延伸，并且窄形P柱区的下端与N型外延层的下表面之间存在预设间距。
在一个具体实施方式中，所述元胞区包括N型重掺杂衬底、N型外延层及形成于所述N型外延层中的窄形P柱区和N－体区，N－体区形成于窄形P柱区的上部；所述元胞区的窄形P柱区由N型外延层的上表面朝下表面延伸，并且窄形P柱区的下端与N型外延层的下表面之间存在预设间距。
在一个具体实施方式中，所述N－体区朝终端区方向延伸，并与终端区接触。
在一个具体实施方式中，所述N－体区朝过渡区方向延伸，并与过渡区的一个窄形P柱区接触。
在一个具体实施方式中，所述宽形SiO2柱区的宽度为40～100μm。
在一个具体实施方式中，所述窄形P柱区的宽度约为5μm。
所述高压超结MOSFET器件终端结构的制作方法，其特征是，采用如下步骤：
（1）提供具有N型重掺杂衬底和N型外延层的半导体基片；
（2）在N型外延层的终端区进行刻蚀，得到一个由N型外延层上表面贯穿至N型外延层下表面的第一槽体，第一槽体的宽度为40～100μm；
（3）在第一槽体中淀积氧化层，形成宽形SiO2柱区；
（4）采用CMP工艺将宽形SiO2柱区上表面进行磨平；
（5）制作元胞区或者元胞区和过渡区。
进一步的，制作元胞区和过渡区时，具体包括：
在元胞区和过渡区的N型外延层上刻蚀形成第二槽体，第二槽体由N型外延层的上表面朝下表面方向延伸，并且第二槽体的底部与N型外延层的下表面之间存在预设的距离，第二槽体的宽度约为5μm；
在第二槽体中填充P型半导体层，形成窄形P柱区；
在元胞区的窄形P柱区的顶部进行注入和扩散，形成N－体区。
所述高压超结MOSFET器件终端结构的制作方法，其特征是，采用如下步骤：
（1）提供具有N型重掺杂衬底和N型外延层的半导体基片；
（2）在N型外延层的终端区进行刻蚀，得到多个由N型外延层上表面贯穿至N型外延层下表面的第三槽体，第三槽体的宽度为2～5μm，第三槽体的宽度与第三槽体间距的比值为10:4；
（3）在第三槽体中湿氧化生长氧化层，形成宽形SiO2柱区；
（4）采用CMP工艺将宽形SiO2柱区上表面进行磨平；
（5）制作元胞区或者元胞区和过渡区。
本发明所述高压超结MOSFET器件终端结构及其制作方法，采用宽形SiO2柱区，该宽形SiO2柱区由N形外延层的上表面延伸至N形外延层的下表面，并且宽度较宽，为40～100μm，从而达到现有终端耐压能力的同时大大减小了终端的面积。
附图说明
图1为现有技术中高压超结MOSFET器件终端的结构示意图。
图2-1为本发明实施例一的结构示意图。
图2-2为实施例一在N型外延层的终端区制作深沟槽后的结构示意图。
图2-3为实施例一在N型外延层的元胞区制作槽体后的结构示意图。
图3-1为本发明实施例二的结构示意图。
图3-2为实施例二在N型外延层的终端区制作多组深沟槽后的结构示意图。
图3-3为实施例二在N型外延层的过渡区和元胞区制作槽体后的结构示意图。
图中标号为：100、200-N型重掺杂衬底，101、201-N型外延层，102、202-元胞区，103、203-终端区，104-P柱区，105-N型体区，204-窄形P柱区，205-N－体区，206-宽形SiO2 柱区，207-过渡区，208-第一槽体，209-第二槽体，210-第三槽体。
具体实施方式
下面结合具体附图对本发明作进一步说明。
实施例一：
如图2-1所示，本发明所述高压超结MOSFET器件终端结构包括元胞区202和终端区203，元胞区202 包括N型重掺杂衬底200、N型外延层201及形成于所述N型外延层201中的窄形P柱区204和N－体区205，N－体区205形成于窄形P柱区204的上部，且所述N－体区205朝终端区203方向延伸，并与终端区203接触；所述窄形P柱区204由N型外延层201的上表面朝下表面延伸，并且窄形P柱区204的下端与N型外延层201的下表面之间存在预设间距，窄形P柱区204的宽度一般为5μm左右。
所述终端区203包括N型重掺杂衬底200和设置于N型重掺杂衬底200上表面的N型外延层201，在N型外延层201上设置宽形SiO2柱区206，宽形SiO2柱区206由N型外延层201的上表面延绅至N型外延层201的下表面，宽形SiO2柱区206的宽度为40～100μm。
本实施例所述的高压超结MOSFET器件终端结构的制作工艺如下：
（1）在N型重掺杂衬底200上形成N型外延层201；
（2）在N型外延层201上终端区203刻蚀一个深度大于或等于N型外延层201厚度的第一槽体208，第一槽体208的宽度为40～100μm，如图2-2所示；
（3）采用淀积氧化层的方式，在第一槽体208内填满SiO2，形成宽形SiO2柱区206；
（4）采用CMP（减薄/抛光）工艺磨平宽形SiO2柱区206的上表面；
（5）后续按现有常规工艺制作元胞区202，具体包括在元胞区202的N型外延层201上刻蚀形成第二槽体209，如图2-3所示，第二槽体209与N型外延层201的下表面之间具有预设的距离，在第二槽体209中外延生长窄形P柱区204；以及在窄形P柱区204的顶部形成N－型体区205；最终得到如图2-1所示的高压超结MOSFET器件终端结构。
对于现有的高压超结MOSFET器件，由于P柱区的宽度较窄，一般为5μm左右，为了得到足够高的终端区域的耐压，终端区必须占用很大的面积，如耐压为600V的高压超结MOSFET器件，其终端宽度至少大于130μm。而本实施例中，所述宽形SiO2柱区由N形外延层的上表面延伸至N形外延层的下表面，并且宽度较宽，为40～100μm，从而达到现有终端耐压能力的同时大大减小了终端的面积。
实施例二：
如图3-1所示，本发明所述高压超结MOSFET器件终端结构包括元胞区202、终端区203以及位于元胞区202和终端区203之间的过渡区207，元胞区202 包括N型重掺杂衬底200、N型外延层201及形成于所述N型外延层201中的窄形P柱区204和N－体区205，N－体区205形成于窄形P柱区204的上部，且所述N－体区205朝终端区203方向延伸，并与过渡区207接触；所述窄形P柱区204由N型外延层201的上表面朝下表面延伸，并且窄形P柱区204的下端与N型外延层201的下表面之间存在预设间距，窄形P柱区204的宽度一般为5μm左右。
所述过渡区207包括N型重掺杂衬底200、N型外延层201以及形成于该N型外延层201中的两个窄形P柱区204，过渡区207的一个窄形P柱区204的上部与元胞区202的N－体区205接触。所述窄形P柱区204由N型外延层201的上表面朝下表面延伸，并且窄形P柱区204的下端与N型外延层201的下表面之间存在预设间距，窄形P柱区204的宽度一般为5μm左右。
所述终端区203包括N型重掺杂衬底200和设置于N型重掺杂衬底200上表面的N型外延层201，在N型外延层201上设置宽形SiO2柱区206，宽形SiO2柱区206由N型外延层201的上表面延绅至N型外延层201的下表面，宽形SiO2柱区206的宽度为40～100μm。
本实施例所述的高压超结MOSFET器件终端结构的制作工艺如下：
（1）在N型重掺杂衬底200上形成N型外延层201；
（2）在N型外延层201上终端区203刻蚀多个深度大于或等于N型外延层201厚度的第三槽体210，第三槽体210的宽度为2～5μm，第三槽体210的宽度与第三槽体210间距的比值为10:4，如图3-2所示；
（3）采用湿氧生长氧化层的方式，在第三槽体210间生长SiO2，形成由氧化层填充的宽形SiO2柱区206；
（4）采用CMP（减薄/抛光）工艺磨平宽形SiO2柱区206的上表面；
（5）后续按现有常规工艺制作元胞区202和过渡区207，具体包括在元胞区202和过渡区207的N型外延层201上刻蚀形成第二槽体209，如图3-3所示，第二槽体209与N型外延层201的下表面之间具有预设的距离，在第二槽体209中外延生长窄形P柱区204；以及在元胞区202的窄形P柱区204的顶部形成N－型体区205；最终得到如图3-1所示的高压超结MOSFET器件终端结构。
Claims (10)
1.一种高压超结MOSFET器件终端结构，包括元胞区（202）和终端区（203），其特征是：所述终端区（203）包括N型重掺杂衬底（200）和设置于N型重掺杂衬底（200）上表面的N型外延层（201），在N型外延层（201）上设置宽形SiO2柱区（206），宽形SiO2柱区（206）由N型外延层（201）的上表面延绅至N型外延层（201）的下表面。
2.如权利要求1所述的高压超结MOSFET器件终端结构，其特征是：所述元胞区（202）和终端区（203）之间具有过渡区（207），所述过渡区（207）包括N型重掺杂衬底（200）、N型外延层（201）以及形成于该N型外延层（201）中的两个窄形P柱区（204），窄形P柱区（204）由N型外延层（201）的上表面朝下表面延伸，并且窄形P柱区（204）的下端与N型外延层（201）的下表面之间存在预设间距。
3.如权利要求1或2所述的高压超结MOSFET器件终端结构，其特征是：所述元胞区（202）包括N型重掺杂衬底（200）、N型外延层（201）及形成于所述N型外延层（201）中的窄形P柱区（204）和N－体区（205），N－体区（205）形成于窄形P柱区（204）的上部；所述元胞区（202）的窄形P柱区（204）由N型外延层（201）的上表面朝下表面延伸，并且窄形P柱区（204）的下端与N型外延层（201）的下表面之间存在预设间距。
4.如权利要求3所述的高压超结MOSFET器件终端结构，其特征是：所述N－体区（205）朝终端区（203）方向延伸，并与终端区（203）接触。
5.如权利要求3所述的高压超结MOSFET器件终端结构，其特征是：所述N－体区（205）朝过渡区（207）方向延伸，并与过渡区（207）的一个窄形P柱区（204）接触。
6.如权利要求1或2所述的高压超结MOSFET器件终端结构，其特征是：所述宽形SiO2柱区（206）的宽度为40～100μm。
7.如权利要求3所述的高压超结MOSFET器件终端结构，其特征是：所述窄形P柱区（204）的宽度约为5μm。
8.一种高压超结MOSFET器件终端结构的制作方法，其特征是，采用如下步骤：
（1）提供具有N型重掺杂衬底和N型外延层的半导体基片；
（2）在N型外延层的终端区进行刻蚀，得到一个由N型外延层上表面贯穿至N型外延层下表面的第一槽体，第一槽体的宽度为40～100μm；
（3）在第一槽体中淀积氧化层，形成宽形SiO2柱区；
（4）采用CMP工艺将宽形SiO2柱区上表面进行磨平；
（5）制作元胞区或者元胞区和过渡区。
9.如权利要求8所述的高压超结MOSFET器件终端结构的制作方法，其特征是：制作元胞区和过渡区时，具体包括：
在元胞区和过渡区的N型外延层上刻蚀形成第二槽体，第二槽体由N型外延层的上表面朝下表面方向延伸，并且第二槽体的底部与N型外延层的下表面之间存在预设的距离，第二槽体的宽度约为5μm；
在第二槽体中填充P型半导体层，形成窄形P柱区；
在元胞区的窄形P柱区的顶部进行注入和扩散，形成N－体区。
10.一种高压超结MOSFET器件终端结构的制作方法，其特征是，采用如下步骤：
（1）提供具有N型重掺杂衬底和N型外延层的半导体基片；
（2）在N型外延层的终端区进行刻蚀，得到多个由N型外延层上表面贯穿至N型外延层下表面的第三槽体，第三槽体的宽度为2～5μm，第三槽体的宽度与第三槽体间距的比值为10:4；
（3）在第三槽体中湿氧化生长氧化层，形成宽形SiO2柱区；
（4）采用CMP工艺将宽形SiO2柱区上表面进行磨平；
（5）制作元胞区或者元胞区和过渡区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510264631.9A CN104851908A (zh) | 2015-05-21 | 2015-05-21 | 高压超结mosfet器件终端结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510264631.9A CN104851908A (zh) | 2015-05-21 | 2015-05-21 | 高压超结mosfet器件终端结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104851908A true CN104851908A (zh) | 2015-08-19 |
Family
ID=53851415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510264631.9A Pending CN104851908A (zh) | 2015-05-21 | 2015-05-21 | 高压超结mosfet器件终端结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104851908A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146271A (zh) * | 2019-12-20 | 2020-05-12 | 北京时代民芯科技有限公司 | 一种带有终端结构的超结mosfet结构及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050145933A1 (en) * | 2003-10-29 | 2005-07-07 | Yasuhiko Onishi | Semiconductor device |
| US20080166855A1 (en) * | 2004-12-27 | 2008-07-10 | Third Dimension (3D) Semiconductor, Inc. | Process for high voltage superjunction termination |
| US20080315299A1 (en) * | 2007-06-21 | 2008-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN204668310U (zh) * | 2015-05-21 | 2015-09-23 | 无锡同方微电子有限公司 | 高压超结mosfet器件终端结构 |
-
2015
- 2015-05-21 CN CN201510264631.9A patent/CN104851908A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050145933A1 (en) * | 2003-10-29 | 2005-07-07 | Yasuhiko Onishi | Semiconductor device |
| US20080166855A1 (en) * | 2004-12-27 | 2008-07-10 | Third Dimension (3D) Semiconductor, Inc. | Process for high voltage superjunction termination |
| US20080315299A1 (en) * | 2007-06-21 | 2008-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN204668310U (zh) * | 2015-05-21 | 2015-09-23 | 无锡同方微电子有限公司 | 高压超结mosfet器件终端结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146271A (zh) * | 2019-12-20 | 2020-05-12 | 北京时代民芯科技有限公司 | 一种带有终端结构的超结mosfet结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102214678B (zh) | 一种功率半导体器件的3d-resurf结终端结构 | |
| CN103035677B (zh) | 超级结结构、超级结mos晶体管及其制造方法 | |
| CN101026190A (zh) | 沟槽高压n型金属氧化物半导体管及其制备工艺 | |
| CN106356401B (zh) | 一种功率半导体器件的场限环终端结构 | |
| CN106711191B (zh) | 具有终端保护区的超结半导体器件及其制造方法 | |
| CN103746002A (zh) | 一种台阶形沟槽-场限环复合终端结构 | |
| CN103474465B (zh) | 一种超结mosfet器件及其制造方法 | |
| CN103779399A (zh) | 一种具有超结结构的半导体器件 | |
| CN105448997A (zh) | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 | |
| CN202307900U (zh) | 肖特基二极管结构 | |
| CN204243047U (zh) | 沟槽超级结半导体器件的正交超级结拐角终端 | |
| CN204668310U (zh) | 高压超结mosfet器件终端结构 | |
| CN104851908A (zh) | 高压超结mosfet器件终端结构及其制作方法 | |
| CN105633153A (zh) | 超级结半导体器件及其形成方法 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN107994067B (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN205376537U (zh) | 改善反向恢复特性及雪崩能力的超结mos器件 | |
| CN213816164U (zh) | 一种超级结碳化硅二极管元胞结构 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN104752523A (zh) | 利用电荷耦合实现耐压的肖特基二极管及其制备方法 | |
| CN104332489A (zh) | 半导体器件的具有表面超级结结构的终端 | |
| CN103545350B (zh) | 一种横向高压器件漂移区的制造方法 | |
| CN209626219U (zh) | 一种半导体功率器件 | |
| CN208385408U (zh) | 一种低容结构的低残压esd浪涌防护器件 | |
| CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150819 |
|
| RJ01 | Rejection of invention patent application after publication |