CN104835800B - 一种集成电路的熔丝结构及其制造方法 - Google Patents
一种集成电路的熔丝结构及其制造方法 Download PDFInfo
- Publication number
- CN104835800B CN104835800B CN201410045514.9A CN201410045514A CN104835800B CN 104835800 B CN104835800 B CN 104835800B CN 201410045514 A CN201410045514 A CN 201410045514A CN 104835800 B CN104835800 B CN 104835800B
- Authority
- CN
- China
- Prior art keywords
- titanium
- metal
- layer
- narrow portion
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种集成电路的熔丝结构及其制造方法。本发明所述的制造方法包括如下步骤:在硅衬底的氧化硅层上形成接触孔;在所述接触孔和所述氧化硅层表面形成钛金属层;在所述钛金属层表面形成氮化钛层;在所述接触孔中形成金属插塞;刻蚀所述金属插塞外部的氮化钛层并暴露出所述氮化钛层下方的钛金属层;在所述金属插塞和所述暴露出的钛金属层表面形成金属层;光刻,并分别将所述金属层和其下方的钛金属层刻蚀成金属条和钛金属条,形成熔丝结构。本发明的集成电路的熔丝结构不含氮化钛材料,其在熔断过程中不会形成金属熔融体或金属残留,因此能够有效避免熔丝熔断功能失效,进而保障了产品的成品率和合格率。
Description
技术领域
本发明属于半导体技术领域,具体涉及一种集成电路的熔丝结构及其制造方法。
背景技术
集成电路(integrated circuit,IC)是一种微型电子器件或部件,其采用一定工艺将一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构。集成电路将其上的所有元件在结构上组成一个整体,从而使电子元件向着微小型化、低功耗、智能化等方面迈进了一大步。目前,半导体工业中大多数应用的是基于硅的集成电路。
熔丝(fuse)是集成电路生产中所使用的一项重要技术,其通常具有一窄部,具体包括金属熔丝和多晶硅熔丝。作为集成电路中的关键结构,其通过较大的瞬间电流熔断来修改其属性,从而用以修调(trim)集成电路的电阻/电容、确保电压/电流基准源的精度以及提高IC的整体性能。金属熔丝和多晶硅熔丝的工作原理基本相同,其均是使用探针引接大电流熔断,一旦熔断之后便不可恢复。由于熔丝结构的实现成本低,因此使用较为普遍。
在IC制造工艺中,互连技术对产品成品率的提高起着关键性的作用,常用的互连材料通常包括金属铝、铜等。接触孔金属插塞(通常为钨金属插塞,简称钨塞)作为其中一种关键的互连技术,其制造方法通常如图1至图3所示,具体包括:1)按照常规工艺在硅衬底的氧化硅层1上形成接触孔后(图中未示出),在接触孔和氧化硅层1的表面淀积一层钛(Ti)金属层2作为接触层,用以避免后续金属铝或钨的氧化;2)在钛金属层2上淀积一层氮化钛层3(TiN)作为扩散阻挡层和粘附层,用以有效防止铝或钨向硅衬底扩散并提高钨与氧化硅层的粘附能力;3)在氮化钛层3上淀积钨,最后用回刻(etch back)或钨工艺化学机械研磨(WCMP)除去接触孔外部多余的钨,从而在接触孔内部形成钨塞。如图4所示,在形成钨塞后,继续淀积一层金属层4,并光刻、刻蚀金属层4及其下方的氮化钛层3和钛金属层2,即可形成熔丝结构8。
上述熔丝结构8通常包括硅衬底、位于硅衬底的氧化硅层1上的钛金属条5、覆盖在所述钛金属条5上的氮化钛条6以及覆盖在所述钛金属条6上的金属条7。然而,该熔丝结构8中含有氮化钛材料,其熔点高达2950℃,即使在较大的电流下也无法完全升华而挥发成蒸汽,因此在对该熔丝结构8进行熔断时常常会导致无法形成彻底的断开,从而使熔丝结构的功能失效,造成产品的成品率和合格率降低。
发明内容
本发明提供一种集成电路的熔丝结构及其制造方法,本发明所述的熔丝结构不含有氮化钛材料,因此其能够有效改善熔丝的熔断效果,避免熔丝结构的熔断功能失效。
本发明提供的一种集成电路的熔丝结构的制造方法,包括如下步骤:
在硅衬底的氧化硅层上形成接触孔;
在所述接触孔和所述氧化硅层表面形成钛金属层;
在所述钛金属层表面形成氮化钛层;
在所述接触孔中形成金属插塞;
刻蚀所述金属插塞外部的氮化钛层并暴露出所述氮化钛层下方的钛金属层;
在所述金属插塞和所述暴露出的钛金属层表面形成金属层;
光刻,并分别将所述金属层和其下方的钛金属层刻蚀成金属条和钛金属条,形成熔丝结构。
本发明所述的氧化硅层可以为形成为硅衬底上的不掺杂和/或者掺杂的氧化硅层,其可以通过本领域常规方法形成。进一步地,所述氧化硅层的厚度可以为1000~10000
根据本发明提供的制造方法,所述在硅衬底的氧化硅层上形成接触孔之前,还包括:
在硅衬底上形成栅极、源极和漏极;
在形成有所述栅极、源极和漏极的硅衬底上形成不掺杂和/或掺杂的氧化硅层。
进一步地,采用常规方法在硅衬底上形成栅极、源极和漏极后,可以通过在形成有栅极、源极和漏极的硅衬底表面上淀积一层不掺杂的氧化硅层,然后在所述不掺杂的氧化硅层上淀积一层掺杂有硼和磷的氧化硅层(BPSG),形成所述的氧化硅层,其包括不掺杂和掺杂的氧化硅层。
根据本发明提供的制造方法,在所述接触孔中形成金属插塞,具体包括:
在所述氮化钛层上淀积金属钨;
去除所述接触孔外部的金属钨,从而在所述接触孔中形成钨塞。
根据本发明提供的制造方法,所述金属层为铝金属层。
进一步地,所述钛金属层的厚度为100~2000所述氮化钛层的厚度为100~2000
进一步地,所述金属层的厚度为0.4~4um。
本发明还提供一种集成电路的熔丝结构,包括硅衬底、钛金属条和金属条,所述硅衬底上设有氧化硅层,所述钛金属条设置在所述氧化硅层上,所述金属条覆盖在所述钛金属条上。
进一步地,所述钛金属条的厚度为100~2000所述金属条的厚度为0.4~4um。
进一步地,所述金属条具有第一窄部,所述钛金属条具有第二窄部,所述第二窄部位于所述第一窄部的正下方,并且所述第二窄部和所述第一窄部具有相同的宽度和长度。具体地,所述第一窄部为所述金属条上宽度相对所述金属条减小的部分,所述第二窄部为所述钛金属条上宽度相对所述钛金属条减小的部分。
进一步地,所述宽度为0.1~10um,例如0.8~2um,所述长度为1~20um,例如5~10um。
本发明所提供的集成电路的熔丝结构的制造方法工艺简单、易于操作,并且所述制造方法形成的熔丝结构中不含有氮化钛材料,其在熔断过程中不会形成金属熔融体或金属残留,因此能够避免熔丝熔断功能失效,从而较好地保障产品的成品率和合格率。
附图说明
图1至图4为现有技术集成电路的熔丝结构制造方法的制造流程示意图;
图5至图7为本发明一实施例的集成电路的熔丝结构制造方法的制造流程示意图;
图8为本发明一实施例的集成电路的熔丝结构的俯视结构示意图;
附图标记:
1、氧化硅层;2、钛金属层;3、氮化钛层;4、金属层;5、钛金属条;6、氮化钛条;7、金属条;8、现有技术集成电路的熔丝结构;9、本发明集成电路的熔丝结构;10、窄部。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图和实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例
本发明的集成电路的熔丝结构制造方法包括如下步骤:
步骤1、在硅衬底的氧化硅层上形成接触孔;
具体地,所述氧化硅层可以为不掺杂和/或者掺杂的氧化硅层,其可以通过本领域常规方法形成在硅衬底上,例如:可以在硅衬底上形成栅极、源极和漏极后,继续在形成有栅极、源极和漏极的硅衬底表面上淀积一层不掺杂的氧化硅层,用以对器件表面形成保护,然后在所述不掺杂的氧化硅层上淀积一层掺杂有硼和磷的氧化硅层(BPSG),用以对硅衬底表面进行初级平坦化,从而形成具有所述氧化硅层的硅衬底,此时所述氧化硅层即为包括不掺杂的氧化硅层和掺杂有硼和磷的氧化硅层的介质层;
所述氧化硅层的厚度可以为常规厚度(1000~10000),例如所述不掺杂的氧化硅层的厚度可以为2000所述掺杂有硼和磷的氧化硅层的厚度可以为8000从而形成具有厚度为10000的氧化硅层的硅衬底;
在上述硅衬底的氧化硅层(具体为掺杂有硼和磷的氧化硅层)上旋涂光刻胶,经曝光、显影形成具有接触孔图形的掩膜后,利用等离子体刻蚀,从而在所述氧化硅层上形成接触孔。
步骤2、在所述接触孔和所述氧化硅层表面形成钛金属层;
具体地,如图1所示,在所述接触孔(图中未示出)和上述氧化硅层1的表面溅射一层钛金属层2,其厚度可以为常规厚度(100~2000),例如100用以防止后续淀积金属的氧化以及降低接触电阻。
步骤3、在所述钛金属层表面形成氮化钛层;
具体地,如图2所示,在所述钛金属层2的表面溅射一层氮化钛层3,其厚度可以为常规厚度(100~2000),例如200用于作为后续金属插塞的阻挡层和粘合层。
步骤4、在所述接触孔中形成金属插塞;
具体地,在所述氮化钛层3上淀积一层金属钨,使金属钨填充整个接触孔后,磨抛或回刻去除所述接触孔外部的金属钨,从而在所述接触孔中形成金属插塞(即钨塞)。
步骤5、刻蚀所述金属插塞外部的氮化钛层并暴露出所述氮化钛层下方的钛金属层;
具体地,如图5所示,采用等离子体刻蚀所述金属插塞(即钨塞,图中未示出)外部的氮化钛层3并暴露出所述氮化钛层3下方的钛金属层2。
步骤6、在所述金属插塞和所述暴露出的钛金属层表面形成金属层;
具体地,如图6所示,在所述金属插塞(即钨塞,图中未示出)和所述暴露出的钛金属层2的表面形成金属层4,其厚度可以为常规厚度(0.4~4um),例如4um,其材质可以为常规的互连材料,例如金属铝。
步骤7、光刻,并分别将所述金属层和其下方的钛金属层刻蚀成金属条和钛金属条,形成熔丝结构;
具体地,如图7所示,在所述金属层4上旋涂光刻胶,经曝光、显影形成熔丝结构的掩膜后,利用等离子体将金属层4和其下方的钛金属层2分别刻蚀成金属条7和钛金属条5,从而形成熔丝结构9;
如图8所示,本实施例所形成的熔丝结构9中,金属条7和钛金属条5完全重叠,并且所述金属条7具有第一窄部(即所述金属条7上的宽度相对所述金属条7减小的部分),所述钛金属条5具有第二窄部(即所述钛金属条5上的宽度相对所述钛金属条5减小的部分),所述第二窄部位于所述第一窄部的正下方,并且所述第二窄部和所述第一窄部具有相同的宽度和长度(即所述第一窄部正好完全覆盖在所述第二窄部的上方),所述宽度可以为0.1~10um,例如0.8~2um,所述长度为1~20um,例如5~10um,所述第一窄部和所述第二窄部共同构成熔丝结构9的窄部10,所述窄部10有利于熔丝结构9的熔断。窄部10的尺寸可以根据实际需要进行设置,例如在本实施例中,所述窄部10的宽度为1um(即所述第一窄部和所述第二窄部的宽度均为1um),窄部10的长度为10um(即所述第一窄部和所述第二窄部的长度均为10um)。
上述方法形成的集成电路的熔丝结构9包括硅衬底、钛金属条5和金属条7(具体为铝金属条),所述硅衬底上设有氧化硅层1,所述钛金属条5设置在所述氧化硅层1上,所述金属条7覆盖在所述钛金属条5上(即金属条7位于钛金属条5的正上方并且金属条7和钛金属条5的位置重叠);其中,所述钛金属条5的厚度为100所述金属条7的厚度为4um,所述金属条7具有第一窄部,所述钛金属条5具有第二窄部,所述第二窄部位于所述第一窄部的正下方,并且所述第一窄部和所述第二窄部的宽度均为1um,长度均为10um。
本发明的集成电路的熔丝结构9中不含有氮化钛材料,其在常规电流(如500mA)下即可升华而挥发成蒸汽,在熔断过程中不会形成金属熔融体或金属残留,因此能够避免熔丝熔断功能失效等缺陷,其在修调集成电路的电阻/电容时具有更好的效果,因此能够确保电压/电流基准源的精度并提高集成电路的整体性能,从而保障产品的成品率和合格率。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种集成电路的熔丝结构的制造方法,其特征在于,包括如下步骤:
在硅衬底的氧化硅层上形成接触孔;
在所述接触孔和所述氧化硅层表面形成钛金属层;
在所述钛金属层表面形成氮化钛层;
在所述接触孔中形成金属插塞;
采用等离子体刻蚀所述金属插塞外部的氮化钛层并暴露出所述氮化钛层下方的钛金属层;
在所述金属插塞和所述暴露出的钛金属层表面形成金属层;
光刻,并利用等离子体分别将所述金属层和其下方的钛金属层刻蚀成金属条和钛金属条,形成熔丝结构;
所述金属层具有第一窄部,所述钛金属层具有第二窄部,所述第二窄部位于所述第一窄部的正下方,并且所述第二窄部和所述第一窄部具有相同的宽度和长度;
所述宽度为0.1~10μm,所述长度为1~20μm。
2.根据权利要求1所述的制造方法,其特征在于,所述在硅衬底的氧化硅层上形成接触孔之前,还包括:
在硅衬底上形成栅极、源极和漏极;
在形成有所述栅极、源极和漏极的硅衬底上形成不掺杂和/或掺杂的氧化硅层。
3.根据权利要求1所述的制造方法,其特征在于,在所述接触孔中形成金属插塞,具体包括:
在所述氮化钛层上淀积金属钨;
去除所述接触孔外部的金属钨,从而在所述接触孔中形成钨塞。
4.根据权利要求1所述的制造方法,其特征在于,所述金属层为铝金属层。
5.根据权利要求1至4任一项所述的制造方法,其特征在于,所述钛金属层的厚度为所述氮化钛层的厚度为
6.根据权利要求1至4任一项所述的制造方法,其特征在于,所述金属层的厚度为0.4~4μm。
7.一种集成电路的熔丝结构,其特征在于,包括硅衬底、钛金属条和金属条,所述硅衬底上设有氧化硅层,所述钛金属条设置在所述氧化硅层上,所述金属条覆盖在所述钛金属条上;
所述金属条具有第一窄部,所述钛金属条具有第二窄部,所述第二窄部位于所述第一窄部的正下方,并且所述第二窄部和所述第一窄部具有相同的宽度和长度;
所述宽度为0.1~10μm,所述长度为1~20μm;
所述钛金属条和金属条是分别利用等离子体刻蚀金属层和其下方的钛金属层获得的;
所述钛金属层是采用等离子体刻蚀金属插塞外部的氮化钛层获得的;
接触孔是在硅衬底的氧化硅层上形成的;
所述钛金属层是在所述接触孔和所述氧化硅层表面形成的;
氮化钛层是在所述钛金属表面形成的;
所述金属插塞是在所述接触孔中形成的;
金属层是在所述金属插塞与暴露出的钛金属层表面形成的。
8.根据权利要求7所述的熔丝结构,其特征在于,所述钛金属条的厚度为所述金属条的厚度为0.4~4μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410045514.9A CN104835800B (zh) | 2014-02-08 | 2014-02-08 | 一种集成电路的熔丝结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410045514.9A CN104835800B (zh) | 2014-02-08 | 2014-02-08 | 一种集成电路的熔丝结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104835800A CN104835800A (zh) | 2015-08-12 |
CN104835800B true CN104835800B (zh) | 2019-01-22 |
Family
ID=53813584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410045514.9A Active CN104835800B (zh) | 2014-02-08 | 2014-02-08 | 一种集成电路的熔丝结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104835800B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914524A (en) * | 1994-05-15 | 1999-06-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN1716591A (zh) * | 2004-06-29 | 2006-01-04 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
CN101000906A (zh) * | 2006-01-12 | 2007-07-18 | 三星电子株式会社 | 熔丝区及其制作方法 |
CN101034697A (zh) * | 2006-03-09 | 2007-09-12 | 国际商业机器公司 | 具有设置成增强电流积聚的窄宽度区域的电编程熔丝结构及其制造方法 |
CN101083251A (zh) * | 2003-08-07 | 2007-12-05 | 恩益禧电子股份有限公司 | 半导体器件 |
CN102428563A (zh) * | 2009-05-22 | 2012-04-25 | 国际商业机器公司 | 形成用于集成电路的电断金属熔丝的结构和方法 |
CN103107150A (zh) * | 2011-11-09 | 2013-05-15 | 台湾积体电路制造股份有限公司 | 用于半导体器件的中介层及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6277674B1 (en) * | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
US6833291B2 (en) * | 2001-08-16 | 2004-12-21 | Micron Technology, Inc. | Semiconductor processing methods |
US7491585B2 (en) * | 2006-10-19 | 2009-02-17 | International Business Machines Corporation | Electrical fuse and method of making |
-
2014
- 2014-02-08 CN CN201410045514.9A patent/CN104835800B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914524A (en) * | 1994-05-15 | 1999-06-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN101083251A (zh) * | 2003-08-07 | 2007-12-05 | 恩益禧电子股份有限公司 | 半导体器件 |
CN1716591A (zh) * | 2004-06-29 | 2006-01-04 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
CN101000906A (zh) * | 2006-01-12 | 2007-07-18 | 三星电子株式会社 | 熔丝区及其制作方法 |
CN101034697A (zh) * | 2006-03-09 | 2007-09-12 | 国际商业机器公司 | 具有设置成增强电流积聚的窄宽度区域的电编程熔丝结构及其制造方法 |
CN102428563A (zh) * | 2009-05-22 | 2012-04-25 | 国际商业机器公司 | 形成用于集成电路的电断金属熔丝的结构和方法 |
CN103107150A (zh) * | 2011-11-09 | 2013-05-15 | 台湾积体电路制造股份有限公司 | 用于半导体器件的中介层及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104835800A (zh) | 2015-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9054225B2 (en) | Integrated capacitor having a non-uniform thickness | |
US20210098405A1 (en) | Bump structure to prevent metal redeposit and to prevent bond pad consumption and corrosion | |
CN103811310B (zh) | 电阻结构及其形成方法 | |
CN102044426A (zh) | 半导体装置及其制造方法 | |
CN102324427B (zh) | 一种金属薄膜电阻结构及其制造方法 | |
CN103646883B (zh) | 一种铝衬垫制备方法 | |
CN205645810U (zh) | 集成电子器件 | |
CN104600024A (zh) | 半导体装置及其制造方法 | |
KR100529676B1 (ko) | 듀얼 다마신 패턴을 형성하는 방법 | |
CN108493153A (zh) | 接触插塞的形成方法及集成电路的制造方法 | |
CN104835800B (zh) | 一种集成电路的熔丝结构及其制造方法 | |
CN103515308B (zh) | 铜内连结构及其制造方法 | |
CN108630595A (zh) | 硅通孔的形成方法 | |
CN105590923B (zh) | Mim电容及其形成方法 | |
TWI717173B (zh) | 記憶體裝置及其製造方法 | |
CN104701295B (zh) | 电熔丝结构及其形成方法 | |
CN103871855B (zh) | 一种集成电路双栅氧的制备方法 | |
CN108054137B (zh) | 金属互连结构及其制作方法 | |
CN103247601B (zh) | 铜互连结构及其制造方法 | |
WO2010001541A1 (ja) | インダクタ及びその製造方法 | |
US11488820B2 (en) | Method of fabricating layered structure | |
TWI550718B (zh) | 半導體裝置,接觸之形成方法 | |
CN103094248B (zh) | 金属熔丝结构及其制造方法 | |
CN103426745A (zh) | 半导体结构的形成方法 | |
CN110867389B (zh) | 改善铝焊盘结晶缺陷的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |