CN104811164A - 具有时钟信号同步的三角波产生电路 - Google Patents
具有时钟信号同步的三角波产生电路 Download PDFInfo
- Publication number
- CN104811164A CN104811164A CN201410041775.3A CN201410041775A CN104811164A CN 104811164 A CN104811164 A CN 104811164A CN 201410041775 A CN201410041775 A CN 201410041775A CN 104811164 A CN104811164 A CN 104811164A
- Authority
- CN
- China
- Prior art keywords
- signal
- current source
- constant current
- clock signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种具有时钟信号同步的三角波产生电路,包含一电容器,第一至四定电流源,一第一切换单元,一第二切换单元,一高低电平限制单元,一时钟信号产生器,以及一相位检测单元。该等第一和第二定电流源用以对该电容器充电。该等第三和第四定电流源用以对该电容器放电。该相位检测单元用以接收一外部供应时钟信号和该内部时钟信号,并根据两者的相位差值产生第一和第二相位信号。该第二切换单元包含第三和第四开关,该第三开关用以响应于该第一相位信号以控制该第二定电流源与该电容器的耦接状态,且该第四开关用以响应于该第二相位信号以控制该第四定电流源与该电容器的耦接状态。
Description
技术领域
本发明涉及一种三角波产生电路,尤其涉及一种与外部时钟信号同步的三角波产生电路。
背景技术
三角波产生电路藉由充电和放电一电容以产生三角波信号。三角波产生电路可以应用于许多电路中,其中一种应用即于D型(class-D)功率放大器中将模拟语音信号转换成脉宽调制信号。
图1为已知利用方波信号VIN产生三角波信号VOUT的电路10。三角波信号的准确度会影响到使用该三角波信号的装置的效能,例如脉宽调制(PWM)装置的效能。在此图中三角波信号VOUT的切换频率fsw等于1/(TU+TD),其中TU为三角波信号VOUT由VL到VH的上升时间,TD为三角波信号VOUT由VH到VL的下降时间。上升时间TU等于C×(VH-VL)/IC,其中C为横跨运算放大器12的电容器C1的容值,IC为电流源I1提供的充电电流。同理,下降时间TD等于C×(VH-VL)/ID,其中ID为电流源I2提供的放电电流。假设IC与ID相等,则切换频率fsw等于IC/(2×C×(VH-VL))。由此方程式得知三角波切换频率fsw与IC及ID成正比,并与三角波振幅(VH-VL)成反比。
图2为图1的三角波产生电路10的潜在问题示意图。如图2所示,在问题1中,如果电流源不匹配,即电流IC大于ID或电流ID大于IC时,则三角波信号VOUT就不会在预定限制峰值VH与VL处转换。同理,问题2揭示当方波的责任周期并非为理想值时的三角波波形,问题2会常发生的原因是内部时钟信号与外部时钟信号非同步。将内部时钟信号与外部时钟信号同步是非常重要的一件事,如对5.1声道或7.1声道的D型放大器语音***应用。如果切换频率不相同,则频率的跳动就会出现在声音频带中。
据此,有必要提出一三角波产生电路以改善上述问题。
发明内容
本发明提供一种具有时钟信号同步的三角波产生电路。该三角波产生电路包含一电容器,一第一定电流源,一第二定电流源,一第三定电流源,一第四定电流源,一第一切换单元,一第二切换单元,一高/低电平限制单元,一时钟信号产生器,以及一相位检测单元。该等第一和第二定电流源用以对该电容器充电。该等第三和第四定电流源用以对该电容器放电。该第一切换单元包含一第一开关和一第二开关,该第一切换单元用以响应于一内部时钟信号以控制该第一和该第三定电流源与该电容器的耦接状态。该高/低电平限制单元包含一第一和一第二比较单元,该第一比较单元用以比较该三角波信号与一高电平参考电压,并在该三角波信号到达该高电平参考电压时产生一输出信号,该第二比较单元用以比较该三角波信号与一低电平参考电压,并在该三角波信号到达该低电平参考电压时产生一输出信号。该时钟信号产生器用以响应于该第一比较单元的该输出信号和该第二比较单元的该输出信号以产生该内部时钟信号。该相位检测单元,用以接收一外部供应时钟信号和该内部时钟信号,并根据该外部供应时钟信号和该内部时钟信号的相位差值产生一第一相位信号和一第二相位信号。该第二切换单元包含一第三开关和一第四开关,该第三开关用以响应于该第一相位信号以控制该第二定电流源与该电容器的耦接状态,且该第四开关用以响应于该第二相位信号以控制该第四定电流源与该电容器的耦接状态。
附图说明
图1为已知利用方波信号产生三角波信号的电路。
图2为图1的三角波产生电路的潜在问题示意图。
图3显示结合本发明一实施例的三角波信号产生器的电路图。
图4显示图3所示的该相位检测单元的一可能运作波形图。
图5显示图3所示的该相位检测单元的另一可能运作波形图。
图6显示结合本发明的一实施例的该三角波信号产生器的一波形图。
图7显示结合本发明的另一实施例的该三角波信号产生器的一波形图。
图8显示结合本发明一实施例的三角波信号产生器的电路图。
图9显示结合本发明一实施例的该等切换电流阵列的电路图。
图10显示结合本发明一实施例的该三角波信号产生器的运作流程图。
【符号说明】
10 三角波产生电路
12 运算放大器
30,30’ 三角波信号产生器
32 切换单元
33 第二驱动电路
34 高低电平限制电路
342 比较器
344 比较器
36 内部时钟信号产生器
38 相位检测单元
82 切换电流阵列
84 切换电流阵列
86 比较电路
C1 电容器
I1-IN 定电流源
M1,M2,M3,M4 开关
SW1-SWN 开关
S100-S110 步骤
具体实施方式
在说明书及所附的权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解,制造商可能会用不同的名词来称呼同样的元件。本说明书及所附的权利要求书并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及所附的权利要求书当中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,如果文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其他装置或连接手段间接地电气连接至该第二装置。
图3显示结合本发明一实施例的三角波信号产生器30的电路图。如图3所示,该三角波信号产生器30包含一电容器C1、一对匹配的充电/放电定电流源I1和I2以及一切换单元32。所谓“匹配”一词在此指充电/放电定电流源I1和I2的电流值实质上相同。该切换单元32包含由一内部时钟信号所控制的两开关M1和M2。该两开关M1和M2是以互补的方式切换,因此当开关M1开启时,开关M2为关闭状态,反之亦然。此外,当开关M1开启时,该定电流源I1会耦接至该电容C1。当开关M2开启时,该定电流源I2会耦接至该电容C1。
参照图3,该三角波信号产生器30还包含一高低电平限制电路34,其包含两比较器342和344。该比较器342比较该电容C1上的一信号VTRI与一高电平参考电压VH,而该比较器342比较该信号VTRI与一低电平参考电压VL。该比较器342的输出信号CPH和该比较器344的输出信号CPL会提供至一内部时钟信号产生器36。在本实施例中,该信号产生器36为一RS拴锁器。该信号产生器36提供一内部时钟信号ICK以根据比较结果控制该切换单元32中的该两开关M1和M2。
参照图3,该三角波信号产生器30还包含一对匹配的充电/放电定电流源I3和I4以及一切换单元33。该切换单元33包含两开关M3和M4。该开关M3是由一相位检测单元38的一输出信号DP所控制,而该开关M4是由该相位检测单元38的一输出信号DN控制。当开关M3开启时,开关M4为关闭状态,反之亦然。此外,当开关M3开启时,该定电流源I3会耦接至该电容C1。当开关M4开启时,该定电流源I4会耦接至该电容C1。
如上所述,该切换单元33的运作是由该相位检测单元38控制。该相位检测单元38接收一外部供应时钟信号ECK和该内部时钟信号ICK,并根据该时钟信号ECK与该时钟信号ICK的相位差值产生这些相位信号DP和DN。当该信号DP为逻辑0电平时,该切换单元33中的开关M3导通。当该信号DN为逻辑1电平时,该切换单元33中的开关M4导通。
图4显示图3所示的该相位检测单元38的一可能运作波形图,在图4中,该外部时钟信号ECK的相位领先该内部时钟信号ICK的相位,亦即,该外部时钟信号ECK的上升沿领先该内部时钟信号ICK的上升沿,且该外部时钟信号ECK的下降沿领先该内部时钟信号ICK的下降沿。当外部时钟信号ECK的上升沿领先该内部时钟信号ICK的上升沿时,该相位检测单元38产生该相位信号DP。当外部时钟信号ECK的下降沿领先该内部时钟信号ICK的下降沿时,该相位检测单元38产生该相位信号DN。因此,该相位信号DP的宽度W1和该相位信号DN的宽度W2会由该外部时钟信号ECK和该内部时钟信号ICK的相位差值决定。
图5显示图3所示的该相位检测单元38的另一可能运作波形图,在图5中,该外部时钟信号ECK的相位落后该内部时钟信号ICK的相位,亦即,该外部时钟信号ECK的上升沿落后该内部时钟信号ICK的上升沿,且该外部时钟信号ECK的下降沿落后该内部时钟信号ICK的下降沿。当外部时钟信号ECK的上升沿落后该内部时钟信号ICK的上升沿时,该相位检测单元38产生该相位信号DP。当外部时钟信号ECK的下降沿落后该内部时钟信号ICK的下降沿时,该相位检测单元38产生该相位信号DN。因此,该相位信号DP的宽度W3和该相位信号DN的宽度W4会由该外部时钟信号ECK和该内部时钟信号ICK的相位差值决定。
现参照图3至图7说明本发明的三角波信号产生器30的运作方式,其中图6显示结合本发明的一实施例的该三角波信号产生器30的一波形图。在本实施例中,该外部时钟信号ECK的相位领先该内部时钟信号ICK的相位。
参照图6,在时间t1前,当该时钟信号ICK为逻辑0电平时,该电容C1会由流过该定电流源I1的电流充电,使得该电容C1上的电压VTRI会线性的上升。在时间t1,该相位检测单元38检测到该外部时钟信号ECK和该内部时钟信号ICK之间的相位差值时,会响应于该外部时钟信号ECK的相位领先该内部时钟信号ICK的相位的状况以产生该相位信号DP,这会使得定电流源I3对该电容C1充电。由于三角波信号的上升段的斜率正比于流过电容的直流电流,该信号VTRI在时间t2时会很快的到达该高电平参考电压VH。当该信号VTRI到达参考电压VH后,该比较器342的输出信号CPH会输出逻辑1电平,使得RS锁存器36输出一具有逻辑1电平的时钟信号ICK。
在时间t2后,开关M1和M3会关闭,该开关M2会响应于时钟信号ICK而导通,且该电容会由流经定电流源I2的电流放电。因此,该电容C1上的电压VTRI会线性的下降。在时间t3,该相位检测单元38检测到该外部时钟信号ECK和该内部时钟信号ICK之间的相位差值时,会响应于该外部时钟信号ECK的相位领先该内部时钟信号ICK的相位的状况以产生该相位信号DN,这会使得定电流源I4加入定电流源I2以对该电容C1放电。较高的直流电流值产生较短的斜坡时间间隔。因此,该信号VTRI在时间t4时会很快的到达该低电平参考电压VL。当该信号VTRI到达参考电压VL后,该比较器344的输出信号CPL会输出逻辑1电平,使得RS锁存器36输出一具有逻辑0电平的时钟信号ICK。
上述运作会重复地施行,因此该电容器C1上的电压VTRI会以一三角波方式产生。如上所述,该三角波信号产生器30会藉由检测该外部时钟信号ECK和该内部时钟信号ICK之间的相位差值,将该内部时钟信号ICK同步于该外部供应的时钟信号ECK。当该外部时钟信号ECK的相位领先该内部时钟信号ICK的相位时,该信号VTRI的斜率会根据检测结果而增加,因此缩短了斜坡周期。依此方式,该内部时钟信号ICK在数个循环后会同步于该外部供应的时钟信号ECK。
图7显示结合本发明的另一实施例的该三角波信号产生器30的一波形图。在本实施例中,该外部时钟信号ECK的相位落后该内部时钟信号ICK的相位。
参照图7,在时间t1前,该时钟信号ICK为逻辑0电平,且该电容C1会由流过该定电流源I1的电流充电,这使得该电容C1上的电压VTRI会线性地上升。在时间t1时,该信号VTRI会到达高电平参考电压VH,这使得该比较器342的输出信号CPH输出逻辑1电平,并让RS锁存器36输出一具有逻辑1电平的时钟信号ICK。因此,该开关M1会截止而该开关M2会导通,使得电流源I2会耦接至该电容器C1。在时间t1后,该相位检测单元38检测到该外部时钟信号ECK和该内部时钟信号ICK之间具有相位差值,并且根据该检测结果产生该相位信号DP,这会使得定电流源I3耦接至该电容C1。在本实施例中,该电流源I3的电流值大于该电流源I2的电流值。因此,该电容C1会由净电流I3-I2充电。
时钟信号ECK在时间t2时进入逻辑1电平,因此该相位信号DP也回到逻辑1电平。接着,该开关M3会截止,该电容器C1会由流经定电流源I2的电流放电,这会使得该电容器C1上的电压VTRI线性下降。在时间t3时,该信号VTRI会到达低电平参考电压VL,这使得该地比较器344的输出信号CPL输出逻辑1电平,并让RS锁存器36输出一具有逻辑0电平的时钟信号ICK。因此,该开关M2会截止而该开关M1会导通,使得电流源I1会耦接至该电容C1。在时间t3后,该相位检测单元38检测到该外部时钟信号ECK和该内部时钟信号ICK之间具有相位差值,并且根据检测结果产生该相位信号DN,这会使得定电流源I4开始对该电容C1进行放电。在本实施例中,该电流源I4的电流值大于该电流源I1的电流值。因此,该电容C1会由净电流I4-I1充电。
该时钟信号ECK在时间t4时进入逻辑0电平,因此该相位信号DN也回到逻辑0电平。接着,该开关M4会截止,该电容会由流经定电流源I1的电流充电。该电容在时间t5后会依类似的方式进行充电和放电,使得该电容C1上的电压VTRI会以一三角波方式产生。
如上所述,该三角波信号产生器30会藉由检测该外部时钟信号ECK和该内部时钟信号ICK之间的相位差值,将该内部时钟信号ICK同步于该外部供应的时钟信号ECK。当该外部时钟信号ECK的相位落后该内部时钟信号ICK的相位时,该电容C1会在相位差间隔中保持先前的充电/放电状态。由于信号VTRI的斜率整体变缓,故斜坡周期增加。依此方式,该内部时钟信号ICK在数个循环后会同步于该外部供应的时钟信号ECK。
在上述实施例中,该电容器C1会由定电流源I3和I4进行额外的充电和放电。然而,在不同的实施例中,该电容器C1也可在相位差间隔中由可变电流源进行额外的充电和放电。图8显示结合本发明一实施例的三角波信号产生器30’的电路图。参照图8,一比较电路86比较该相位信号DP的脉冲宽度与一预定时间间隔TSET,以产生由多个位C0至CN组成的一数字码。同时,该比较电路86比较该相位信号DN的脉冲宽度与该预定时间间隔TSET,以产生由多个位B0至BN组成的一数字码。
参照图8,一切换电流阵列82接收该等数字位C0至CN后,根据该等数字位C0至CN提供充电电流。一切换电流阵列84接收该等数字位B0至BN后,根据该等数字位B0至BN提供放电电流。图9显示结合本发明一实施例的该等切换电流阵列82和84的电路图。参照图9,该切换电流阵列82包含多个相同的电流源I1至IN,每一电流源传送相同的电流I。该切换电流阵列82进一步包含对应至多个电流源I1至IN的多个开关SW1至SWN。举例而言,开关SW1负责控制电流源I1和电容C1的耦接状态。该切换电流阵列84的电路配置近似于该电流阵列82。参照图9,该切换电流阵列84包含多个相同的电流源I1至IN,每一电流源传送相同的电流I。该切换电流阵列84进一步包含对应至多个电流源I1至IN的多个开关SW1至SWN。
图10显示结合本发明一实施例的该三角波信号产生器30’的运作流程图。该流程开始于步骤S100。以下说明请参照图8至图10。在步骤S102中,该相位检测单元38会接收该外部时钟信号ECK和该内部时钟信号ICK,并且根据两者间的相位差值产生该相位信号DP。在步骤S104中,该比较电路86比较该相位信号DP的脉冲宽度与预定时间间隔TSET,以产生由多个数字位C0至CN。在一实施例中,该等数字位C0至CN反应于该相位信号DP的脉冲宽度与该预定时间间隔TSET间的差值。在另一实施例中,该比较电路86比较该相位信号DP的脉冲宽度与多个预定时间间隔TSET1至TSETN,以产生由多个数字位C0至CN。
接着,在步骤S106中,如果该相位信号DP的脉冲宽度大于该预定时间间隔TSET,流过该电流阵列82的总电流值会增加以对电容C1进行充电。接着,该流程回到步骤S104。如果在充电电流增加后该相位信号DP的脉冲宽度小于该预定时间间隔TSET,则结束该流程。
参照图8至图10,在本发明一实施例中,该电容C1在初始时只会由该电流阵列82中的一个电流源和该电流阵列84中的一个电流源进行充电和放电。接着,在步骤S106中,如果该相位信号DP的脉冲宽度在数个时钟周期后还是大于该预定时间间隔TSET(例如100ns),该电流阵列82中的另一电流源会耦接至该电容C1以增加充电电流。在数个时钟周期后,该比较电路86会再次比较该相位信号DP的脉冲宽度与该预定时间间隔TSET。如果该相位信号DP的脉冲宽度仍大于该预定时间间隔TSET,表示流过该电流阵列82的总充电电流仍无法降低该外部时钟信号ECK和该内部时钟信号ICK间的相位差值,因此该电流阵列82中的又一开关会开启使又一电流源耦接至该电容C1以增加充电电流。如果在数个周期后该相位信号DP的脉冲宽度仍大于该预定时间间隔TSET,则该电流阵列82中的再一开关会开启使再一电流源耦接至该电容C1以增加充电电流。该等开关会持续开启使不同的电流源依序耦接至该电容C1以增加充电电流,直至该相位信号DP的脉冲宽度小于该预定时间间隔TSET。依此方式,该相位信号DP的脉冲宽度会小于该预定时间间隔TSET。
在上述实施例中,该电流阵列82中的该等开关SW1至SWN会依序开启以增加总充电电流,而该电流阵列84仅有开关SW1导通以增加放电电流。在另一实施例中,该电流阵列84中的该等开关SW1至SWN会依序开启以增加总放电电流,而该电流阵列82仅有开关SW1导通以增加充电电流。然而,在又一实施例中,该电流阵列82中的开关SW1至SWN和该电流阵列84中的开关SW1至SWN均会依序导通,以根据该外部时钟信号ECK和该内部时钟信号ICK间的相位差值增加总充电和总放电电流。依此方式,该相位信号DP的脉冲宽度会逐渐缩小,直至小于该预定时间间隔TSET。
虽然本发明已以优选实施例公开如上,然其并非用以限定本发明,本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附权利要求书界定范围为准。
本发明的技术内容及技术特点已揭示如上,然而本领域技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此,本发明的保护范围应不限于实施例所揭示者,而应包括各种不背离本发明的替换及修饰,并为随后的权利要求书所涵盖。
Claims (9)
1.一种具有时钟信号同步的三角波产生电路,包括:
一电容器,具有一输出端以提供一三角波信号;
第一和第二定电流源,用以对该电容器充电;
第三和第四定电流源,用以对该电容器放电;
一第一切换单元,包含一第一开关和一第二开关,该第一切换单元用以响应于一内部时钟信号以控制该第一和该第三定电流源与该电容器的耦接状态;
一高/低电平限制单元,包含一第一和一第二比较单元,该第一比较单元用以比较该三角波信号与一高电平参考电压,并在该三角波信号到达该高电平参考电压时产生一输出信号,该第二比较单元用以比较该三角波信号与一低电平参考电压,并在该三角波信号到达该低电平参考电压时产生一输出信号;
一时钟信号产生器,用以响应于该第一比较单元的该输出信号和该第二比较单元的该输出信号以产生该内部时钟信号;
一相位检测单元,用以接收一外部供应时钟信号和该内部时钟信号,并根据该外部供应时钟信号和该内部时钟信号的相位差值产生一第一相位信号和一第二相位信号;以及
一第二切换单元,包含一第三开关和一第四开关,该第三开关用以响应于该第一相位信号以控制该第二定电流源与该电容器的耦接状态,且该第四开关用以响应于该第二相位信号以控制该第四定电流源与该电容器的耦接状态。
2.根据权利要求1所述的三角波产生电路,其中当该外部供应时钟信号的上升沿领先该内部时钟信号的上升沿时,该相位检测单元产生该第一相位信号。
3.根据权利要求1所述的三角波产生电路,其中当外部供应时钟信号的下降沿领先该内部时钟信号的下降沿时,该相位检测单元产生该第二相位信号。
4.根据权利要求1所述的三角波产生电路,其中该第二定电流源的电流值大于该第三定电流源的电流值,且当外部供应时钟信号的上升沿落后该内部时钟信号的上升沿时,该相位检测单元产生该第一相位信号。
5.根据权利要求1所述的三角波产生电路,其中该第四定电流源的电流值大于该第一定电流源的电流值,且当外部供应时钟信号的下降沿落后该内部时钟信号的下降沿时,该相位检测单元产生该第二相位信号。
6.根据权利要求1所述的三角波产生电路,还包括:
一第一比较单元,用以比较该第一相位信号的脉冲宽度与多个预定时间间隔,并在该第一相位信号的脉冲宽度大于所述预定时间间隔时产生一第一数字码;以及
一第一切换电流阵列,包含多个相同的定电流源和对应至所述定电流源的多个开关;
其中该第一切换电流阵列中的所述定电流源响应于该第一数字码以依序耦接至该电容器。
7.根据权利要求1所述的三角波产生电路,还包括:
一第二比较单元,用以比较该第二相位信号的脉冲宽度与多个预定时间间隔,并在该第二相位信号的脉冲宽度大于所述预定时间间隔时产生一第二数字码;以及
一第二切换电流阵列,包含多个相同的定电流源和对应至所述定电流源的多个开关;
其中该第二切换电流阵列中的所述定电流源响应于该第二数字码以依序耦接至该电容器。
8.根据权利要求1所述的三角波产生电路,还包括:
一第一比较单元,用以比较该第一相位信号的脉冲宽度与一预定时间间隔,并根据该第一相位信号的脉冲宽度和该预定时间间隔的相位差值产生一第一数字码;以及
一第一切换电流阵列,包含多个相同的定电流源和对应至所述定电流源的多个开关;
其中该第一切换电流阵列中的所述定电流源响应于该第一数字码以依序耦接至该电容器。
9.根据权利要求1所述的三角波产生电路,还包括:
一第二比较单元,用以比较该第二相位信号的脉冲宽度与一预定时间间隔,并根据该第二相位信号的脉冲宽度和该预定时间间隔的相位差值产生一第二数字码;以及
一第二切换电流阵列,包含多个相同的定电流源和对应至所述定电流源的多个开关;
其中该第二切换电流阵列中的所述定电流源响应于该第二数字码以依序耦接至该电容器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410041775.3A CN104811164B (zh) | 2014-01-28 | 2014-01-28 | 具有时钟信号同步的三角波产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410041775.3A CN104811164B (zh) | 2014-01-28 | 2014-01-28 | 具有时钟信号同步的三角波产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104811164A true CN104811164A (zh) | 2015-07-29 |
CN104811164B CN104811164B (zh) | 2017-10-24 |
Family
ID=53695720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410041775.3A Active CN104811164B (zh) | 2014-01-28 | 2014-01-28 | 具有时钟信号同步的三角波产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104811164B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106911323A (zh) * | 2015-12-23 | 2017-06-30 | 联芯科技有限公司 | 三角波发生器以及三角波生成*** |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114177A (zh) * | 2006-07-27 | 2008-01-30 | 硕颉科技股份有限公司 | 压控电流源及使用该压控电流源的扫频器 |
CN101325408A (zh) * | 2007-06-12 | 2008-12-17 | 上海沙丘微电子有限公司 | 三角波产生电路 |
CN101404487A (zh) * | 2008-06-05 | 2009-04-08 | 美芯晟科技(北京)有限公司 | 一种三角波产生方法及其电路 |
US20100007387A1 (en) * | 2008-07-14 | 2010-01-14 | Elite Semiconductor Memory Technology Inc. | Triangular wave generating circuit having synchronization with external clock |
CN102237859A (zh) * | 2010-05-07 | 2011-11-09 | 旺宏电子股份有限公司 | 由电流源相对大小决定频率的振荡器 |
-
2014
- 2014-01-28 CN CN201410041775.3A patent/CN104811164B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114177A (zh) * | 2006-07-27 | 2008-01-30 | 硕颉科技股份有限公司 | 压控电流源及使用该压控电流源的扫频器 |
CN101325408A (zh) * | 2007-06-12 | 2008-12-17 | 上海沙丘微电子有限公司 | 三角波产生电路 |
CN101404487A (zh) * | 2008-06-05 | 2009-04-08 | 美芯晟科技(北京)有限公司 | 一种三角波产生方法及其电路 |
US20100007387A1 (en) * | 2008-07-14 | 2010-01-14 | Elite Semiconductor Memory Technology Inc. | Triangular wave generating circuit having synchronization with external clock |
CN102237859A (zh) * | 2010-05-07 | 2011-11-09 | 旺宏电子股份有限公司 | 由电流源相对大小决定频率的振荡器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106911323A (zh) * | 2015-12-23 | 2017-06-30 | 联芯科技有限公司 | 三角波发生器以及三角波生成*** |
Also Published As
Publication number | Publication date |
---|---|
CN104811164B (zh) | 2017-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105094197B (zh) | 电流调制电路 | |
US20110080191A1 (en) | System and Method for Clock-Synchronized Triangular Waveform Generation | |
US7986256B2 (en) | A/D converter | |
CN101847982B (zh) | 三角波产生电路 | |
US9252655B2 (en) | Phase shift circuit and power factor correction circuit including the same | |
US20190190505A1 (en) | Delay control circuits | |
CN103346740B (zh) | 用于抑制噪声的d类音频功率放大器及其音频信号处理方法 | |
CN103516332A (zh) | 用于升压开关的***和方法 | |
US8742833B2 (en) | Charge pump circuit and method thereof | |
CN101478306A (zh) | 补偿驱动电路回转率的装置和方法 | |
CN104038219A (zh) | 用于减少采样电路时序不匹配的装置和方法 | |
CN105706368A (zh) | 非同步式逐次逼近寄存器型模数转换器及包含于其中的内部时钟发生器 | |
CN106787687B (zh) | 一种电荷泵电路 | |
US20200177081A1 (en) | Power converter | |
US9300281B2 (en) | Triangular wave generating circuit to provide clock synchronization | |
US7737748B2 (en) | Level shifter of semiconductor device and method for controlling duty ratio in the device | |
US8248131B2 (en) | Timing generating circuit and phase shift circuit | |
CN104811164B (zh) | 具有时钟信号同步的三角波产生电路 | |
JP2008252251A (ja) | スイッチ回路、信号出力装置および試験装置 | |
US8368431B2 (en) | Pulse edge selection circuit, and pulse generation circuit, sample-hold circuit, and solid-state image sensor using the same | |
US7391242B1 (en) | Sawtooth waveform generator | |
CN115459720A (zh) | 音频功放电路及其占空比调制电路和噪音抑制电路 | |
US11611276B2 (en) | Charge pump circuit | |
US9385700B2 (en) | Clock monitoring for sequential logic circuits | |
TWI532319B (zh) | 具有時脈訊號同步之三角波產生電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |