CN104810349A - 一种差分电感器 - Google Patents
一种差分电感器 Download PDFInfo
- Publication number
- CN104810349A CN104810349A CN201410035674.5A CN201410035674A CN104810349A CN 104810349 A CN104810349 A CN 104810349A CN 201410035674 A CN201410035674 A CN 201410035674A CN 104810349 A CN104810349 A CN 104810349A
- Authority
- CN
- China
- Prior art keywords
- coil
- port
- differential inductor
- described bottom
- bottom coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供一种差分电感器,至少包括:第一端口、第二端口及底层线圈;所述底层线圈的内外圈金属线圈之间通过若干第一斜线连接件以交叉方式连接;所述底层线圈的最外圈金属线圈正上方形成有一圈顶层金属线圈;所述顶层金属线圈通过所述第一端口、第二端口、及若干触点与所述底层线圈以并联方式连接;所述顶层金属线圈与所述底层线圈之间仅最外圈金属线圈堆叠并共用所述底层线圈中除最外圈金属线圈以外的所有的金属线圈。本发明的电感器中顶层线圈与底层线圈之间并联且仅最外层金属线圈堆叠,减少了耦合电容;同时连接处厚度增加,提高了线圈通电能力并降低损耗;二者共同作用,可以整体提升电感器Q值超过15%。
Description
技术领域
本发明属于半导体领域,涉及一种差分电感器。
背景技术
目前,在集成电路中包含了大量的无源器件,片上电感就是其中十分重要的一种,片上电感是射频CMOS/BiCMOS集成电路的重要元件之一。在通常的无线产品中,电感元件对总的射频性能有很重要的影响。因此对这些电感元件的设计和分析也得到了广泛的研究。电感作为射频电路的核心部件,它通常可以影响到整个电路的整体性能。目前,高品质因数的片上电感广泛应用在压控振荡器,低噪声放大器等射频电路模块中。电感品质因数Q值是衡量电感器件的主要参数,其是指电感器在某一频率的交流电压下工作时,所呈现的感抗与其等效损耗电阻之比。电感器的Q值越高,其损耗越小,效率越高。
随着CMOS技术的工艺节点越来越小,考虑到生产线前道工序(FEOL)中来自于多晶硅/有源区密度的热分布以及生产线后道工序(BEOL)中金属密度可能影响工艺均匀性和稳定性,扩散区、多晶硅和金属需要满足一定的密度要求,即必须达到最低密度。集成电路的实质就是把电路所需的晶体管、二极管、电阻、电容和电感等电子元器件整合到半导体晶片上,形成完整的逻辑电路,以达到控制、计算、或记忆等功能。通常来说,集成电路包括多层电子元器件层,各层之间通过金属导线进行连接。一般来说,在完成一层金属布线,进行后续工序前,要对晶片上的薄膜或层的外形进行平面化处理,以保证集成电路所必须的平整度。平面化处理通常采用化学机械抛光的方式。然而,化学机械抛光过程产生的平面外形通常依赖于底层的图案密度,为了防止由于底层图案密度不均匀而造成化学机械抛光后表面不平整如出现凹槽的问题,目前通常的做法是在各层图案稀疏的区域填入虚拟填充物,例如:虚拟有源区、虚拟栅极以及虚拟金属层等。此外,在刻蚀的工艺步骤中,金属密度高的区域和金属密度低的区域的刻蚀速率不一样,容易出现刻蚀不足或刻蚀过度的问题。
传统的射频集成电路工艺一般采用顶层金属加厚,顶层下面几层金属一般都采用薄金属的做法来降低顶层金属的电阻率。这样利用加厚的顶层金属来制作片上电感,就可以提高片上电感的品质因数Q值。因此传统的差分电感,一般都制作在顶层金属上。另外,叠层的片上电感在很大程度减少了芯片面积,降低了生产成本。同时,将电感器布置得与衬底相距尽量远,可以减小由于电感与衬底相互作用而形成的至衬底之间的电容。将电感器布置在于衬底相距较远的集成电路的顶层虽然对提高电感Q值有利,然而却会造成电感器底层的图案密度过小,不利于表面平整度,并容易出现上述刻蚀不足或刻蚀过度的问题。为了达到最低金属密度要求,通常需要在电感器区域下方填充虚拟金属。然而,由于虚拟金属中可以产生涡流,虚拟金属的存在会降低电感器的Q值,能带来超过15%的Q值减小。
为了达到更好的电路性能,设计师可以采取进一步加厚的顶层金属来提升Q值,但是这种做法会增加生产成本。通常,设计师通过增加线圈宽度来获得足够的Q性能,如每条线圈的宽度可达15微米,但是这种做法需要将芯片面积设计得更大。现有的三端差分电感器如图1至图3所示,其采用两层线圈堆叠,上下层线圈完全相同并以并联方式连接,每层线圈采取交叉走线的方式,其中图1为该三端差分电感器的结构示意图,图2为其分解结构示意图,图3为图2所示结构的侧视图。然而这种差分电感器结构要达到更高的Q值仍然需要比较大的面积,不利于缩小芯片尺寸。
因此,提供一种在相同面积下具有更高Q值的电感器实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种差分电感器,用于解决现有技术中差分电感器品质因数Q值较低的问题。
为实现上述目的及其他相关目的,本发明提供一种差分电感器,至少包括:
第一端口及与所述第一端口相向设置的第二端口;
底层线圈,从所述第一端口沿一条通路绕到所述第二端口,形成由外至内至少两圈金属线圈;所述第一端口及第二端口分别位于所述底层线圈的最外圈金属线圈两端;所述底层线圈的内外圈金属线圈之间通过若干第一斜线连接件以交叉方式连接;
所述底层线圈的最外圈金属线圈正上方形成有一圈顶层金属线圈;所述顶层金属线圈通过所述第一端口、第二端口、及若干触点与所述底层线圈以并联方式连接;所述顶层金属线圈与所述底层线圈之间仅最外圈金属线圈堆叠并共用所述底层线圈中除最外圈金属线圈以外的所有的金属线圈。
可选地,所述差分电感器还包括至少一个与所述第一斜线连接件并联连接的第二斜线连接件;所述第二斜线连接件与所述顶层金属线圈位于同一层。
可选地,所述第二斜线连接件的厚度大于所述第一斜线连接件的厚度。
可选地,所述差分电感器还包括一中心抽头,所述中心抽头在所述底层线圈走线长度的一半处通过触点引出。
可选地,所述底层线圈的外圈金属线圈在半圈处绕到与其相邻的内圈金属线圈。
可选地,所述顶层金属线圈在半圈处过渡到所述底层线圈的次外层金属线圈。
可选地,所述底层线圈由外而内包括3~20圈金属线圈。
可选地,所述底层线圈在水平面上的投影为八边形、方形或圆形,所述顶层金属线圈对应为八边形、方形或圆形。
可选地,所述底层线圈内外圈金属线圈的线宽相等。
可选地,所述顶层金属线圈与所述底层线圈的最外圈金属线圈线宽相等。
如上所述,本发明的差分电感器,具有以下有益效果:相对于上下层金属全部堆叠的电感器,本发明的电感器中顶层金属线圈与底层线圈之间并联且仅最外层金属线圈堆叠,在不改变电感器感值的条件下减小了顶层线圈的耦合电容,达到高于7%的电感器Q值提升;此外,由于所述第一斜线连接件的位于下层且厚度较薄,而本发明中可选择性增加第二斜线连接件,所述第一斜线连接件和第二斜线连接件叠加,厚度增加,减小了内外层线圈之间的连接电阻,从而提高了线圈通电能力并降低损耗,使电感器Q值进一步提高大约7%。二者共同作用,可以整体提升电感器Q值超过15%。
附图说明
图1显示为现有技术中差分电感器的结构示意图。
图2显示为现有技术中差分电感器的分解结构示意图。
图3显示为图2所示结构的侧视图。
图4显示为本发明的差分电感器的结构示意图。
图5显示为本发明的差分电感器的分解结构示意。
图6显示为图5所示结构的侧视图。
图7显示为本发明的差分电感器与传统差分电感器的Q值随频率变化的曲线图。
元件标号说明
1 第一端口
2 第二端口
3 底层线圈
4 第一斜线连接件
5 顶层金属线圈
6 第二斜线连接件
7 触点
8 中心抽头
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4至图7。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明提供一种差分电感器,至少包括:
第一端口及与所述第一端口相向设置的第二端口;
底层线圈,从所述第一端口沿一条通路绕到所述第二端口,形成由外至内至少两圈金属线圈;所述第一端口及第二端口分别位于所述底层线圈的最外圈金属线圈两端;所述底层线圈的内外圈金属线圈之间通过若干第一斜线连接件以交叉方式连接;
所述底层线圈的最外圈金属线圈正上方形成有一圈顶层金属线圈;所述顶层金属线圈通过所述第一端口、第二端口、及若干触点与所述底层线圈以并联方式连接;所述顶层金属线圈与所述底层线圈之间仅最外圈金属线圈堆叠并共用所述底层线圈中除最外圈金属线圈以外的所有的金属线圈。
图4至图7为本发明一个实施例的差分电感器,所述示意图只是实例,在此不应过度限制本发明保护的范围。
首先请参阅图4至图6,其中,图4显示为本发明的差分电感器的结构示意图,图5显示为本发明的差分电感器的分解结构示意图,图6显示为图5所示结构的侧视图。如图所示,本发明的差分电感器至少包括第一端口1、与所述第一端口1相向设置的第二端口2、底层线圈3、若干第一斜线连接件4、顶层金属线圈5及若干触点7。
具体的,所述第一端口1及第二端口2均为双层结构,分别与所述底层线圈3始末两端及所述顶层金属线圈5始末两端连接,所述第一端口1上下两层之间通过若干触点7连接,所述第二端口2上下两层之间亦通过若干触点7连接。
具体的,所述底层线圈3从所述第一端口1沿一条通路绕到所述第二端口2,形成由外而内至少两圈金属线圈;所述第一端口1及第二端口2分别位于所述底层线圈3的最外圈金属线圈两端;所述底层线圈3的内外圈金属线圈之间通过若干第一斜线连接件4以交叉方式连接。
作为示例,所述底层线圈3由外而内包括3~20圈金属线圈,本实施例中,所述底层线圈3以包括三层金属线圈为例进行说明。所述底层线圈的绕线方式为:由所述第一端口1开始从最外圈金属线圈沿顺时针绕半圈,然后通过一个第一斜线连接件6绕到与其相邻的次外圈金属线圈并顺时针沿该层线圈绕半圈,再通过第二个第一斜线连接件6绕到最内层金属线圈,接着顺时针沿最内层金属线圈绕一圈,并通过第三个第一斜线连接件6绕到次外层金属线圈,绕过半圈后再次通过第四个第一斜线连接件6绕到最外层金属线圈并最终绕到所述第二端口2。其中,部分第一斜线连接件6发生交叠,为避免短路,交叠的两个第一斜线连接件设置在不同的层,上层的第一斜线连接件与所述底层线圈位于同一层并直接与所述底层线圈的不同圈金属线圈连接,下层的第一斜线连接件位于所述底层线圈下方并通过触点与所述底层线圈的不同圈金属线圈连接。
对于所述底层线圈3包含其它层数金属线圈,可以采用类似的绕法。需要指出的是,上述绕线方法为所述底层线圈的外圈金属线圈在半圈处绕到与其相邻的内圈线圈,在其它实施例中,也可以采用其它绕线方式,如从四分之一圈处绕到另一线圈等,只要满足从绕线最外圈开始,从最外圈结束,此处不应过分限制本发明的保护范围。
具体的,所述顶层金属线圈5为一圈金属线圈;所述顶层金属线圈5形成于所述底层线圈3的最外层金属线圈正上方,并通过所述第一端口1、第二端口2及若干触点7与所述底层线圈3以并联方式连接;所述顶层金属线圈5与所述底层线圈3之间仅最外圈金属线圈堆叠并共用所述底层线圈中除最外圈金属线圈以外的所有的金属线圈。
作为示例,所述顶层金属线圈5在半圈处通过所述触点7与所述底层线圈3连接,并在所述第一斜线连接件4的作用下与所述底层线圈3实现并联。所述顶层金属线圈5的走线方式为首先从所述第一端口1开始沿一个方向绕半圈,然后通过所述触点7及所述第一斜线连接件4过渡到所述底层线圈3的次外层,并沿所述底层线圈3的走线方式依次由外而内,再依次由内而外,最终通过所述触点7连接从所述顶层金属线圈5的另外半圈回到所述第二端口2。所述底层线圈3与所述顶层金属线圈5采用并联方式连接,且仅最外层金属线圈堆叠并共用所述底层3中除最外圈金属线圈以外的所有金属线圈,在电感器整体电感不变的情况下,顶层金属线圈的圈数大大减少,从而减小了顶层金属线圈的耦合电容,可达到高于7%的电感器Q值提升。
本实施例中,可进一步在所述差分电感器中设置至少一个与所述第一斜线连接件4并联连接的第二斜线连接件6;所述第二斜线连接件6与所述顶层金属线圈5位于同一层。需要指出的是,所述顶层金属线圈5与所述底层线圈3之间通过若干触点7连接,在所述第一斜线连接件4的连接作用下就实现了并联。所述第二斜线连接件6的存在不是必要的。然而,由于所述第一斜线连接件4的位于所述顶层金属线圈5下方,厚度较薄,特别是位于所述底层线圈3下方的第一斜线连接件4厚度更薄,从而电阻较大,增加了器件损耗。
所述第二斜线连接件6的存在可以降低连接处的连接电阻。本实施例中,优选为包括两个第二斜线连接件6,分别位于下层的所述第一斜线连接件4正上方。所述第二斜线连接件6的厚度优选为大于所述第一斜线连接件4的厚度。所述第二斜线连接件与部分第一斜线连接件叠加,在顶层金属线圈5与所述底层线圈3并联的基础上使部分内外层金属线圈连接处厚度增加,减小了内外层线圈之间的连接电阻,从而提高了线圈通电能力并降低损耗,可以使电感器Q值进一步提高大约7%。二者共同作用,可以整体提升电感器Q值超过15%。
作为示例,所述底层线圈3在水平面上的投影为八边形、方形或圆形等对称图形,所述顶层金属线圈5对应为八边形、方形或圆形等对称图形。所述底层线圈3内外圈金属线圈的线宽相等,当然也可以不相等。所述顶层金属线圈5与所述底层线圈3的最外圈金属线圈的线宽相等。
本发明的差分电感器还可进一步包括中心抽头8,所述中心抽头8在所述底层线圈3走线长度的一半处通过触点引出,实现三端差分电感器性能。需要指出的是,本发明的差分电感器同样适用于两端差分电感器,只要去除所述中心抽头即可,此处未予图示。
请参阅图7,显示为本发明的差分电感器与传统差分电感器的Q值随频率变化的曲线图。此处本发明差分电感器以上述三端差分电感器为例。从图中可看出,本发明的差分电感器的Q值可达18.4,而上下层全部堆叠的传统差分电感器的Q值最高值只有15.7,本发明相对于传统差分电感器的Q值提升达到17.2%。
综上所述,本发明的差分电感器中顶层金属线圈与底层线圈之间并联且仅最外圈金属线圈堆叠,相对于上下层金属全部堆叠的电感器,本发明在不改变电感器感值的条件下减小了顶层金属线圈的耦合电容,达到高于7%的电感器Q值提升;此外,由于所述第一斜线连接件的位于下层且厚度较薄,而本发明中可选择性增加第二斜线连接件,所述第一斜线连接件和第二斜线连接件叠加,连接处厚度增加,减小了内外层线圈之间的连接电阻,从而提高了线圈通电能力并降低损耗,使电感器Q值进一步提高大约7%。在二者的共同作用下,电感器整体Q值提升可以超过15%。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种差分电感器,至少包括:
第一端口及与所述第一端口相向设置的第二端口;
底层线圈,从所述第一端口沿一条通路绕到所述第二端口,形成由外至内至少两圈金属线圈;所述第一端口及第二端口分别位于所述底层线圈的最外圈金属线圈两端;所述底层线圈的内外圈金属线圈之间通过若干第一斜线连接件以交叉方式连接;
其特征在于:
所述底层线圈的最外圈金属线圈正上方形成有一圈顶层金属线圈;所述顶层金属线圈通过所述第一端口、第二端口、及若干触点与所述底层线圈以并联方式连接;所述顶层金属线圈与所述底层线圈之间仅最外圈金属线圈堆叠并共用所述底层线圈中除最外圈金属线圈以外的所有的金属线圈。
2.根据权利要求1所述的差分电感器,其特征在于:所述差分电感器还包括至少一个与所述第一斜线连接件并联连接的第二斜线连接件;所述第二斜线连接件与所述顶层金属线圈位于同一层。
3.根据权利要求2所述的差分电感器,其特征在于:所述第二斜线连接件的厚度大于所述第一斜线连接件的厚度。
4.根据权利要求1所述的差分电感器,其特征在于:所述差分电感器还包括一中心抽头,所述中心抽头在所述底层线圈走线长度的一半处通过触点引出。
5.根据权利要求1所述的差分电感器,其特征在于:所述底层线圈的外圈金属线圈在半圈处绕到与其相邻的内圈金属线圈。
6.根据权利要求5所述的差分电感器,其特征在于:所述顶层金属线圈在半圈处过渡到所述底层线圈的次外层金属线圈。
7.根据权利要求1所述的差分电感器,其特征在于:所述底层线圈由外而内包括3~20圈金属线圈。
8.根据权利要求1所述的差分电感器,其特征在于:所述底层线圈在水平面上的投影为八边形、方形或圆形,所述顶层金属线圈对应为八边形、方形或圆形。
9.根据权利要求1所述的差分电感器,其特征在于:所述底层线圈内外圈金属线圈的线宽相等。
10.根据权利要求1所述的差分电感器,其特征在于:所述顶层金属线圈与所述底层线圈的最外圈金属线圈线宽相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410035674.5A CN104810349B (zh) | 2014-01-24 | 2014-01-24 | 一种差分电感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410035674.5A CN104810349B (zh) | 2014-01-24 | 2014-01-24 | 一种差分电感器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104810349A true CN104810349A (zh) | 2015-07-29 |
CN104810349B CN104810349B (zh) | 2017-12-29 |
Family
ID=53695056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410035674.5A Active CN104810349B (zh) | 2014-01-24 | 2014-01-24 | 一种差分电感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104810349B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106856142A (zh) * | 2015-12-09 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 电感结构及其制作方法 |
CN106856121A (zh) * | 2015-12-09 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 电感结构及其形成方法 |
CN109524216A (zh) * | 2019-01-10 | 2019-03-26 | 广西芯百特微电子有限公司 | 一种分布式绕线电感器件及装置 |
CN111238544A (zh) * | 2020-03-12 | 2020-06-05 | 江苏林洋能源股份有限公司 | 应用于温/湿度环境检测的基于lc型谐振器的微波传感器 |
CN113470945A (zh) * | 2020-03-30 | 2021-10-01 | 瑞昱半导体股份有限公司 | 电感装置 |
CN113539608A (zh) * | 2020-04-17 | 2021-10-22 | 厦门市三安集成电路有限公司 | 电感器及制造电感器的方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7463112B1 (en) * | 2007-11-30 | 2008-12-09 | International Business Machines Corporation | Area efficient, differential T-coil impedance-matching circuit for high speed communications applications |
CN101488729A (zh) * | 2008-01-03 | 2009-07-22 | 佐治亚科技研究公司 | 功率放大器***的多个段的初级和多匝的次级变压器 |
US20100073118A1 (en) * | 2008-09-23 | 2010-03-25 | Frederic Gianesello | Inductor with a decreased surface area and an improved ability to conduct strong currents |
CN102087912A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 顶层和次顶层金属等厚的叠层差分电感 |
CN102087908A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 堆叠式差分电感 |
CN102110517A (zh) * | 2009-12-24 | 2011-06-29 | 上海华虹Nec电子有限公司 | 半导体差分电感结构 |
US20120056297A1 (en) * | 2010-05-27 | 2012-03-08 | Texas Instruments Incorporated | Baluns for rf signal conversion and impedance matching |
CN103077809A (zh) * | 2011-10-26 | 2013-05-01 | 上海华虹Nec电子有限公司 | 对称型叠层电感结构及其绕线方法 |
US20130249660A1 (en) * | 2012-03-26 | 2013-09-26 | Silterra Malaysia Sdn. Bhd. | Parallel stacked symmetrical and differential inductor |
-
2014
- 2014-01-24 CN CN201410035674.5A patent/CN104810349B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7463112B1 (en) * | 2007-11-30 | 2008-12-09 | International Business Machines Corporation | Area efficient, differential T-coil impedance-matching circuit for high speed communications applications |
CN101488729A (zh) * | 2008-01-03 | 2009-07-22 | 佐治亚科技研究公司 | 功率放大器***的多个段的初级和多匝的次级变压器 |
US20100073118A1 (en) * | 2008-09-23 | 2010-03-25 | Frederic Gianesello | Inductor with a decreased surface area and an improved ability to conduct strong currents |
CN102087912A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 顶层和次顶层金属等厚的叠层差分电感 |
CN102087908A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 堆叠式差分电感 |
CN102110517A (zh) * | 2009-12-24 | 2011-06-29 | 上海华虹Nec电子有限公司 | 半导体差分电感结构 |
US20120056297A1 (en) * | 2010-05-27 | 2012-03-08 | Texas Instruments Incorporated | Baluns for rf signal conversion and impedance matching |
CN103077809A (zh) * | 2011-10-26 | 2013-05-01 | 上海华虹Nec电子有限公司 | 对称型叠层电感结构及其绕线方法 |
US20130249660A1 (en) * | 2012-03-26 | 2013-09-26 | Silterra Malaysia Sdn. Bhd. | Parallel stacked symmetrical and differential inductor |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106856142A (zh) * | 2015-12-09 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 电感结构及其制作方法 |
CN106856121A (zh) * | 2015-12-09 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 电感结构及其形成方法 |
CN106856142B (zh) * | 2015-12-09 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 电感结构及其制作方法 |
CN106856121B (zh) * | 2015-12-09 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 电感结构及其形成方法 |
CN109524216A (zh) * | 2019-01-10 | 2019-03-26 | 广西芯百特微电子有限公司 | 一种分布式绕线电感器件及装置 |
CN111238544A (zh) * | 2020-03-12 | 2020-06-05 | 江苏林洋能源股份有限公司 | 应用于温/湿度环境检测的基于lc型谐振器的微波传感器 |
CN113470945A (zh) * | 2020-03-30 | 2021-10-01 | 瑞昱半导体股份有限公司 | 电感装置 |
CN113539608A (zh) * | 2020-04-17 | 2021-10-22 | 厦门市三安集成电路有限公司 | 电感器及制造电感器的方法 |
CN113539608B (zh) * | 2020-04-17 | 2024-03-19 | 厦门市三安集成电路有限公司 | 电感器及制造电感器的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104810349B (zh) | 2017-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104810349A (zh) | 一种差分电感器 | |
US9881990B2 (en) | Integrated inductor for integrated circuit devices | |
CN105575959B (zh) | 集成电路装置 | |
US9209130B2 (en) | Semiconductor device having ground shield structure and fabrication method thereof | |
CN103367244B (zh) | 背侧金属-氧化物-金属/金属-绝缘体-金属器件 | |
CN103972207A (zh) | 堆叠管芯之间的螺旋形螺旋电感器 | |
CN109860146B (zh) | 一种基于硅通孔互连的高密度三维集成螺旋电感器 | |
US8079134B2 (en) | Method of enhancing on-chip inductance structure utilizing silicon through via technology | |
US8068004B1 (en) | Embedded inductor | |
KR20120054665A (ko) | 3차원 인덕터 및 변압기 | |
JP5823573B2 (ja) | 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ(mram) | |
US20160012958A1 (en) | Three-dimension symmetrical vertical transformer | |
CN104733426A (zh) | 螺旋差分电感器 | |
CN103997311A (zh) | 一种基于平面型耦合电感的3-d全集成emi滤波器 | |
US10483343B2 (en) | Inductors for chip to chip near field communication | |
CN102738124A (zh) | 新型的分形图案接地屏蔽结构 | |
CN104952853A (zh) | 一种新型的图案化接地屏蔽结构 | |
JP5357136B2 (ja) | 変成器 | |
CN104409441A (zh) | 运用多导体硅通孔的三维螺线管式电感与变压器结构 | |
CN103824840A (zh) | 基于硅通孔的螺线管式差分电感 | |
US9460996B1 (en) | Integrated device with inductive and capacitive portions and fabrication methods | |
TW201546989A (zh) | 形成於半導體基底上之電感 | |
CN207818570U (zh) | 一种无源器件堆叠结构 | |
CN106856121B (zh) | 电感结构及其形成方法 | |
CN100543989C (zh) | 电感器结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |