CN104810242B

CN104810242B - 一种测试结构及其制作方法

Info

Publication number: CN104810242B
Application number: CN201410035657.1A
Authority: CN
Inventors: 张卿彦
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-01-24
Filing date: 2014-01-24
Publication date: 2017-12-19
Anticipated expiration: 2034-01-24
Also published as: CN104810242A

Abstract

本发明提供一种测试结构及其制作方法，该方法包括以下步骤：1）提供一待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫；所述第一金属垫下方形成有电路结构；2）在所述待测试样品表面的空闲区域形成分立设置的至少一个与所述第一金属垫连接的金属垫组件，得到测试结构。本发明在测试样品中原始金属垫的基础上形成额外的金属垫组件，其中金属垫组件形成于测试样品的空闲区域，不会影响测试样品；在失效分析阶段可以利用金属垫组件进行引线键合接入电信号，避免了重复键合引起器件破坏或引起第一金属垫下方的器件开裂，有利于提高失效分析效率；并且既可以采用金线键合，也可以采用铝线键合来降低成本。

Description

一种测试结构及其制作方法

技术领域

本发明属于半导体制造领域，涉及一种测试结构及其制作方法。

背景技术

一般来说，集成电路在研制、生产和使用过程中失效不可避免，随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。

失效分析的意义主要表现在以下几个方面：1）失效分析是确定芯片失效机理的必要手段；2）失效分析为有效的故障诊断提供了必要的信息；3）失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息；4）失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。

失效分析主要包括以下步骤和内容：1）芯片开封：去除IC封胶，同时保持芯片功能的完整无损，保持单个单元的裸片（die），焊点（bond pads），焊线（bond wires）乃至引线框架（lead-frame）不受损伤，为下一步芯片失效分析实验做准备。2）SEM扫描电镜/EDX成分分析：包括材料结构分析/缺陷观察、元素组成常规微区分析、精确测量元器件尺寸等等。3）探针测试：以微探针快捷方便地获取IC内部电信号。镭射切割：以微激光束切断线路或芯片上层特定区域。4）EMMI侦测（Emission Microscope，微光显微镜）：EMMI微光显微镜是一种效率极高的失效分错析工具，提供高灵敏度非破坏性的故障定位方式，可侦测和定位非常微弱的发光（可见光及近红外光），由此捕捉各种元件缺陷或异常所产生的漏电流可见光。5）OBIRCH应用（镭射光束诱发阻抗值变化测试）：OBIRCH常用于芯片内部高阻抗及低阻抗分析，线路漏电路径分析。利用OBIRCH方法，可以有效地对电路中缺陷定位，如线条中的空洞、通孔下的空洞。通孔底部高阻区等，也能有效的检测短路或漏电,是发光显微技术的有力补充。6）LG液晶热点侦测：利用液晶感测到IC漏电处分子排列重组，在显微镜下呈现出不同于其它区域的斑状影像，找寻在实际分析中困扰设计人员的漏电区域（超过10mA之故障点）。7）定点/非定点芯片研磨：移除植于液晶驱动芯片金属垫（Pad）上的金凸块，保持金属垫完好无损，以利后续分析或重新键合（rebonding）。8）X-Ray无损侦测：检测IC封装中的各种缺陷如层剥离、爆裂、空洞以及打线的完整性，PCB制程中可能存在的缺陷如对齐不良或桥接，开路、短路或不正常连接的缺陷，封装中的锡球完整性。9）SAM(SAT)超声波探伤可对IC封装内部结构进行非破坏性检测,有效检出因水气或热能所造成的各种破坏如：晶元面脱层，锡球、晶元或填胶中的裂缝，封装材料内部的气孔，各种孔洞如晶元接合面、锡球、填胶等处的孔洞。

在ESD、GOI、DG压力（DG stress）等可靠性测试中会发生前段失效（FEOL fail），通过失效分析找到失效根源非常重要。目前的做法包括以下步骤：1）将芯片开封（如SBA样品），取出并清洁待分析样品，2）将待分析样品粘到玻璃片上，3）在待分析样品的金属垫上重新打线以接入电信号进行失效分析。打线（Wire Bonding）也叫压焊、绑定、键合或丝焊，是指使用金属丝(金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或引线框架之间的连接。

但是随着半导体工艺节点越来越小，金属垫也变得越来越小，金属层数更多。同时，为了获得更高器件密度及更好的性能，DUP结构（金属垫下方制作有电路）及低K材料也被采用。金属层数的增多使得在失效分析中不能从芯片正面进行EMMI（微光显微镜侦测）/OBIRCH（镭射光束诱发阻抗值变化测试），背面EMMI/OBIRCH是通过电方法找到异常点的唯一方法。

在现有的测试结构中，由于金属垫面积太小，铝线键合变得困难，因为铝线键合面积较大，容易破坏金属垫周围的器件，因此只能采用金线键合。但是由于开封取出芯片时金线已被拉掉，而重新打金线非常困难。由于低K材料的脆弱性，在重复打线的过程中很容易发生开裂，金属垫下方的电路在重复打线的过程中也很容易被破坏。

因此，提供一种新的测试结构及其制作方法以避免重复打线对测试结构的破坏，提高失效分析的效率实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种测试结构及其制作方法，用于解决现有技术中的测试结构在重复打线的过程中容易被破坏，不利于失效分析的问题。

为实现上述目的及其他相关目的，本发明提供一种测试结构的制作方法，至少包括以下步骤：

1）提供一待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫；所述第一金属垫下方形成有电路结构；

2）在所述待测试样品表面的空闲区域形成分立设置的至少一个与所述第一金属垫连接的金属垫组件，得到测试结构。

可选地，所述金属垫组件为与所述第一金属垫对应的第二金属垫；所述第二金属垫位于所述第一金属垫一侧并通过金属线与所述第一金属垫连接。

可选地，于所述步骤2）中，进一步在所述第二金属垫上键合金线或铝线。

可选地，所述金属垫组件由一对第二金属垫组成，该一对第二金属垫通过金属线互相连接，且其中一个第二金属垫与所述第一金属垫连接。

可选地，所述金属垫组件位于两列第一金属垫之间的空闲区域。

可选地，所述金属垫组件通过铂线与所述第一金属垫连接。

可选地，于所述步骤2）中，进一步在另一个第二金属垫上键合金线或铝线。

本发明还提供一种测试结构，包括待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫；所述第一金属垫下方形成有电路结构；所述待测试样品表面的空闲区域形成有分立设置的至少一个与所述第一金属垫连接的金属垫组件。

如上所述，本发明的一种测试结构及其制作方法，具有以下有益效果：在测试样品中原始金属垫（第一金属垫）的基础上形成额外的金属垫组件，其中金属垫组件形成于测试样品的空闲区域，不会影响测试样品；在可靠性测试中是利用原始金属垫进行引线键合或探针接触，在失效分析阶段可以利用金属垫组件进行引线键合接入电信号，避免了重复键合引起器件破坏或引起第一金属垫下方的器件开裂，有利于提高失效分析效率；并且由于金属垫组件形成于测试样品的空闲区域，即使铝线键合面积较大溢出金属垫外，也不会影响器件性能，因此既可以采用金线键合，也可以采用铝线键合来降低成本；同时由于金属垫组件位于空闲区域，若采用铝线键合，其工艺条件可以适当放宽而不影响器件。

附图说明

图1显示为本发明的测试结构的制作方法的工艺流程图。

图2显示为本发明的测试结构的制作方法中测试样品的剖面示意图。

图3显示为图7所示结构的俯视图。

图4显示为本发明的测试结构的制作方法中形成一种金属垫组件的示意图。

图5显示为本发明的测试结构的制作方法中在第二金属垫上键合金线及铝线的示意图。

图6显示为本发明的测试结构的制作方法中形成另一种金属垫组件的示意图。

图7显示为本发明的测试结构的制作方法中将金属垫组件与需要测试的金属垫连接并打铝线的示意图。

元件标号说明

S1～S2 步骤

1 待测试样品

2 第一金属垫

3 电路结构

4 第二金属垫

5 金属线

6 金线键合点

7 铝线键合点

8 铂线

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种测试结构的制作方法，请参阅图1，显示为本发明的测试结构的制作方法的工艺流程图，至少包括以下步骤：

步骤S1：提供一待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫；所述第一金属垫下方形成有电路结构；

步骤S2：在所述待测试样品表面的空闲区域形成分立设置的至少一个金属垫组件，得到测试结构。

实施例1

请参阅图2至图5，显示为本发明的测试结构的制作方法的一种实施方式。

首先请参阅图2，执行步骤S1：提供一待测试样品1，所述待测试样品1表面形成有分立设置的至少一个第一金属垫2；所述第一金属垫2下方形成有电路结构3。

具体的，所述待测试样品1可以是已经经过可靠性测试的器件结构，经过可靠性测试之后，需要进行失效分析，可以将芯片开封取出器件结构，在取出过程中，器件结构上之前已经键合的引线被拉掉，由于失效分析中需要接入电信号，因此需要重新键合引线（也叫打线）。

具体的，所述第一金属垫2可以是铝垫、铜垫等金属垫。由于器件的小型化需求，所述第一金属垫2下方也形成有电路结构，其中电路结构的面积可以大于所述第一金属垫的面积。所述电路结构3可以为金属互连层，包括多层金属及介质，也可以为各种模块，如ESD等。本实施例中，以包括两列电路结构3及相应的两列第一金属垫2为例进行说明。如图3所示，显示为图2所示结构的俯视图。

再请参阅图4，执行步骤S2：在所述待测试样品表面的空闲区域形成分立设置的至少一个金属垫组件，得到测试结构。

具体的，所述金属垫组件为与所述第一金属垫对应的第二金属垫4；所述第二金属垫4位于所述第一金属垫2一侧并通过金属线5与所述第一金属垫2连接。

具体的，可以进一步在所述第二金属垫4上键合金线或铝线以接入电信号进行失效分析。请参阅图5，图中示意了金线键合点6及铝线键合点7，其中，金线键合点6较小，能够完全位于所述第二金属垫4上，而铝线键合点7由于工艺限制，有部分溢出，位于所述第二金属垫4外。由于所述第二金属垫4位于测试样品的空闲区域，因此即使铝线键合点有溢出也不会导致短路而影响分析结果。因此本发明的测试结构不受金属垫面积大小限制，既可以采用金线键合，也可以采用铝线键合。

由于所述第二金属垫4与所述第一金属垫2连接，在所述第二金属垫4上打线或进行探针接触即可以在所述第一金属垫2上接入电信号或探测信号，进行失效分析。由于所述金属垫组件位于测试样品的空闲区域，不会影响测试样品中的电路结构；且所述第二金属垫4为新制作的，因此不会有重复打线导致器件损坏的问题，第一金属垫2下方的电路结构能够保持完好；即使需要在所述第二金属垫2上进行重复打线，由于其下方没有电路结构，损坏的概率也会减小。采用本发明的测试结构进行失效分析，能够提高失效分析效率。

本发明还提供一种测试结构，请参阅图4，显示为所述测试结构的俯视图，如图所示，所述测试结构包括待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫2；所述第一金属垫2下方形成有电路结构3；所述待测试样品表面的空闲区域形成有分立设置的至少一个金属垫组件。

具体的，所述金属垫组件为与所述第一金属垫2对应的第二金属垫4；所述第二金属垫4位于所述第一金属垫2一侧并通过金属线5与所述第一金属垫2连接。

本发明的测试结构在原有金属垫（第一金属垫）的基础上额外设置有金属垫组件，其中金属垫组件形成于测试样品的空闲区域，不会影响测试样品；在可靠性测试中是利用原始金属垫进行引线键合或探针接触，在失效分析阶段可以利用金属垫组件进行引线键合接入电信号，避免了重复键合引起器件破坏或引起第一金属垫下方的器件开裂，有利于提高失效分析效率；并且由于金属垫组件形成于测试样品的空闲区域，即使铝线键合面积较大溢出金属垫外，也不会影响器件性能，因此既可以采用金线键合，也可以采用铝线键合来降低成本；同时由于金属垫组件位于空闲区域，若采用铝线键合，其工艺条件可以适当放宽而不影响器件。

实施例2

请参阅图6至图7，显示为本发明的测试结构的制作方法的另一种实施方式。

首先请参阅图6，执行步骤S1及步骤S2：提供一待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫2；所述第一金属垫2下方形成有电路结构3；然后在所述待测试样品表面的空闲区域形成分立设置的至少一个与所述第一金属垫2连接的金属垫组件，得到测试结构。

具体的，所述金属垫组件由一对第二金属垫4组成，该一对第二金属垫通过金属线5互相连接，且其中一个第二金属垫与所述第一金属垫连接。本实施例中，所述待测试样品以包括两列电路结构3及相应的两列第一金属垫2为例进行说明。所述金属垫组件位于两列第一金属垫2之间的空闲区域。可以根据需要将一对第二金属垫中的一个连接于左侧或右侧的一个第一金属垫，并在另一个第二金属垫上打线或进行探针接触以接入电信号或探测信号来进行失效分析。

具体的，可以通过铂线8将一对第二金属垫中的一个第二金属垫4与一个第一金属垫2连接，其中所述铂线8可以通过聚焦离子束（FIB）引线修复技术制作，将第一金属垫与所述金属垫组件连接起来。

相对于实施例一中每一个金属垫组件分别与相应的第一金属垫一一连接，本实施例中，金属垫组件更加灵活，可以在失效分析前根据需要将金属垫组件与需要进行测试的第一金属垫连接。图6中显示了其中两个金属垫组件与左边一列中的第一金属垫2连接，第三个金属垫组件与右边一列中的一个金属垫2连接的情形，需要指出的是，此处仅为实例，金属垫组件的数目及其具体与哪些第一金属垫的连接可根据实际需要进行调整，此处不应过分限制本发明的保护范围。

具体的，可以进一步在另一个第二金属垫上键合金线或铝线或进行探针接触以进行失效分析。请参阅图7，显示为通过铂线8将一对第二金属垫中的一个第二金属垫4与一个第一金属垫2连接，并在另一个第二金属垫4上键合铝线的示意图，图中显示了铝线键合点7。

本实施例中所述金属垫组件设置两个第二金属垫的原因在于：由于所述铂线8（当然也可以采用其它金属线连接）较薄较细，若在与所述铂线8连接的第二金属垫4上键合引线（又称打线），在该过程中，会有振动，导致Pt线与所述第二金属垫之间的连接不好，而在远离所述铂线8的另一个第二金属垫上键合引线，则不会影响Pt线连接。

图7中铝线键合点7有部分位于所述第二金属垫4外。由于所述第二金属垫4位于测试样品的空闲区域，因此即使铝线键合点有溢出也不会导致短路而影响分析结果。因此本发明不受金属垫面积大小限制，既可以采用金线键合，也可以采用铝线键合。

由于所述金属垫组件中一对第二金属垫4互相连接，且其中一个连接于一个第一金属垫2，因此在另一个第二金属垫4上打线或进行探针接触即可以在所述第一金属垫2上接入电信号或探测信号，进行失效分析。由于所述金属垫组件位于测试样品的空闲区域，不会影响测试样品中的电路结构；且所述第二金属垫4为新制作的，因此不会有重复打线导致器件损坏的问题，第一金属垫2下方的电路结构能够保持完好；即使需要在所述第二金属垫2上进行重复打线，由于其下方没有电路结构，损坏的概率也会减小。采用本发明的测试结构进行失效分析，能够提高失效分析效率。

本发明还提供一种测试结构，请参阅图6，显示为所述测试结构的俯视图，如图所示，所述测试结构包括待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫2；所述第一金属垫2下方形成有电路结构3；所述待测试样品表面的空闲区域形成有分立设置的至少一个金属垫组件。

具体的，所述金属垫组件由一对第二金属垫4组成，该一对第二金属垫4通过金属线5互相连接，且其中一个第二金属垫与所述第一金属垫连接。

本发明的测试结构在原有金属垫的基础上额外设置有金属垫组件，其中金属垫组件形成于测试样品的空闲区域，不会影响测试样品，并避免了重复打线造成器件损坏的问题；同时不受金属垫面积大小的影响，可以采用金线键合，也可以采用铝线键合来降低成本；本发明的测试结构还可以在失效分析时根据需要将金属垫组件与需要测试的第一金属垫连接，具有更高的灵活性。

综上所述，本发明在测试样品中原始金属垫（第一金属垫）的基础上形成额外的金属垫组件，其中金属垫组件形成于测试样品的空闲区域，不会影响测试样品；在可靠性测试中是利用原始金属垫进行引线键合或探针接触，在失效分析阶段可以利用金属垫组件进行引线键合接入电信号，避免了重复键合引起器件破坏或引起第一金属垫下方的器件开裂，有利于提高失效分析效率；并且由于金属垫组件形成于测试样品的空闲区域，即使铝线键合面积较大溢出金属垫外，也不会影响器件性能，因此既可以采用金线键合，也可以采用铝线键合来降低成本；同时由于金属垫组件位于空闲区域，若采用铝线键合，其工艺条件可以适当放宽而不影响器件。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种测试结构的制作方法，其特征在于，至少包括以下步骤：

1)提供一待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫；所述第一金属垫下方形成有电路结构；所述待测试样品是已经经过可靠性测试的器件结构，所述器件结构是将芯片开封取出得到，且器件结构上之前已经键合的引线被拉掉；

2)在所述待测试样品表面的空闲区域形成分立设置的至少一个与所述第一金属垫连接的金属垫组件，得到测试结构。

2.根据权利要求1所述的测试结构的制作方法，其特征在于：所述金属垫组件为与所述第一金属垫对应的第二金属垫；所述第二金属垫位于所述第一金属垫一侧并通过金属线与所述第一金属垫连接。

3.根据权利要求2所述的测试结构的制作方法，其特征在于：于所述步骤2)中，进一步在所述第二金属垫上键合金线或铝线。

4.根据权利要求1所述的测试结构的制作方法，其特征在于：所述金属垫组件由一对第二金属垫组成，该一对第二金属垫通过金属线互相连接，且其中一个第二金属垫与所述第一金属垫连接。

5.根据权利要求4所述的测试结构的制作方法，其特征在于：所述金属垫组件位于两列第一金属垫之间的空闲区域。

6.根据权利要求4所述的测试结构的制作方法，其特征在于：所述金属垫组件通过铂线与所述第一金属垫连接。

7.根据权利要求4、5或6所述的测试结构的制作方法，其特征在于：于所述步骤2)中，进一步在另一个第二金属垫上键合金线或铝线。

8.一种测试结构，包括待测试样品，所述待测试样品表面形成有分立设置的至少一个第一金属垫；所述第一金属垫下方形成有电路结构；其特征在于：所述待测试样品表面的空闲区域形成有分立设置的至少一个与所述第一金属垫连接的金属垫组件；所述待测试样品是已经经过可靠性测试的器件结构，所述器件结构是将芯片开封取出得到，且在形成所述金属垫组件之前，所述器件结构上之前已经键合的引线被拉掉。

9.根据权利要求8所述的测试结构，其特征在于：所述金属垫组件为与所述第一金属垫对应的第二金属垫；所述第二金属垫位于所述第一金属垫一侧并通过金属线与所述第一金属垫连接。

10.根据权利要求8所述的测试结构，其特征在于：所述金属垫组件由一对第二金属垫组成，该一对第二金属垫通过金属线互相连接，且其中一个第二金属垫与所述第一金属垫连接。