CN104779139A - 半导体薄膜的制造方法及薄膜晶体管的制造方法 - Google Patents

半导体薄膜的制造方法及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN104779139A
CN104779139A CN201510147004.7A CN201510147004A CN104779139A CN 104779139 A CN104779139 A CN 104779139A CN 201510147004 A CN201510147004 A CN 201510147004A CN 104779139 A CN104779139 A CN 104779139A
Authority
CN
China
Prior art keywords
amorphous silicon
thin film
manufacture method
membrane
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510147004.7A
Other languages
English (en)
Inventor
黄展宽
任东
任维
向婉羿
杜胜
朱彦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Century Technology Shenzhen Corp Ltd
Original Assignee
Century Technology Shenzhen Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Century Technology Shenzhen Corp Ltd filed Critical Century Technology Shenzhen Corp Ltd
Priority to CN201510147004.7A priority Critical patent/CN104779139A/zh
Publication of CN104779139A publication Critical patent/CN104779139A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种半导体薄膜的制造方法，该方法包括：在一基板上形成非晶硅层；通过第一次准分子激光退火处理所述非晶硅层，该非晶硅薄膜变为多晶硅层；对所述多晶硅层的表面进行刻蚀处理；以及通过第二次准分子激光退火处理所述多晶硅薄膜以形成半导体薄膜。本发明还提供一种薄膜晶体管的制造方法。本发明所提供的半导体薄膜的制造方法及薄膜晶体管的制造方法能够形成具有高纯度和高表面平整度的多晶硅薄膜，使得所述多晶硅薄膜的可靠性更好。

Description

半导体薄膜的制造方法及薄膜晶体管的制造方法
技术领域
本发明涉及一种半导体薄膜的制造方法及薄膜晶体管的制造方法，尤其是涉及一种多晶硅薄膜的制造方法。
背景技术
由于多晶硅薄膜晶体管比起非晶硅薄膜晶体管具有较高的电子迁移率以及较快的反应时间，目前多晶硅薄膜晶体管已普遍应用在液晶显示器以及有机发光二极管显示器中。多晶硅薄膜晶体管的制作方法一般采用低温多晶硅的制作方法，即将非晶硅变成熔融状态之后再冷却，使非晶硅结晶而长成多晶硅薄膜。然而，目前的多晶硅薄膜的纯净度与表面平整度不高，会影响薄膜晶体管中形成在多晶硅薄膜表面上的栅极绝缘层与多晶硅薄膜的接触性，导致薄膜晶体管的可靠性不高。
发明内容
鉴于以上内容，有必要提供一种半导体薄膜的制造方法，该方法包括：
在一基板上形成非晶硅层；
通过第一次准分子激光退火处理所述非晶硅层，该非晶硅薄膜变为多晶硅层；
对所述多晶硅层的表面进行刻蚀处理；以及
通过第二次准分子激光退火处理所述多晶硅薄膜以形成半导体薄膜。
还有必要提供一种薄膜晶体管的制造方法，该方法包括：
提供基板；
在所述基板上形成非晶硅层；
通过第一次准分子激光退火处理所述非晶硅层，该非晶硅层变为多晶硅层；
对所述多晶硅层的表面进行刻蚀处理；
通过第二次准分子激光退火处理所述多晶硅层以形成有源层。
相较于现有技术，本发明所提供的半导体薄膜的制造方法及薄膜晶体管的制造方法能够形成具有高纯度和高表面平整度的多晶硅薄膜，使得所述多晶硅薄膜的可靠性更好。
附图说明
图1是本发明具体实施方式所提供的薄膜晶体管的制造方法的流程图。
图2至图7是图1流程图中各步骤的示意图。
主要元件符号说明
多晶硅薄膜晶体管 10
基板 100
基底 110
缓冲层 120
非晶硅薄膜、多晶硅薄膜 200
氧化硅层 205
源极区域 210
漏极区域 220
栅极绝缘层 300
第一绝缘层 310
第二绝缘层 320
栅极 400
源极 500
漏极 600
通孔 700
如下具体实施方式将结合所述附图进一步说明本发明。
具体实施方式
图1本发明具体实施方式所提供的制造多晶硅薄膜晶体管10的方法的流程图。请参阅图1，该方法包括如下步骤：
步骤S201，请参阅图2，提供基板100，并在所述基板100上形成非晶硅薄膜200。具体地，所述基板100包括一基底110和覆盖所述基底110的缓冲层120，所述非晶硅薄膜200形成在所述缓冲层120上。其中，所述基底110可以为玻璃或其他适用于制作薄膜晶体管衬底的材料。所述缓冲层120可以是采用等离子体增强化学气相沉积法（Plasma Enhanced Chemical Vapor Deposition，PECVD）制作的氧化硅和氮化硅的复合薄膜。
步骤S202，请参阅图3，对所述非晶硅薄膜200进行预处理。具体地，对所述非晶硅薄膜200的表面进行预处理，使所述非晶硅200的表面氧化为氧化硅层205。所述氧化硅层205的厚度可为1埃至50埃。首先，用氢氟酸对所述非晶硅薄膜200的表层进行刻蚀，将所述非晶硅薄膜200的表层被自然氧化的氧化物去除；之后再通过化学氧化的方法氧化所述非晶硅薄膜的表层以形成氧化硅层205。在本实施方式中，通过含氧溶液，如双氧水(H2O2)或臭氧水(O3 water)浸泡所述非晶硅薄膜200的表面，使该非晶硅200的表面氧化为氧化硅层205。其中，所述氢氟酸的浓度优选为1%。所述预处理的步骤中先去除自然氧化的氧化物，再通过含氧溶液氧化所述非晶硅薄膜200的表面，能够去除非晶硅薄膜200的表面的杂质，得到纯净的氧化硅层205，以便于在之后的多晶硅结晶时纯度更高。
步骤S203，请参阅图4，通过准分子激光退火技术处理该非晶硅薄膜200，该非晶硅薄膜200在准分子激光退火技术处理后变为多晶硅薄膜200。具体地，用激光照射所述非晶硅薄膜200，该非晶硅薄膜200在激光的照射下升温并变为熔融状态。当该非晶硅冷却时，在非晶硅与缓冲层120接触的位置以及所述非晶硅与氧化硅层205接触的位置会形成多个核中心，所述熔融状态的非晶硅会依据所述核中心而渐渐结晶成长为多晶硅薄膜200。
步骤S204，请参阅图5，对所述多晶硅薄膜200的表面进行刻蚀处理。具体地，由于所述结晶后的多晶硅薄膜200的表面205会形成有许多高度大于9nm的突起，该些突起会影响到多晶硅薄膜200的表面平整度，因此在所述多晶硅薄膜200形成后使用氢氟酸液体对所述多晶硅薄膜200进行表面刻蚀处理，将所述多晶硅薄膜200表面的突起及氧化硅层205去除。优选地，所述氢氟酸液体中氢氟酸的浓度为1%。
步骤S205，请参阅图6，对所述刻蚀后的多晶硅薄膜200再次进行准分子激光退火处理以形成有源层200。具体地，再次用激光照射所述多晶硅薄膜200，由于多晶硅薄膜200表面的氧化硅层205已经被去除，因此在本次激光照射所提供的热能能够更充分的传递至多晶硅薄膜200中，使得多晶硅薄膜200呈现熔融状态，由此缩小多晶硅薄膜200表面形成的突起物的体积。因此，当所述多晶硅薄膜200冷却时，所述熔融状态的多晶硅薄膜200再次结晶成长为固体多晶硅薄膜200，且该多晶硅薄膜200表层的突起的高度不超过3nm。该再次结晶后的多晶硅薄膜200作为该多晶硅薄膜晶体管的有源层200。
步骤S206，请参阅图7，在所述有源层200上形成栅极绝缘层300、栅极400、源极500与漏极600，从而得到多晶硅薄膜晶体管10。具体地，首先在所述有源层200上形成第一绝缘层310，在所述第一绝缘层310上形成栅极400，以栅极400为遮罩对所述有源层200进行离子注入以形成源极区域210与漏极区域220，在所述第一绝缘层310与栅极400上形成第二绝缘层320，所述第一绝缘层310与第二绝缘层320共同作为所述栅极绝缘层300，在所述栅极绝缘层300上开设与所述源极区域210与漏极区域220对应的通孔700，最后再在所述栅极绝缘层300上形成源极500与漏极600，所述源极500与漏极600分别通过所述通孔700与所述源极区域210与漏极区域220电性连接。其中，所述栅极绝缘层300的材质可以是硅氧化物或硅氮氧化物。所述栅极400、源极500及漏极600的材质可以选自钼、铝、钛等金属。对所述有源层200进行离子注入形成源极区域210与漏极区域220的离子的种类包括硼（B）离子或磷（P）离子。
至此，所述多晶硅薄膜晶体管10制作完成。
该多晶硅薄膜晶体管10的制作方法，由于预处理中先去除非晶硅薄膜200表层的自然氧化物质，再通过含氧溶液氧化所述非晶硅薄膜的表层，能够去除非晶硅薄膜200表面的杂质，得到纯净的表面氧化物，以便于在之后的多晶硅结晶时纯度更高。并且，在对多晶硅薄膜200第一次准分子激光退火处理后进行了表面刻蚀处理并再次进行了准分子激光退火处理，有效降低了多晶硅薄膜200表面的突起的高度，增加了多晶硅薄膜200的表面平整度，使得所述多晶硅薄膜晶体管10的可靠性更好。
以上实施方式仅用以说明本发明的技术方案而非限制，尽管参照较佳实施方式对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (15)

1.一种半导体薄膜的制造方法，该方法包括：
在一基板上形成非晶硅层；
通过第一次准分子激光退火处理所述非晶硅层，该非晶硅薄膜变为多晶硅层；
对所述多晶硅层的表面进行刻蚀处理；以及
通过第二次准分子激光退火处理所述多晶硅薄膜以形成半导体薄膜。
2.如权利要求1所述的半导体薄膜的制造方法，其特征在于，在通过第二次准分子激光退火处理所述非晶硅薄膜之前，所述非晶硅薄膜的表层进行刻蚀以去除所述表面上的氧化物，之后用化学氧化的方法将所述非晶硅薄膜的表面氧化。
3.如权利要求1所述的半导体薄膜的制造方法，其特征在于，所述对所述非晶硅薄膜的表面进行刻蚀的方法包括：
用氢氟酸液体对所述非晶硅薄膜的表面进行刻蚀。
4.如权利要求2所述的半导体薄膜的制造方法，其特征在于，所述化学氧化的方法包括：
通过含氧溶液浸泡所述非晶硅薄膜的表面，使该非晶硅的表面氧化成为氧化硅层。
5.如权利要求4所述的半导体薄膜的制造方法，其特征在于，所述含氧溶液包括双氧水或臭氧水。
6.如权利要求1所述的半导体薄膜的制造方法，其特征在于，所述氧化硅层的厚度为1埃至50埃。
7.如权利要求1所述的半导体薄膜的制造方法，其特征在于，对所述多晶硅薄膜的表面进行刻蚀处理的方法包括：
用氢氟酸液体对所述多晶硅薄膜进行表面刻蚀处理。
8.如权利要求7所述的半导体薄膜的制造方法，其特征在于，所述氢氟酸的浓度为1%。
9.如权利要求1所述的半导体薄膜的制造方法，其特征在于，所述有源层的表面包括突起，所述突起的高度不超过3nm。
10.一种薄膜晶体管的制造方法，该方法包括：
提供基板；
在所述基板上形成非晶硅层；
通过第一次准分子激光退火处理所述非晶硅层，该非晶硅层变为多晶硅层；
对所述多晶硅层的表面进行刻蚀处理；
通过第二次准分子激光退火处理所述多晶硅层以形成有源层。
11.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在通过准分子激光退火技术处理所述非晶硅薄膜之前，所述非晶硅薄膜的表层进行刻蚀以去除所述表面上的氧化物，之后用化学氧化的方法将所述非晶硅薄膜的表面氧化。
12.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述对所述非晶硅薄膜的表面进行刻蚀的方法包括：
用氢氟酸液体对所述非晶硅薄膜的表面进行刻蚀。
13.如权利要求11所述的薄膜晶体管的制造方法，其特征在于，所述化学氧化的方法包括：
通过含氧溶液浸泡所述非晶硅薄膜的表面，使该非晶硅的表面氧化成为氧化硅层。
14.如权利要求13所述的薄膜晶体管的制造方法，其特征在于，所述含氧溶液包括双氧水或臭氧水。
15.如权利要求10所述的薄膜晶体管的制造方法，其特征在于，对所述多晶硅薄膜的表面进行刻蚀处理的方法包括：
用氢氟酸液体对所述多晶硅薄膜进行表面刻蚀处理。
CN201510147004.7A 2015-03-31 2015-03-31 半导体薄膜的制造方法及薄膜晶体管的制造方法 Pending CN104779139A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510147004.7A CN104779139A (zh) 2015-03-31 2015-03-31 半导体薄膜的制造方法及薄膜晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510147004.7A CN104779139A (zh) 2015-03-31 2015-03-31 半导体薄膜的制造方法及薄膜晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN104779139A true CN104779139A (zh) 2015-07-15

Family

ID=53620550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510147004.7A Pending CN104779139A (zh) 2015-03-31 2015-03-31 半导体薄膜的制造方法及薄膜晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN104779139A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261592A (zh) * 2015-10-30 2016-01-20 深圳市华星光电技术有限公司 一种降低表面粗糙度的低温多晶硅的制备方法及一种低温多晶硅
WO2017124594A1 (zh) * 2016-01-22 2017-07-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
CN109346562A (zh) * 2018-08-30 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片
US10283355B2 (en) 2016-10-27 2019-05-07 Boe Technology Group Co., Ltd. Method for manufacturing poly-silicon layer, thin film transistor, array substrate and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363117A (zh) * 2000-03-21 2002-08-07 纽约市哥伦比亚大学托管会 顺序横向固化方法加工期间及其后硅薄膜的表面平面化
CN1540719A (zh) * 2003-04-23 2004-10-27 友达光电股份有限公司 低温多晶硅薄膜的制造方法及低温多晶硅薄膜晶体管
US20070228524A1 (en) * 2006-03-31 2007-10-04 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer
CN102969250A (zh) * 2012-11-22 2013-03-13 京东方科技集团股份有限公司 Ltps薄膜及薄膜晶体管的制备方法、阵列基板及显示装置
CN103745925A (zh) * 2013-11-14 2014-04-23 上海和辉光电有限公司 一种平坦化多晶硅薄膜的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363117A (zh) * 2000-03-21 2002-08-07 纽约市哥伦比亚大学托管会 顺序横向固化方法加工期间及其后硅薄膜的表面平面化
CN1540719A (zh) * 2003-04-23 2004-10-27 友达光电股份有限公司 低温多晶硅薄膜的制造方法及低温多晶硅薄膜晶体管
US20070228524A1 (en) * 2006-03-31 2007-10-04 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer
CN102969250A (zh) * 2012-11-22 2013-03-13 京东方科技集团股份有限公司 Ltps薄膜及薄膜晶体管的制备方法、阵列基板及显示装置
CN103745925A (zh) * 2013-11-14 2014-04-23 上海和辉光电有限公司 一种平坦化多晶硅薄膜的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261592A (zh) * 2015-10-30 2016-01-20 深圳市华星光电技术有限公司 一种降低表面粗糙度的低温多晶硅的制备方法及一种低温多晶硅
WO2017071049A1 (zh) * 2015-10-30 2017-05-04 深圳市华星光电技术有限公司 一种降低表面粗糙度的低温多晶硅的制备方法及一种低温多晶硅
US9899233B2 (en) 2015-10-30 2018-02-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method for reducing the surface roughness of a low temperaturepoly-silicon and a low temperaturepoly-silicon thereof
WO2017124594A1 (zh) * 2016-01-22 2017-07-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
US10115748B2 (en) 2016-01-22 2018-10-30 Shenzhen China Star Optoelectronics Co., Ltd Thin film transistor array substrate and manufacture method of thin film transistor array substrate
US10283355B2 (en) 2016-10-27 2019-05-07 Boe Technology Group Co., Ltd. Method for manufacturing poly-silicon layer, thin film transistor, array substrate and display device
CN109346562A (zh) * 2018-08-30 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片

Similar Documents

Publication Publication Date Title
KR101334182B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101912888B1 (ko) 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
KR101436116B1 (ko) Ｓｏｉ 기판 및 그 제조 방법, 및 반도체 장치
CN103545318A (zh) 半导体装置及其制造方法
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
CN104779139A (zh) 半导体薄膜的制造方法及薄膜晶体管的制造方法
US8173496B2 (en) Method for manufacturing semiconductor device
CN103794542A (zh) 半导体衬底的形成方法
JP5920967B2 (ja) Ｉｇｚｏ膜の形成方法及び薄膜トランジスタの製造方法
JP3565910B2 (ja) 半導体装置の作製方法
JP3565911B2 (ja) 半導体装置の作製方法
JP5117711B2 (ja) 表示装置とその製造方法
KR101669723B1 (ko) 게르마늄이 도핑된 InZnO 활성층을 적용한 박막 트랜지스터 및 이의 제조방법
JP2925007B2 (ja) 薄膜トランジスタの製造方法
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR20180067059A (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
JP2000031081A (ja) 半導体装置の製造方法
JP2860894B2 (ja) 半導体装置作製方法
JP6403377B2 (ja) 多結晶化方法
JP4278857B2 (ja) 薄膜トランジスタ及びその製造方法
CN102201373B (zh) 基于绝缘体上硅的电子式熔线的制造方法
JPH0855995A (ja) 半導体装置およびその作製方法
JPH11330477A (ja) 薄膜トランジスタの製造方法
KR100659116B1 (ko) 박막트랜지스터의 제조방법
JP2002353138A (ja) 薄膜の形成方法および薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150715

WD01 Invention patent application deemed withdrawn after publication