CN104753535A - 基于Pipeline-ADC的高速低功耗电路 - Google Patents

基于Pipeline-ADC的高速低功耗电路 Download PDF

Info

Publication number
CN104753535A
CN104753535A CN201310742059.3A CN201310742059A CN104753535A CN 104753535 A CN104753535 A CN 104753535A CN 201310742059 A CN201310742059 A CN 201310742059A CN 104753535 A CN104753535 A CN 104753535A
Authority
CN
China
Prior art keywords
sampling
pipeline
capacitance
sequential
adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310742059.3A
Other languages
English (en)
Inventor
张震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Science and Technology Changshu Research Institute Co Ltd
Original Assignee
Nanjing University of Science and Technology Changshu Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology Changshu Research Institute Co Ltd filed Critical Nanjing University of Science and Technology Changshu Research Institute Co Ltd
Priority to CN201310742059.3A priority Critical patent/CN104753535A/zh
Publication of CN104753535A publication Critical patent/CN104753535A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及集成电路技术，特别涉及基于Pipeline-ADC的高速低功耗电路。该电路包括采样电容Cs，连接于输出与地之间的负载电容CL和OTA运放，输入信号Vinp、输入信号Vinn和采样电容Cs连接于OTA运放输入端，采样控制时序Φ1用于控制输入信号的采样，采样控制时序Φ1’和固定电压Vcm用于保证采样信号的完整性，信号保持时序Φ2连接于OTA运放输入输出两端，用于完成采样/保持功能。本发明的优点在于：采样/保持电路为电容翻转型，具有信号输入共模范围更加稳定、使用较少的电容、芯片面积和低功耗、保持阶段稳定性较好的优点，适合用于流水线模数转换器前端中。

Description

基于Pipeline-ADC的高速低功耗电路
技术领域
本发明涉及集成电路技术，特别涉及基于Pipeline-ADC的高速低功耗电路。
背景技术
近年来，随着数字信号处理技术的迅猛发展，数字信号处理技术广泛地应用于各个领域，因此对作为模拟和数字***之间桥梁的模数转换器（Analog-to-Digital Converter，ADC）的性能也提出了越来越高的要求。低电压高速ADC在许多的电子器件的应用中是一个关键部分。由于其他结构，诸如两步快闪结构或内插式结构都很难在高输入频率下提供低谐波失真，因此流水线结构在高速低功耗的ADC应用中也成为一个比较常用的结构。
采样/保持电路的高精度和高速度对实现高性能的模数转换器至关重要。在应用中，它能减少模数转化器的动态误差，包括非线性输入电容、比较器和时钟延迟等引起的误差。但电源电压以及器件最小尺寸的不断减小，给设计高速高分辨率低功耗采样/保持电路带来了困难。
发明内容
基于以上考虑，本发明在分析电容翻转型采样/保持电路原理的基础上，提出了一种用于流水线模数转换器前端的基于Pipeline-ADC的低电压、低功耗、高速采样/保持电路。
实现本发明目的的技术解决方案为：
基于Pipeline-ADC的高速低功耗电路，包括：采样电容Cs，连接于输出与地之间的负载电容CL和OTA运放，输入信号Vinp、输入信号Vinn和采样电容Cs连接于OTA运放输入端，采样控制时序Φ1用于控制输入信号的采样，采样控制时序Φ1’和输出共模电压Vcm用于保证采样信号的完整性，信号保持时序Φ2连接于OTA运放输入输出两端，用于完成采样/保持功能。
进一步地，当采样控制时序Φ1为高电平时，电路进入采样模式，采样电容Cs上的电压跟与输入信号上的电压相一致。
进一步地，当信号保持时序Φ2开始时，采样电容Cs下级板连到OTA运放输出端，输出电压等于采样控制时序Φ1’采样得到的输入电压。
进一步地，所述的采样电容Cs为0.9pF，所述的负载电容包括下一级采样电容和采样保持输出寄生电容Cp为1.2pF。
本发明的优点在于：采样/保持电路为电容翻转型，具有信号输入共模范围更加稳定、使用较少的电容、芯片面积和低功耗、保持阶段稳定性较好的优点，适合用于流水线模数转换器前端中。
附图说明
图1是电容翻转型采样保持电路；
图2是折叠共源共栅二级运放；
图3是连续时间共模反馈电路；
图4是开关电容共模反馈电路。
具体实施方式
下面结合附图对本发明作进一步的描述。
图1为本发明的电容翻转型采样/保持电路。其中，Φ1、Φ1’为采样控制时序，Φ2为信号保持时序。当采样控制时序Φ1为高电平时，电路进入采样模式，此时采样电容Cs上的电压跟与输入信号上的电压相一致。当采样控制时序Φ1结束时，采样控制时序Φ1’提前关断与OTA运放相连的开关，使采样电容Cs不再有直流通路；当采样控制时序Φ1关断时，不会有电荷注入和时钟馈通影响采样电压。当信号保持时序Φ2开始时，采样电容Cs下级板连到OTA运放输出端，输出电压等于采样控制时序Φ1’采样得到的输入电压，从而完成了采样保持功能。
根据对开关导通电阻的热噪声和匹配限制的考虑，采样电容Cs为0.9pF，负载电容包括下一级采样电容和采样保持输出的寄生电容Cp为1.2pF。共模反馈电路是全差分OTA中必不可少的电路，连续时间共模反馈和开关电容共模反馈是两种常用的方式，它们分别应用于两级OTA的第一级和第二级，来稳定输出共模电压。
OTA运放在采样保持电路的静态和动态性能方面是非常重要的。两级运放具有大的直流增益，大的电压摆幅的特点，但是需要补偿使电路稳定。
图2是采用全差分折叠共源共栅作为第一级的全差分两级运放，具有共源共栅米勒补偿结构，此结构不产生零点且GBW更高。该结构为双端输入双端输出结构，其基本思想是将共源共栅MOS管应用于输出差动对中。其中M3，M4，M5，M6，M7，M8，M9，M10管组成第一级套筒式结构，用于提供高增益来满足设计的要求，M0为尾电流管，M11，M12，M13，M14管为第二级共源结构，提升运放的输出摆幅，其中Vcmfb1，Vcmfb2，Vcmfb3是由偏置电路提供的电压偏置，C3，C4为补偿电路，而C1，C2为负载电容。
信号建立时间分为大信号建立时间和小信号建立时间，分别由参数SR和GBW确定，根据经验大信号建立时间一般为采样时间的1/3~1/4。当采样频率为150MHz时，单端峰峰电压为0.5V，由                                                得转换速率为600V/us。翻转型采样保持电路的反馈因子为                              (1)
式（1）中Cs 为采样电容，Cp为OTA运放输入端的寄生电容，。采样保持电路的输出电压为
      (2)
（2）式中，A为OTA运放开环增益，由于有限增益有限，造成增益误差为，为了保持精度，有限误差应该小于1/2LSB：
         (3)
                     (4)
N是ADC的分辨率，式(4)能确定OTA运放的开环增益。由OTA运放的带宽可确定小信号的建立时间，对于闭环的OTA运放，建立误差为
               (5)
为OTA运放的单位增益带宽，建立误差应小于1/2LSB：
                     (6)
单位增益带宽为：
            (7)
考虑充分的余量，增益应该大于72dB，单位增益带宽应大于640MHz。
共模反馈电路是全差分OTA运放中必不可少的电路。图3为连续时间共模反馈电路，图4是开关电容共模反馈电路，如图3所示，m19，m20为pmos管，m15，m16，m17，m18为nmos管。m19与m20的栅漏相连；m15和m18栅端连接于固定电压V4和Vcm；m16与m17的源漏相连。如图4所示，其中Vout+和Vout-分别为OTA运放输出电压，Vcm为等于需稳定的输出共模电压，Vbias为偏置电路产生的电容初始电压，Vcmfb2为此共模反馈产生的调节电压，φ1和φ2为两相非交叠时钟，C2为感应输出电压电容，C1为用作电阻的开关电容。连续时间共模反馈电路响应速度快，但输出摆幅受限制，功耗大，应用在第一级来稳定输出共模电压。开关电容共模反馈电路输出摆幅不受限制，且功耗低，但需要周期性刷新，应用在第二级以提高输出摆幅。 

Claims (4)

1.基于Pipeline-ADC的高速低功耗电路，其特征在于：包括采样电容Cs，连接于输出与地之间的负载电容CL和OTA运放，输入信号Vinp、输入信号Vinn和采样电容Cs连接于OTA运放输入端，采样控制时序Φ1用于控制输入信号的采样，采样控制时序Φ1’和固定电压Vcm用于保证采样信号的完整性，信号保持时序Φ2连接于OTA运放输入输出两端，用于完成采样/保持功能。
2. 根据权利要求1所述的基于Pipeline-ADC的高速低功耗电路，其特征在于：当采样控制时序Φ1为高电平时，电路进入采样模式，采样电容Cs上的电压跟与输入信号上的电压相一致。
3. 根据权利要求1所述的基于Pipeline-ADC的高速低功耗电路，其特征在于：当信号保持时序Φ2开始时，采样电容Cs下级板连到OTA运放输出端，输出电压等于采样控制时序Φ1’采样得到的输入电压。
4. 根据权利要求1所述的基于Pipeline-ADC的高速低功耗电路，其特征在于：所述的采样电容Cs为0.9pF，所述的负载电容包括下一级采样电容和采样保持输出寄生电容Cp为1.2pF。
CN201310742059.3A 2013-12-30 2013-12-30 基于Pipeline-ADC的高速低功耗电路 Pending CN104753535A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310742059.3A CN104753535A (zh) 2013-12-30 2013-12-30 基于Pipeline-ADC的高速低功耗电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310742059.3A CN104753535A (zh) 2013-12-30 2013-12-30 基于Pipeline-ADC的高速低功耗电路

Publications (1)

Publication Number Publication Date
CN104753535A true CN104753535A (zh) 2015-07-01

Family

ID=53592729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310742059.3A Pending CN104753535A (zh) 2013-12-30 2013-12-30 基于Pipeline-ADC的高速低功耗电路

Country Status (1)

Country Link
CN (1) CN104753535A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023557A (zh) * 2017-12-06 2018-05-11 电子科技大学 一种开关电容共模反馈结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1561000A (zh) * 2004-03-02 2005-01-05 复旦大学 抑制输入共模漂移的流水线结构模数转换器
CN1877999A (zh) * 2006-07-06 2006-12-13 复旦大学 适用于欠采样输入的流水线模数转换器
US20070035434A1 (en) * 2005-08-12 2007-02-15 Fujitsu Limited Successive approximation A/D converter
CN101414487A (zh) * 2007-11-20 2009-04-22 北京大学深圳研究生院 一种采样保持器及采样保持方法
CN102255615A (zh) * 2010-05-20 2011-11-23 复旦大学 一种适用于流水线模数转换器的mdac结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1561000A (zh) * 2004-03-02 2005-01-05 复旦大学 抑制输入共模漂移的流水线结构模数转换器
US20070035434A1 (en) * 2005-08-12 2007-02-15 Fujitsu Limited Successive approximation A/D converter
CN1877999A (zh) * 2006-07-06 2006-12-13 复旦大学 适用于欠采样输入的流水线模数转换器
CN101414487A (zh) * 2007-11-20 2009-04-22 北京大学深圳研究生院 一种采样保持器及采样保持方法
CN102255615A (zh) * 2010-05-20 2011-11-23 复旦大学 一种适用于流水线模数转换器的mdac结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王冬辉 等: "一种10 位80 MS/ s 低功耗采样保持电路的设计", 《微电子学》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023557A (zh) * 2017-12-06 2018-05-11 电子科技大学 一种开关电容共模反馈结构
CN108023557B (zh) * 2017-12-06 2021-04-13 电子科技大学 一种开关电容共模反馈结构

Similar Documents

Publication Publication Date Title
US9634685B2 (en) Telescopic amplifier with improved common mode settling
CN104485897B (zh) 一种失调补偿的相关双采样开关电容放大器
CN101800550B (zh) 一种用于高速流水线模数转换器的输入缓冲器电路
CN102332919B (zh) 一种模数转换器
CN103095302A (zh) 一种应用于高速高精度电路的采样保持电路
CN103346765A (zh) 一种栅源跟随采样开关
CN103414441B (zh) 输出共模电压稳定的开环放大器
CN107666288B (zh) 一种适用于流水线模数转换器的高增益大带宽三级运算放大器
CN102545805B (zh) 两级运算放大器
Wang et al. Design of a gain-boosted telescopic fully differential amplifier with CMFB circuit
CN106292818B (zh) 适于流水线adc的全差分参考电压产生电路及无线通信设备
CN104753535A (zh) 基于Pipeline-ADC的高速低功耗电路
CN209134390U (zh) 一种动态比较器电路
Megawer et al. An adaptive slew rate and dead zone ring amplifier
Zhong et al. A low-offset dynamic comparator with area-efficient and low-power offset cancellation
CN101098123B (zh) 一种低压低功耗伪两级Class-AB OTA电路
Wang et al. A sample-and-hold circuit for 10-bit 100MS/s pipelined ADC
CN115664350A (zh) 一种用于高精度高速流水线adc的高增益高带宽运算放大器
CN111193516B (zh) 一种用于流水线模数转换器中mdac的输出共模抑制电路
Mukahar et al. A 93.36 dB, 161 MHz gain improved CMOS OTA for a 16 bit pipeline analog to digital converter
CN210670009U (zh) 一种低动态失配的高速预放大锁存比较器
Li A high DC gain Op-Amp for sample and hold circuits
CN107204772B (zh) 高线性度高速信号缓冲电路
Ashraf et al. A 10-bit 250MS/s pipelined ADC with a merged S/H & 1 st stage using an optimal opamp sharing technique
CN102075169B (zh) 高速比较器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150701

WD01 Invention patent application deemed withdrawn after publication