CN104752198B - 基片刻蚀方法 - Google Patents
基片刻蚀方法 Download PDFInfo
- Publication number
- CN104752198B CN104752198B CN201310738381.9A CN201310738381A CN104752198B CN 104752198 B CN104752198 B CN 104752198B CN 201310738381 A CN201310738381 A CN 201310738381A CN 104752198 B CN104752198 B CN 104752198B
- Authority
- CN
- China
- Prior art keywords
- substrate
- etch step
- main etch
- etching
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000005530 etching Methods 0.000 claims abstract description 72
- 239000007789 gas Substances 0.000 claims abstract description 32
- 239000011261 inert gas Substances 0.000 claims abstract description 7
- 229910015844 BCl3 Inorganic materials 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000012886 linear function Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供的基片刻蚀方法，其包括以下步骤：第一主刻蚀步骤，用于提高掩膜的刻蚀选择比，其中，采用惰性气体作为刻蚀气体；第二主刻蚀步骤，通过采用高下功率来修饰掩膜形貌以及调整基片的底边宽度；第三主刻蚀步骤，通过在本步骤的预定工艺时间内按预定规则将下功率由预设的最高功率值降低至最低功率值，来降低拐点高度；第四主刻蚀步骤，通过采用低下功率来提高基片的刻蚀选择比；过刻蚀步骤，通过采用高下功率来修饰基片形貌。本发明提供的基片刻蚀方法，其不仅可以实现针对不同形貌的掩膜均获得理想的基片形貌，而且可以增大工艺窗口，从而可以通过调整各个参数来获得理想的刻蚀高度和底边宽度。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种基片刻蚀方法。
背景技术
PSS（Patterned Sapp Substrates，图形化蓝宝石衬底）技术是目前普遍采用的一种提高GaN（氮化镓）基LED器件的出光效率的方法。在进行PSS工艺的过程中，其通常在基片上生长干法刻蚀用掩膜，并采用光刻工艺将掩膜刻出图形；然后采用ICP技术刻蚀基片表面，以形成需要的图形，再去除掩膜，并采用外延工艺在刻蚀后的基片表面上生长GaN薄膜。由于采用ICP技术刻蚀获得的基片形貌和刻蚀高度可以影响LED器件的出光效果，剖面形状近似为直边三角形的基片形貌以优越的出光效率被越来越多的厂家所采用。此外，为了进一步提高出光效果，在满足获得直边三角形的基片形貌的同时，很多厂家追求更高的刻蚀高度。
目前，在采用电感耦合等离子体（Inductively Coupled Plasma，以下简称ICP）设备对基片表面进行刻蚀时，通常采用BCl3（氯化硼）作为刻蚀气体，且PSS刻蚀工艺包括两个步骤，即：主刻蚀步骤和过刻蚀步骤。其中，主刻蚀步骤用于控制工艺的刻蚀速率和刻蚀选择比，以获得所需的侧壁高度和底边宽度。其典型的工艺参数为：反应腔室的腔室压力为2～5mT；上功率为1000～2500W；下功率为100～700W；BCl3的流量为60～200sccm；工艺时间为15～40min。过刻蚀步骤用于调节基片形貌，主要用于修饰基片的侧壁形貌。其典型的工艺参数为：反应腔室的腔室压力为1.5～3mT；上功率为1000～2500W；下功率为500～800W；BCl3的流量为60～100sccm；工艺时间为10～20min。采用上述工艺参数获得的基片形貌如图1所示，由图可知，采用上述基片刻蚀方法获得的基片侧壁（直边三角形的斜边）较圆滑，不够平整。虽然可以采用延长过刻蚀步骤的工艺时间来增加对基片形貌的修饰力度，以获得直边三角形的刻蚀形貌，但是，这不仅会使侧壁高度（即，刻蚀高度）和底边宽度减小，而且还会降低工艺效率，导致产能下降。
为此，现有技术中，提出了一种基片刻蚀方法，其将主刻蚀步骤进一步分成三个分步，并通过各个分步的相互补偿来实现获得理想的基片形貌。具体的，该基片刻蚀方法采用BCl3和H2的混合气体作为刻蚀气体；并且，在主刻蚀步骤中，第一分步：采用较高的上功率和较短的工艺时间（1～3min），用于修饰掩膜（例如光刻胶）；第二分步：在初始阶段采用较高的下功率，并随着工艺时间的增加采用线性降低的方式逐渐降低下功率，以尽可能地降低拐点的高度，同时保证较高的刻蚀速率。第二分步在上述拐点刚刚开始出现或即将出现时结束，同时开始进行第三分步，第三分步：采用较低的下功率，以增加刻蚀选择比。在过刻蚀步骤中，采用较低的下功率对基片形貌进行修饰，从而获得斜边较直的直边三角形的基片形貌。
虽然上述基片刻蚀方法可以通过对基片进行多个分步的修饰而获得直边三角形的基片形貌，但是，其在实际应用中不可避免地存在以下问题，即：该基片刻蚀方法必须要求掩膜的形貌为正梯形才能获得理想的基片形貌，而针对其他形貌的掩膜因其调试窗口非常小而往往无法获得直边三角形的基片形貌。例如，若使用如图2A所示的掩膜形貌，经该基片刻蚀方法获得的基片形貌如图2B所示，由图可知，获得的基片侧壁不对称，左边的侧壁上明显存在拐角。此外，该基片刻蚀方法对基片的底边宽度的调节范围非常有限，很难提高底边宽度。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种基片刻蚀方法，其不仅可以实现针对不同形貌的掩膜均获得理想的基片形貌，而且可以增大工艺窗口，从而可以通过调整各个参数来获得理想的刻蚀高度和底边宽度。
为实现本发明的目的而提供一种基片刻蚀方法，包括以下步骤：
第一主刻蚀步骤，用于提高掩膜的刻蚀选择比，其中，采用惰性气体作为刻蚀气体；
第二主刻蚀步骤，通过采用高下功率来修饰掩膜形貌以及调整基片的底边宽度；
第三主刻蚀步骤，通过在本步骤的预定工艺时间内按预定规则将下功率由预设的最高功率值降低至最低功率值，来降低拐点高度；
第四主刻蚀步骤，通过采用低下功率来提高基片的刻蚀选择比；
过刻蚀步骤，通过采用高下功率来修饰基片形貌。
优选的，在所述第二、第三和第四主刻蚀步骤中，向反应腔室内通入的刻蚀气体包括BCl3、或者BCl3和CHF3的混合气体、或者BCl3和H2的混合气体、或者BCl3、CHF3和H2的混合气体。
优选的，在所述第一主刻蚀步骤中，所述惰性气体包括氩气、氦气或者氮气。
优选的，在所述第一主刻蚀步骤中，工艺时间的取值范围在1～3min。
优选的，在所述第二主刻蚀步骤中，所述下功率的取值范围在400～600W。
优选的，在所述第二主刻蚀步骤中，工艺时间的取值范围在3～6min。
优选的，在所述第三主刻蚀步骤中，所述预定规则为：在本步骤的预定工艺时间内，按分段函数或者线性函数的关系将下功率由预设的最高功率值降低至最低功率值。
优选的，所述最高功率值的取值范围在350～450W；所述最低功率值的取值范围在200～300W。
优选的，在所述拐点刚出现或将要出现时停止所述第三主刻蚀步骤，同时开始进行所述第四主刻蚀步骤。
优选的，在所述第四主刻蚀步骤中，所述下功率取值范围在100～200W。
本发明具有以下有益效果：
本发明提供的基片刻蚀方法，其通过将主刻蚀步骤进一步分为四个分步，该各个分步通过相互配合，即通过调节各个分步中的上功率、下功率以及工艺时间等参数，来调控基片的形貌、刻蚀高度以及底边宽度，这不仅可以实现针对不同形貌的掩膜均获得理想的基片形貌，而且可以增大工艺窗口，从而可以通过调整各个参数来获得理想的刻蚀高度和底边宽度。
附图说明
图1为采用现有的一种基片刻蚀方法刻蚀基片获得的基片形貌的扫描电镜图；
图2A为现有的另一种基片刻蚀方法所采用的掩膜形貌的扫描电镜图；
图2B为针对图2A中的掩膜形貌经现有的另一种基片刻蚀方法获得的基片形貌的扫描电镜图；
图3为本发明提供的基片刻蚀方法的流程框图；
图4A为经第二主刻蚀步骤获得的理论基片形貌的模型图；
图4B为经第二主刻蚀步骤获得的实际基片形貌的扫描电镜图；
图5A为经第三主刻蚀步骤获得的理论基片形貌的模型图；
图5B为经第三主刻蚀步骤获得的实际基片形貌的扫描电镜图；
图6A为经第四主刻蚀步骤获得的理论基片形貌的模型图；
图6B为经第四主刻蚀步骤获得的实际基片形貌的扫描电镜图；
图7A为经过刻蚀步骤获得的理论基片形貌的模型图；以及
图7B为经过刻蚀步骤获得的实际基片形貌的扫描电镜图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的基片刻蚀方法进行详细描述。
在下述第一至第四主刻蚀步骤中，均采用下述过程刻蚀基片，且仅是采用的工艺参数不同。刻蚀基片的具体过程为，即：向反应腔室通入刻蚀气体，并开启激励电源（例如射频电源），激励电源向反应腔室施加上功率，以使反应腔室内的刻蚀气体激发形成等离子体；开启偏压电源（其中，第一主刻蚀步骤可以保持偏压电源关闭），偏压电源向基片施加下功率，以使等离子体刻蚀基片，直至对基片刻蚀预定刻蚀深度。工艺参数主要包括刻蚀气体的种类和流量、上功率、下功率、工艺气压（即，反应腔室的腔室压力）以及刻蚀时间等。此外，过刻蚀步骤的具体过程与上述主刻蚀步骤相类似，也仅是所采用的工艺参数不同，以起到修饰基片形貌的作用。
图3为本发明实施例提供的基片刻蚀方法的流程框图。请参阅图3，该基片刻蚀方法包括以下步骤：
第一主刻蚀步骤，用于提高掩膜的刻蚀选择比，其中，采用惰性气体作为刻蚀气体；
第二主刻蚀步骤，通过采用高下功率来修饰掩膜形貌以及调整基片的底边宽度；
第三主刻蚀步骤，通过在本步骤的预定工艺时间内按预定规则将下功率由预设的最高功率值降低至最低功率值，来降低拐点高度；
第四主刻蚀步骤，通过采用低下功率来提高基片的刻蚀选择比；
过刻蚀步骤，通过采用高下功率来修饰基片形貌。
通过将主刻蚀步骤进一步分为四个分步，即：上述第一至第四主刻蚀步骤，该各个分步通过相互配合，即通过调节各个分步中的上功率、下功率以及工艺时间等参数，来调控基片的形貌、刻蚀高度以及底边宽度，这不仅可以实现针对不同形貌的掩膜均获得理想的基片形貌，而且可以增大工艺窗口，从而可以通过调整各个参数来获得理想的刻蚀高度和底边宽度。
下面对上述第一至第四主刻蚀步骤以及过刻蚀步骤的功能和参数进行详细描述。
具体地，在第一主刻蚀步骤中，惰性气体包括氩气、氦气或者氮气。由于由惰性气体形成的等离子体可以放射出特征射线，这可以提高掩膜的刻蚀选择比，从而为后续获得直边三角形的形貌以及提高刻蚀效率打下基础。优选的，工艺时间的取值范围在1～3min。此外，在本步骤中，采用了较高的腔室压力，并使偏压电源保持关闭状态，以使掩膜的形貌和尺寸保持不变，即，在该第一主刻蚀步骤中，仅是起到提高掩膜的刻蚀选择比的作用，而并未对掩膜进行刻蚀。优选的，腔室压力的取值范围在15～25mT；下功率的取值范围在250～350W；惰性气体的流量的取值范围在45～55sccm。
在第二主刻蚀步骤中，通过采用较高的下功率来修饰掩膜形貌以及调整基片的底边宽度。优选的，下功率的取值范围在400～600W；工艺时间的取值范围在3～6min；上功率的取值范围在1400～2400W；向反应腔室内通入的刻蚀气体包括BCl3、或者BCl3和CHF3的混合气体、或者BCl3和H2的混合气体、或者BCl3、CHF3和H2的混合气体，其中，BCl3和CHF3的混合气体作为刻蚀气体效果最佳，优选的，BCl3的流量的取值范围在60～200sccm；CHF3的流量的取值范围在5～100sccm；腔室压力的取值范围在1.5～5mT。如图4A和4B所示，分别为经第二主刻蚀步骤获得的理论基片形貌的模型图和实际基片形貌的扫描电镜图。对比图4A和4B可知，实际获得的基片形貌与理论基片形貌的模型一致。
在第三主刻蚀步骤中，通过在本步骤的预定工艺时间内按预定规则将下功率由预设的最高功率值降低至最低功率值，来降低拐点高度。所谓拐点，是指随着刻蚀时间的增加，基片表面上的掩膜相对的两个侧壁会朝向彼此横向收缩，导致掩膜的宽度逐渐变窄，这使得基片侧壁因掩膜的横向收缩而出现拐点，并且若使掩膜提前收缩，可使拐点高度降低。通过按预定规则逐渐或分时间段降低下功率，可以逐渐地降低拐点高度，从而可以刻蚀形成较平整的基片侧壁（即，形成的直边三角形的斜边较直）。此外，通过按预定规则逐渐或分时间段降低下功率，还可以有效调整侧壁高度和底边宽度，从而使二者满足工艺要求。
优选的，上述预定规则具体可以为：在本步骤的预定工艺时间内，按分段函数或者线性函数的关系将下功率由预设的最高功率值降低至最低功率值。优选的，最高功率值的取值范围在350～450W；所述最低功率值的取值范围在200～300W。例如，本步骤的预定工艺时间为7.5min，下功率的最高功率值为500W，最低功率值为250W，且自进行第三主刻蚀步骤开始起，每经过1.5min降低一次下功率，共降低四次。优选的，第一次下功率由500W降低至400W；第二次由400W降低至350W；第三次由350W降低至300W；第四次由300W降低至250W。需要说明的是，在将下功率由预设的最高功率值降低至最低功率值的整个过程中，腔室压力、上功率、刻蚀气体的流量等工艺参数均保持不变。优选的，第三主刻蚀步骤所采用的刻蚀气体的种类和流量、腔室压力以及上功率等工艺参数的取值范围可与上述第二主刻蚀步骤的取值范围相同，在此不再重复描述。如图5A和5B所示，分别为经第三主刻蚀步骤获得的理论基片形貌的模型图和实际基片形貌的扫描电镜图。对比图5A和5B可知，实际获得的基片形貌与理论基片形貌的模型一致。
第四主刻蚀步骤通过采用较低的偏压功率，可以减小起物理刻蚀作用的高能离子对沟槽底部的轰击，从而可以减小在沟槽底部形成的凹槽，进而可以提高基片沟槽底部的平整性。此外，第四主刻蚀步骤通过采用较低的下功率，还可以提高基片的刻蚀选择比，从而可以有效调控刻蚀高度。优选的，下功率的取值范围在100～200W。如图6A和6B所示，分别为经第四主刻蚀步骤获得的理论基片形貌的模型图和实际基片形貌的扫描电镜图。对比图6A和6B可知，实际获得的基片形貌与理论基片形貌的模型一致。
需要说明的是，通过实验发现，第二主刻蚀步骤的工艺时间越长，则获得的刻蚀高度和底边宽度就会越小，因此，第二主刻蚀步骤应与第四主刻蚀步骤配合进行，即：若第二主刻蚀步骤的工艺时间较长，则可以适当地延长第四主刻蚀步骤的工艺时间，并降低第四主刻蚀步骤的下功率，以保证能够获得所需的刻蚀高度和底边宽度。此外，还可以根据经第二、第三主刻蚀步骤刻蚀后获得的刻蚀高度设定第四主刻蚀步骤的工艺时间以及下功率，以保证能够获得所需的刻蚀高度和底边宽度。优选的，第四主刻蚀步骤的工艺时间的取值范围在8～12min。
另外，第四主刻蚀步骤所采用的刻蚀气体的种类和流量、腔室压力以及上功率等工艺参数的取值范围可与上述第二、第三主刻蚀步骤的取值范围相同，在此不再重复描述。
在过刻蚀步骤中，刻蚀气体包括BCl3，优选的，过刻蚀步骤相对于主刻蚀步骤采用较高的下功率，用于起到修饰基片形貌的作用，即，调节沟槽侧壁形貌及倾斜角度，以获得理想的基片形貌。优选地，过刻蚀步骤的工艺参数为：BCl3的流量的取值范围在50～70sccm；反应腔室的腔室压力的范围在1.5～4mT；激励电源输出上功率的取值范围在1800～2200W；偏压电源输出下功率的范围在600～800W；刻蚀时间的取值范围在7～10min。如图7A和7B所示，分别为经第四主刻蚀步骤获得的理论基片形貌的模型图和实际基片形貌的扫描电镜图。对比图7A和7B可知，实际获得的基片形貌与理论基片形貌的模型一致。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (6)
1.一种基片刻蚀方法，其特征在于，包括以下步骤：
第一主刻蚀步骤，用于提高掩膜的刻蚀选择比，其中，采用惰性气体作为刻蚀气体；
第二主刻蚀步骤，通过采用高下功率来修饰掩膜形貌以及调整基片的底边宽度，所述下功率的取值范围在400～600W；
第三主刻蚀步骤，通过在本步骤的预定工艺时间内按预定规则将下功率由预设的最高功率值降低至最低功率值，来降低拐点高度，所述预定规则为：在本步骤的预定工艺时间内，按分段函数或者线性函数的关系将下功率由预设的最高功率值降低至最低功率值；所述最高功率值的取值范围在350～450W，所述最低功率值的取值范围在200～300W；所述拐点是指随着刻蚀时间的增加，基片表面上的掩膜相对的两个侧壁会朝向彼此横向收缩，导致掩膜的宽度逐渐变窄，使得基片侧壁因掩膜的横向收缩而出现所述拐点；
第四主刻蚀步骤，通过采用低下功率来提高基片的刻蚀选择比，所述下功率取值范围在100～200W；
过刻蚀步骤，通过采用高下功率来修饰基片形貌。
2.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第二、第三和第四主刻蚀步骤中，向反应腔室内通入的刻蚀气体包括BCl3、或者BCl3和CHF3的混合气体、或者BCl3和H2的混合气体、或者BCl3、CHF3和H2的混合气体。
3.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第一主刻蚀步骤中，所述惰性气体包括氩气、氦气或者氮气。
4.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第一主刻蚀步骤中，工艺时间的取值范围在1～3min。
5.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第二主刻蚀步骤中，工艺时间的取值范围在3～6min。
6.如权利要求1所述的基片刻蚀方法，其特征在于，在所述拐点刚出现或将要出现时停止所述第三主刻蚀步骤，同时开始进行所述第四主刻蚀步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310738381.9A CN104752198B (zh) | 2013-12-29 | 2013-12-29 | 基片刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310738381.9A CN104752198B (zh) | 2013-12-29 | 2013-12-29 | 基片刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752198A CN104752198A (zh) | 2015-07-01 |
| CN104752198B true CN104752198B (zh) | 2017-07-21 |
Family
ID=53591710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310738381.9A Active CN104752198B (zh) | 2013-12-29 | 2013-12-29 | 基片刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752198B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106495087B (zh) * | 2015-09-08 | 2020-04-28 | 北京北方华创微电子装备有限公司 | 二氧化硅基片的刻蚀方法 |
| CN106571295B (zh) * | 2015-10-10 | 2020-03-31 | 北京北方华创微电子装备有限公司 | 制造图形化蓝宝石衬底的方法 |
| CN108321261B (zh) * | 2018-01-05 | 2020-10-30 | 东莞市中图半导体科技有限公司 | 一种图形化蓝宝石衬底的制备方法 |
| CN110867503B (zh) * | 2018-08-28 | 2021-06-08 | 北京北方华创微电子装备有限公司 | 图形化衬底的制作方法、图形化衬底和发光二极管 |
| CN111863591A (zh) * | 2019-04-28 | 2020-10-30 | 北京北方华创微电子装备有限公司 | 一种预清洗方法 |
| CN115881533A (zh) * | 2021-08-12 | 2023-03-31 | 江苏鲁汶仪器股份有限公司 | 一种刻蚀方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797716A (zh) * | 2004-12-22 | 2006-07-05 | 联华电子股份有限公司 | 减少微尘产生的等离子蚀刻方法 |
| CN101111929A (zh) * | 2005-01-28 | 2008-01-23 | 株式会社爱发科 | 电容元件的制造方法以及蚀刻方法 |
| US7446050B2 (en) * | 2003-08-04 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etching and plasma treatment process to improve a gate profile |
| CN101355050A (zh) * | 2007-07-24 | 2009-01-28 | 台湾积体电路制造股份有限公司 | 用于字符线多重平坦化的阶梯式多重回蚀工艺 |
| CN103311092A (zh) * | 2012-03-12 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的刻蚀方法 |
-
2013
- 2013-12-29 CN CN201310738381.9A patent/CN104752198B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446050B2 (en) * | 2003-08-04 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etching and plasma treatment process to improve a gate profile |
| CN1797716A (zh) * | 2004-12-22 | 2006-07-05 | 联华电子股份有限公司 | 减少微尘产生的等离子蚀刻方法 |
| CN101111929A (zh) * | 2005-01-28 | 2008-01-23 | 株式会社爱发科 | 电容元件的制造方法以及蚀刻方法 |
| CN101355050A (zh) * | 2007-07-24 | 2009-01-28 | 台湾积体电路制造股份有限公司 | 用于字符线多重平坦化的阶梯式多重回蚀工艺 |
| CN103311092A (zh) * | 2012-03-12 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752198A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752198B (zh) | 基片刻蚀方法 | |
| CN105514243B (zh) | 一种图形化衬底的方法 | |
| Zhou et al. | Dry etching characteristics of GaN using Cl2/BCl3 inductively coupled plasmas | |
| CN102931071B (zh) | 一种图形化蓝宝石衬底的方法及装置 | |
| EP3836195A1 (en) | Method, substrate and apparatus | |
| CN103915330A (zh) | 基片刻蚀方法 | |
| WO2008005630A2 (en) | Methods for minimizing mask undercuts and notches for plasma processing system | |
| CN110649134B (zh) | 图形化衬底的制作方法、图形化衬底和发光二极管 | |
| CN106571295B (zh) | 制造图形化蓝宝石衬底的方法 | |
| CN104752153A (zh) | 基片刻蚀方法 | |
| CN104752190B (zh) | 基片刻蚀方法 | |
| CN104253035A (zh) | 基片刻蚀方法 | |
| TW201421567A (zh) | 基板蝕刻方法 | |
| CN104952788A (zh) | 一种斜孔刻蚀方法 | |
| CN105513942A (zh) | 刻蚀方法 | |
| CN104752159B (zh) | 基片刻蚀方法 | |
| CN104253017B (zh) | 基片刻蚀方法 | |
| CN105336602A (zh) | 控制多晶硅刻蚀侧壁角度的方法 | |
| CN1851873A (zh) | 一种能够避免微沟槽现象的硅栅刻蚀工艺 | |
| CN105720003B (zh) | 深硅孔刻蚀方法 | |
| CN111725063A (zh) | 半导体衬底的刻蚀方法 | |
| CN110867503B (zh) | 图形化衬底的制作方法、图形化衬底和发光二极管 | |
| CN106711033A (zh) | 衬底刻蚀方法 | |
| CN104064648A (zh) | Ⅲ族化合物衬底的刻蚀方法 | |
| CN103887375B (zh) | 一种pss图形化衬底刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |