CN104253035A - 基片刻蚀方法 - Google Patents

基片刻蚀方法 Download PDF

Info

Publication number
CN104253035A
CN104253035A CN201310262527.7A CN201310262527A CN104253035A CN 104253035 A CN104253035 A CN 104253035A CN 201310262527 A CN201310262527 A CN 201310262527A CN 104253035 A CN104253035 A CN 104253035A
Authority
CN
China
Prior art keywords
substrate
etching
etch step
reaction chamber
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310262527.7A
Other languages
English (en)
Inventor
谢秋实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing NMC Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201310262527.7A priority Critical patent/CN104253035A/zh
Publication of CN104253035A publication Critical patent/CN104253035A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供的基片刻蚀方法，其包括以下步骤：第一刻蚀步骤，向反应腔室通入刻蚀气体和辅助气体，并开启激励电源和偏压电源，以对基片刻蚀预定工艺时间，其中，预定工艺时间为自开始刻蚀至掩膜开始横向收缩的时间段；辅助气体包括碳氟化合物气体；第二刻蚀步骤，停止向反应腔室内通入辅助气体，同时继续向反应腔室通入刻蚀气体，并保持激励电源和偏压电源开启，直至完成预定刻蚀深度。本发明提供的基片刻蚀方法，其不仅可以消除侧壁拐角，以获得理想的基片形貌，而且可以提高生产效率。

Description

基片刻蚀方法
技术领域
本发明涉及微电子技术领域，特别涉及一种基片刻蚀方法。
背景技术
PSS(Patterned Sapp Substrates，图形化蓝宝石衬底)技术是目前普遍采用的一种提高GaN(氮化镓)基LED器件的出光效率的方法。在进行PSS工艺的过程中，其通常在基片上生长干法刻蚀用掩膜，并采用光刻工艺将掩膜刻出图形；然后采用ICP技术刻蚀基片表面，以形成需要的图形，再去除掩膜，并采用外延工艺在刻蚀后的基片表面上生长GaN薄膜。采用ICP技术刻蚀基片表面所获得的理想形貌如图1所示，其剖面形状近似为三角形，且侧壁的弧度小，这有利于后续的外延工艺，从而可以提高外延GaN薄膜的晶体质量。
现有的一种基片刻蚀工艺采用单步刻蚀方法，具体地，向反应腔室内通入BCl3(氯化硼)气体，并开启激励电源和偏压电源，直至完成工艺所需的刻蚀深度。该工艺的典型的工艺参数为：反应腔室的腔室压力的范围在2～5mT；激励功率的范围在1000～2500W；偏压功率的范围在100～700W；BCl3的流量范围在60～200sccm；工艺时间的范围在15～40min。
上述基片刻蚀工艺在实际应用中很难获得剖面为三角形的理想形貌，这是因为：由于该刻蚀工艺主要以物理刻蚀为主，刻蚀离子朝近似45°的方向运动，这使得基片的侧壁形貌在刻蚀过程中会产生下述变化，即：在刻蚀的初始阶段，由于受到掩膜原始侧壁的限制，基片侧壁的垂直度较高；然而，随着工艺时间的增加，掩膜相对的两个侧壁会朝向彼此横向收缩，导致掩膜的宽度逐渐变窄，这使得基片侧壁因掩膜的横向收缩而出现拐角，如图2A和2B所示。
为此，可以将整个刻蚀过程分为主刻蚀步骤和过刻蚀步骤，即，将上述刻蚀工艺作为主刻蚀步骤，并在完成上述刻蚀工艺之后，增加一过刻蚀步骤。具体地，该过刻蚀步骤采用较低的腔室压力和较高的偏压功率，用以提高物理轰击能量，以使基片侧壁的拐角逐渐减小直至消失。该刻蚀工艺的工艺参数为：在主刻蚀步骤中，反应腔室的腔室压力的范围在2～5mT；激励功率的范围在1000～2500W；偏压功率的范围在100～700W；BCl3的流量范围在60～200sccm；工艺时间的范围在15～40min。在过刻蚀步骤中，反应腔室的腔室压力的范围在1.5～3mT；激励功率的范围在1000～2500W；偏压功率的范围在500～800W；BCl3的流量范围在60～100sccm；工艺时间的范围在10～20min。如图3所示，为完成过刻蚀步骤之后获得的基片形貌的剖面图。借助过刻蚀步骤，可以实现对基片的侧壁形貌进行调节，最终获得剖面为三角形的理想形貌。
然而，上述基片刻蚀工艺在实际应用中存在以下问题，即：由于过刻蚀步骤的工艺时间为10～20min，其是主刻蚀步骤的工艺时间(15～40min)的三分之二左右，因此，上述基片刻蚀工艺因增加了过刻蚀步骤而导致工艺效率大大降低，从而造成整个工艺的生产效率降低。而且，在进行过刻蚀步骤的过程中，由于基片上已基本不存在掩膜，导致基片侧壁的高度会在刻蚀过程中逐渐降低，虽然可以通过增加主刻蚀步骤所获得的基片侧壁的高度的方式使基片侧壁的高度在进行后续的过刻蚀步骤时具有一定的余度，但是，这就要求主刻蚀步骤具有更高刻蚀选择比以及更长的工艺时间，从而不仅减小了工艺窗口，而且降低了整个工艺的生产效率。
为了能够在保证生产效率的前提下，消除基片侧壁的拐角，可以应用下述原理，即：在进行主刻蚀步骤的过程中，当掩膜开始横向收缩时会出现侧壁拐角，且该拐角出现的位置越高，过刻蚀步骤越需要更长的工艺时间才能消除侧壁拐角。基于该原理，若能够将掩膜开始收缩的时间点提前，则可以降低拐角在侧壁上出现的位置，从而使过刻蚀步骤采用较短的工艺时间就能够消除拐角。因此，可以在主刻蚀步骤的前段过程中采用较高的偏压功率，以加强离子的轰击力度，从而可以将掩膜开始收缩的时间点提前；并且在掩膜开始收缩时降低偏压功率，直至获得完整的基片形貌。采用上述方法的基片刻蚀工艺的工艺参数为：在主刻蚀步骤中，在掩膜开始收缩之前，反应腔室的腔室压力的范围在2～5mT；激励功率的范围在1000～2500W；偏压功率的范围在400～700W；BCl3的流量范围在60～200sccm；工艺时间的范围在3～10min。在掩膜开始收缩时，偏压功率下降至100～400W；工艺时间的范围在10～25min，其余参数不变。
通过采用上述基片刻蚀方法，可以将过刻蚀步骤的工艺时间缩短至3～8min，即，缩短了大约5min，从而可以提高生产效率。然而，由于上述基片刻蚀方法必须在主刻蚀步骤的前段过程中采用较高的偏压功率，这会导致刻蚀选择比降低，从而造成主刻蚀步骤所获得的基片侧壁的高度较低。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种基片刻蚀方法，其不仅可以消除侧壁拐角，以获得理想的基片形貌，而且可以提高生产效率。
为实现本发明的目的而提供一种基片刻蚀方法，包括以下步骤：
第一刻蚀步骤，向反应腔室通入刻蚀气体和辅助气体，并开启激励电源和偏压电源，以对基片刻蚀预定工艺时间，其中，所述预定工艺时间为自开始刻蚀至掩膜开始横向收缩的时间段；所述辅助气体包括碳氟化合物气体；
第二刻蚀步骤，停止向反应腔室内通入所述辅助气体，同时继续向反应腔室通入刻蚀气体，并保持激励电源和偏压电源开启，直至完成预定刻蚀深度。
优选地，所述碳氟化合物气体包括C4F8、C5F8和C4F6中的一种或多种。
优选地，在所述第一刻蚀步骤中，所述预定工艺时间的范围在5～15min。
优选地，在所述第一、第二刻蚀步骤中，所述刻蚀气体包括氯化硼。
优选地，在所述第一刻蚀步骤中，所述刻蚀气体的流量范围在60～100sccm。
优选地，在所述第一刻蚀步骤中，所述辅助气体的流量范围在5～10sccm。
优选地，在所述第一刻蚀步骤中，所述激励电源输出激励功率的范围在1000～2500W。
优选地，在所述第一刻蚀步骤中，所述反应腔室的腔室压力的范围在1.5～3mT。
优选地，在所述第一、第二刻蚀步骤中，所述偏压电源输出偏压功率的范围在500～800W。
优选地，在所述第二刻蚀步骤中，所述刻蚀气体的流量范围在60～100sccm。
优选地，在所述第二刻蚀步骤中，所述反应腔室的腔室压力的范围在1.5～3mT。
优选地，在所述第二刻蚀步骤中，所述激励电源输出激励功率的范围在1000～2500W。
优选地，在所述第二刻蚀步骤中，工艺时间为5～15min。
本发明具有以下有益效果：
本发明提供的基片刻蚀方法，其第一刻蚀步骤通过在自开始刻蚀至掩膜开始横向收缩的时间段内，在向反应腔室通入刻蚀气体的同时，通入预定流量的作为辅助气体的碳氟化合物气体，由于碳氟化合物气体会在反应腔室内产生含碳聚合物，并沉积在基片侧壁上，这可以起到保护侧壁不被刻蚀的作用，从而可以提高在掩膜开始横向收缩之前的侧壁斜率，以使其与掩膜开始横向收缩之后的侧壁斜率基本一致，进而可以消除侧壁拐角。而且，由于沉积在基片侧壁上的含碳聚合物可以保护侧壁不被刻蚀，这可以提高刻蚀选择比，从而可以提高基片侧壁的高度。
在掩膜开始横向收缩之后，进行第二刻蚀步骤，该刻蚀步骤通过停止向反应腔室通入上述辅助气体，同时继续向反应腔室通入刻蚀气体，并保持激励电源和偏压电源开启，直至完成预定刻蚀深度，可以直接获得剖面为三角形的理想形貌，而无需再借助过刻蚀步骤对基片的侧壁形貌进行调节，从而可以减少工艺时间，进而可以提高工艺效率。
附图说明
图1为采用ICP技术刻蚀基片表面所获得的理想形貌的扫描电镜图；
图2A为现有的一种基片刻蚀方法的刻蚀过程示意图；
图2B为出现拐角的基片侧壁的扫描电镜图；
图3为出现拐角的基片侧壁在进行过刻蚀步骤之后获得的基片侧壁的扫描电镜图；
图4为本发明提供的基片刻蚀方法的流程框图；以及
图5为本发明提供的基片刻蚀方法的刻蚀过程示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的基片刻蚀方法进行详细描述。
图4为本发明提供的基片刻蚀方法的流程框图。请参阅图4，该方法包括以下步骤：
第一刻蚀步骤，向反应腔室通入刻蚀气体和辅助气体，并开启激励电源(例如射频电源)，激励电源向反应腔室施加激励功率，以使反应腔室内的刻蚀气体激发形成等离子体；开启偏压电源，偏压电源向基片施加偏压功率，以对基片刻蚀预定工艺时间。
第二刻蚀步骤，停止向反应腔室内通入辅助气体，同时继续向反应腔室通入刻蚀气体，并保持激励电源和偏压电源开启，直至完成预定刻蚀深度。
在第一刻蚀步骤中，预定工艺时间为自开始刻蚀至掩膜开始横向收缩的时间段，优选地，预定工艺时间的范围在5～15min；刻蚀气体包括BCl3；辅助气体包括氟化物气体，其包括C4F8、C5F8和C4F6中的一种或多种。优选地，第一刻蚀步骤的工艺参数为：刻蚀气体的流量范围在60～100sccm；辅助气体的流量范围在5～10sccm；激励电源输出激励功率的范围在1000～2500W；反应腔室的腔室压力的范围在1.5～3mT；偏压电源输出偏压功率的范围在500～800W。
在第二刻蚀步骤中，刻蚀气体包括BCl3，优选地，第二刻蚀步骤的工艺参数为：刻蚀气体的流量范围在60～100sccm；反应腔室的腔室压力的范围在1.5～3mT；激励电源输出激励功率的范围在1000～2500W；偏压电源输出偏压功率的范围在500～800W；工艺时间为5～15min。
下面结合图5对本发明提供的基片刻蚀方法的原理和效果进行详细描述。具体地，由于在基片的侧壁上出现拐角的原因主要是：侧壁的斜率在掩膜开始横向收缩的前后不同，即，在掩膜开始横向收缩之前的侧壁斜率高于掩膜开始横向收缩之后的侧壁斜率，因此，若在自开始刻蚀至掩膜开始横向收缩的时间段内，能够降低侧壁的斜率，以使其与掩膜开始横向收缩之后的侧壁斜率基本一致，即可消除侧壁拐角。
基于上述原理，本发明提供的基片刻蚀方法，其第一刻蚀步骤通过在自开始刻蚀至掩膜开始横向收缩的时间段内，在向反应腔室通入刻蚀气体的同时，通入作为辅助气体的碳氟化合物气体，由于碳氟化合物气体会在反应腔室内产生含碳聚合物，并沉积在基片侧壁上，这可以起到保护侧壁不被刻蚀的作用，从而可以提高在掩膜开始横向收缩之前的侧壁斜率，并且，通过选择适当的碳氟化合物气体的种类及气体流量，可以使其与掩膜开始横向收缩之后形成的侧壁斜率基本一致，进而可以消除侧壁拐角。而且，由于沉积在基片侧壁上的含碳聚合物可以保护侧壁不被刻蚀，这可以提高刻蚀选择比，从而可以提高基片侧壁的高度。
在掩膜开始横向收缩之后，进行第二刻蚀步骤，该刻蚀步骤通过停止向反应腔室通入上述辅助气体，同时继续向反应腔室通入刻蚀气体，并保持激励电源和偏压电源开启，直至完成预定刻蚀深度，可以直接获得剖面为三角形的理想形貌，而无需再借助过刻蚀步骤对基片的侧壁形貌进行调节，从而可以减少工艺时间，进而可以提高工艺效率。
需要说明的是，在实际应用中，可以通过刻蚀实验的方式设定第一刻蚀步骤的预定工艺时间，即，确定自开始刻蚀至掩膜开始横向收缩的时间段。具体地，可以采用单步刻蚀方法进行刻蚀实验，在实验过程中，首先根据经验预估掩膜开始横向收缩的时间下限；在工艺时间到达该时间下限时，观察此时的基片侧壁是否存在拐角，若是，则继续刻蚀基片一个单位刻蚀时间，然后再观察完成单位刻蚀时间之后的基片侧壁是否存在拐角；重复上述观察和刻蚀的过程直至拐角消失；记录拐角消失的刻蚀时间，即为自开始刻蚀至掩膜开始横向收缩的时间段。上述单位刻蚀时间可以根据ICP设备的刻蚀精度而设定，例如2分钟。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种基片刻蚀方法，其特征在于，包括以下步骤：
第一刻蚀步骤，向反应腔室通入刻蚀气体和辅助气体，并开启激励电源和偏压电源，以对基片刻蚀预定工艺时间，其中，所述预定工艺时间为自开始刻蚀至掩膜开始横向收缩的时间段；所述辅助气体包括碳氟化合物气体；
第二刻蚀步骤，停止向反应腔室内通入所述辅助气体，同时继续向反应腔室通入刻蚀气体，并保持激励电源和偏压电源开启，直至完成预定刻蚀深度。
2.如权利要求1所述的基片刻蚀方法，其特征在于，所述碳氟化合物气体包括C4F8、C5F8和C4F6中的一种或多种。
3.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第一刻蚀步骤中，所述预定工艺时间的范围在5～15min。
4.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第一、第二刻蚀步骤中，所述刻蚀气体包括氯化硼。
5.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第一刻蚀步骤中，所述刻蚀气体的流量范围在60～100sccm。
6.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第一刻蚀步骤中，所述辅助气体的流量范围在5～10sccm。
7.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第一刻蚀步骤中，所述激励电源输出激励功率的范围在1000～2500W。
8.如权利要1所述的基片刻蚀方法，其特征在于，在所述第一刻蚀步骤中，所述反应腔室的腔室压力的范围在1.5～3mT。
9.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第一、第二刻蚀步骤中，所述偏压电源输出偏压功率的范围在500～800W。
10.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第二刻蚀步骤中，所述刻蚀气体的流量范围在60～100sccm。
11.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第二刻蚀步骤中，所述反应腔室的腔室压力的范围在1.5～3mT。
12.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第二刻蚀步骤中，所述激励电源输出激励功率的范围在1000～2500W。
13.如权利要求1所述的基片刻蚀方法，其特征在于，在所述第二刻蚀步骤中，工艺时间为5～15min。
CN201310262527.7A 2013-06-27 2013-06-27 基片刻蚀方法 Pending CN104253035A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310262527.7A CN104253035A (zh) 2013-06-27 2013-06-27 基片刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310262527.7A CN104253035A (zh) 2013-06-27 2013-06-27 基片刻蚀方法

Publications (1)

Publication Number Publication Date
CN104253035A true CN104253035A (zh) 2014-12-31

Family

ID=52187834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310262527.7A Pending CN104253035A (zh) 2013-06-27 2013-06-27 基片刻蚀方法

Country Status (1)

Country Link
CN (1) CN104253035A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504986A (zh) * 2015-09-07 2017-03-15 北京北方微电子基地设备工艺研究中心有限责任公司 一种基片的刻蚀方法
CN106571295A (zh) * 2015-10-10 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 制造图形化蓝宝石衬底的方法
CN106711033A (zh) * 2015-11-17 2017-05-24 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法
CN108091559A (zh) * 2016-11-23 2018-05-29 北京北方华创微电子装备有限公司 一种蓝宝石衬底的刻蚀方法
CN111968912A (zh) * 2020-08-24 2020-11-20 北京北方华创微电子装备有限公司 一种聚酰亚胺刻蚀方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN101202217A (zh) * 2006-12-14 2008-06-18 上海华虹Nec电子有限公司 射频器件薄介电质电容的刻蚀方法
CN101521158A (zh) * 2008-02-29 2009-09-02 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN102024696A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 开口及其形成方法
US20110237083A1 (en) * 2010-03-26 2011-09-29 Tokyo Electron Limited Substrate processing method
CN102931071A (zh) * 2011-08-08 2013-02-13 北京北方微电子基地设备工艺研究中心有限责任公司 一种图形化蓝宝石衬底的方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN101202217A (zh) * 2006-12-14 2008-06-18 上海华虹Nec电子有限公司 射频器件薄介电质电容的刻蚀方法
CN101521158A (zh) * 2008-02-29 2009-09-02 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN102024696A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 开口及其形成方法
US20110237083A1 (en) * 2010-03-26 2011-09-29 Tokyo Electron Limited Substrate processing method
CN102931071A (zh) * 2011-08-08 2013-02-13 北京北方微电子基地设备工艺研究中心有限责任公司 一种图形化蓝宝石衬底的方法及装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504986A (zh) * 2015-09-07 2017-03-15 北京北方微电子基地设备工艺研究中心有限责任公司 一种基片的刻蚀方法
CN106504986B (zh) * 2015-09-07 2020-01-03 北京北方华创微电子装备有限公司 一种基片的刻蚀方法
CN106571295A (zh) * 2015-10-10 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 制造图形化蓝宝石衬底的方法
CN106571295B (zh) * 2015-10-10 2020-03-31 北京北方华创微电子装备有限公司 制造图形化蓝宝石衬底的方法
CN106711033A (zh) * 2015-11-17 2017-05-24 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法
CN106711033B (zh) * 2015-11-17 2020-07-17 北京北方华创微电子装备有限公司 衬底刻蚀方法
CN108091559A (zh) * 2016-11-23 2018-05-29 北京北方华创微电子装备有限公司 一种蓝宝石衬底的刻蚀方法
CN108091559B (zh) * 2016-11-23 2020-08-21 北京北方华创微电子装备有限公司 一种蓝宝石衬底的刻蚀方法
CN111968912A (zh) * 2020-08-24 2020-11-20 北京北方华创微电子装备有限公司 一种聚酰亚胺刻蚀方法

Similar Documents

Publication Publication Date Title
CN102931071B (zh) 一种图形化蓝宝石衬底的方法及装置
CN104253035A (zh) 基片刻蚀方法
KR101399181B1 (ko) 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법
CN105514243B (zh) 一种图形化衬底的方法
Shields et al. Fabrication and properties of etched GaN nanorods
US20120270404A1 (en) Methods for etching through-silicon vias with tunable profile angles
CN103915330A (zh) 基片刻蚀方法
CN104752198B (zh) 基片刻蚀方法
CN106571295B (zh) 制造图形化蓝宝石衬底的方法
CN117334574A (zh) 含铟化合物半导体的后处理
Kao et al. Study of dry etching for GaN and InGaN-based laser structure using inductively coupled plasma reactive ion etching
CN104752190A (zh) 基片刻蚀方法
CN103701037A (zh) 氮化镓激光器腔面的制作方法
CN103854992A (zh) 基片刻蚀方法
CN105097494B (zh) 刻蚀方法
CN104901160A (zh) 分布反馈激光器中基于纳米压印光栅干法刻蚀的方法
CN104752159B (zh) 基片刻蚀方法
CN104253017B (zh) 基片刻蚀方法
JP2006093660A (ja) プラズマエッチング法
CN106711033B (zh) 衬底刻蚀方法
CN105336659B (zh) 氮化镓基led芯片的隔离槽刻蚀方法
CN104064648A (zh) Ⅲ族化合物衬底的刻蚀方法
JP2005150404A (ja) 化合物半導体から構成される多層膜のドライエッチング方法
CN105355550B (zh) Iii族氮化物低损伤刻蚀方法
CN105676588A (zh) 衬底刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20141231

RJ01 Rejection of invention patent application after publication