CN104718623A - 半导体装置及其制造装置 - Google Patents

半导体装置及其制造装置 Download PDF

Info

Publication number
CN104718623A
CN104718623A CN201280076428.3A CN201280076428A CN104718623A CN 104718623 A CN104718623 A CN 104718623A CN 201280076428 A CN201280076428 A CN 201280076428A CN 104718623 A CN104718623 A CN 104718623A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor device
magnetic field
trench gate
relative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280076428.3A
Other languages
English (en)
Inventor
黑川雄斗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104718623A publication Critical patent/CN104718623A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本说明书所公开的半导体装置具备：半导体基板；多个沟槽栅，其在第一方向上延伸，并且在与第一方向正交的第二方向上以隔开间隔的方式而配置。多个沟槽栅具有：第一部分，其在半导体基板的表面上开口；第二部分，其从第一部分起在相对于半导体基板的深度方向而向第二方向的正方向倾斜的方向上延伸；第三部分，其从第一部分起在相对于半导体基板的深度方向而向第二方向的负方向倾斜的方向上延伸。

Description

半导体装置及其制造装置
技术领域
本说明书中记载的技术涉及一种半导体装置及其制造装置。
背景技术
在沟槽栅型的半导体装置中，通过以使相邻的沟槽栅的间隔变窄的方式来配置多个沟槽栅，从而能够降低半导体装置的导通电压。然而，由于在沟槽栅之间的区域内，半导体基板与表面电极相接，因此当使相邻的沟槽栅的间隔变窄时，半导体基板与表面电极之间的接触面积将变小。其结果为，可能产生半导体基板与表面电极之间的接触电阻变大等课题。因此，在日本国特许公开公报2006-324488号(专利文献1)中，通过仅将沟槽栅的底部的宽度扩大，从而使相邻的沟槽栅的底部的间隔变窄。
在先技术文献
专利文献
专利文献1：日本特开2006-324488号公报
发明内容
发明所要解决的课题
在如日本国特许公开公报2006-324488号中所记载的那样，仅将沟槽栅的底部的宽度扩大的情况下，可能产生如下的课题。第一，为了形成仅底部较宽的形状的沟槽而使工序变多且复杂化。第二，在向沟槽内填充栅电极时，在宽度较宽的底部容易在栅电极中产生空隙。由于当在栅电极中包含空隙时，会成为在之后的热处理工序中向半导体基板施加压力的原因，因此会产生结晶缺陷，从而容易发生漏电。
用于解决课题的方法
本说明书所公开的半导体装置具备：半导体基板；多个沟槽栅，其在第一方向上延伸，并且在与第一方向正交的第二方向上以隔开间隔的方式而配置。多个沟槽栅具有：第一部分，其在半导体基板的表面上开口；第二部分，其从第一部分起在相对于半导体基板的深度方向而向第二方向的正方向倾斜的方向上延伸；第三部分，其从第一部分起在相对于半导体基板的深度方向而向第二方向的负方向倾斜的方向上延伸。
在上述的半导体装置中，多个沟槽栅各自具有在半导体基板的表面上开口的第一部分、从第一部分起在相对于半导体基板的深度方向而分别向第二方向的正方向及负方向倾斜的方向上延伸的第二部分及第三部分。由于一个沟槽栅的第二部分和与该沟槽栅相邻的另一个沟槽栅的第三部分沿着半导体基板的深度方向而向相互靠近的方向延伸，因此在相邻的沟槽栅中，能够使如下两种情况同时成立，即，确保相邻的沟槽栅的第一部分的间隔足够宽的情况和使第二部分与第三部分的间隔变窄的情况。由于第二部分和第三部分能够设为与现有的沿着半导体基板的深度方向而延伸的沟槽相同的形状，因此制造工序简易，并且也不易在栅电极中产生空隙。
优选为，第二部分相对于半导体基板的深度方向的倾斜角与第三部分相对于半导体基板的深度方向的倾斜角相等。
优选为，半导体基板具备第一导电型的漂移层和相对于漂移层而被设置于半导体基板的表面侧的第二导电型的体层，体层存在于第一部分与第二部分及第三部分的连接位置的下方。
此外，本说明书公开了对上述的半导体装置的制造较为有用的半导体装置的制造装置。该制造装置具备：腔室；载置台，其被设置于腔室内并载置半导体基板；产生器，其在腔室内产生蚀刻离子；磁场产生器，其在腔室内向蚀刻离子施加磁场；驱动机构，其能够对磁场产生器相对于载置台的位置进行调节从而对磁场的方向进行调节。
附图说明
图1为实施例1所涉及的半导体装置的剖视图。
图2为概念地表示图1的半导体装置的载流子浓度分布的图。
图3为对实施例1的半导体装置的制造方法进行说明的图。
图4为对实施例1的半导体装置的制造方法进行说明的图。
图5为对实施例1的半导体装置的制造方法进行说明的图。
图6为对实施例1的半导体装置的制造方法进行说明的图。
图7为对实施例1的半导体装置的制造方法进行说明的图。
图8为对实施例1的半导体装置的制造方法进行说明的图。
图9为概念地表示用于对实施例1的半导体装置进行制造的装置的图。
图10为概念地表示用于对实施例1的半导体装置进行制造的装置的图。
图11为现有的半导体装置的剖视图。
图12为概念地表示图11的半导体装置的载流子浓度分布的图。
具体实施方式
虽然本说明书所涉及的半导体装置只要具备沟槽栅，则不被特别地限定，但可列举出，例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极性晶体管)、MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)、二极管等。
实施例1
如图1所示，半导体装置10具备半导体基板100、沟槽栅150、表面电极131和背面电极132。在半导体基板100中形成有IGBT。
半导体基板100具备p型的集电层101、被设置于集电层101的表面上的n型的缓冲层103、被设置于缓冲层103的表面上的n型的漂移层105、被设置于漂移层105的表面上的p型的体层107、被设置于体层107的表面上的n型的发射层109以及p型的体接触层111。集电层101被设置于半导体基板100的背面且与背面电极132接触。发射层109以及体接触层111被设置于半导体基板100的表面且与表面电极131接触。
多个沟槽栅150被形成于，从半导体基板100的表面起直至与体层107和漂移层105的边界相比较深的位置为止的区域内。多个沟槽栅150的长边方向在第一方向(y方向)上延伸，并且多个沟槽栅150在第二方向(x方向)上以隔开间隔的方式而配置。
沟槽栅150具有：第一部分152，其在半导体基板100的表面上开口；第二部分151，其从第一部分152起在相对于半导体基板100的深度方向(z方向)而在x轴的正方向上具有角度的第三方向上延伸；第三部分153，其从第一部分152起在相对于z方向而在x轴的负方向上具有角度的第四方向上延伸。第一部分152从半导体基板100的表面起沿着z方向而大致呈直线状地延伸至体层107内，并且在体层107内分叉为第二部分151和第三部分153。第二部分151和第三部分153从在体层107内相互分叉的位置起呈直线状地延伸至达到漂移层105内的相同深度的位置。第三方向和z方向所形成的角的角度与第四方向和z方向所形成的角的角度相等。另外，虽然第三方向及第四方向与z方向所形成的角的角度能够根据半导体装置10的沟槽间距(第一部分152)的间隔和体层107的厚度等而进行适当调节，但是优选为大于0°且小于等于45°。
在半导体基板100的表面上以覆盖第一部分152的方式而设置有绝缘层155。通过绝缘层155而使栅电极151c、153c与表面电极131绝缘。
第二部分151具备：沟槽151a；栅绝缘膜151b，其被形成在沟槽151a的内壁面上；栅电极151c，其以与栅绝缘膜151b相接的方式而被填充于沟槽151a内。第三部分153具备：沟槽153a；栅绝缘膜153b，其被形成在沟槽153a的内壁面上；栅电极153c，其以与栅绝缘膜153b相接的方式而被填充于沟槽153a内。另外，沟槽151a、153a和栅绝缘膜151b、153b及栅电极151c、153c延伸至第一部分152并到达半导体基板100的表面。
第三方向和第四方向为关于yz平面相互对称的方向，并且第二部分151和第三部分153的形状及大小大致相同。即，第二部分151和第三部分153关于穿过沟槽栅150的x方向的中央位置的yz平面处于大致对称的关系。
沟槽151a和沟槽153a在沟槽栅150的x轴方向的中央位置处连接。沟槽151a与沟槽153a的连接位置处于体层107内，并且在沟槽151a与沟槽153a之间存在有体层107及漂移层105。栅绝缘膜151b和栅绝缘膜153b通过一个绝缘膜而形成。栅电极151c和栅电极153c通过一个多晶硅层而形成，并在半导体基板100的表面侧成为一体。
例如，如图1所示，在使表面电极131接地，将背面电极132置为正电位，并将栅电极151c、153c置为正电位时，在半导体装置10中，电流将从背面电极132侧向表面电极131侧流通。
图2图示了半导体装置10的载流子浓度分布。纵轴表示半导体基板100的深度方向的位置。A1为体层107的上端的位置，B1为体层107与漂移层105的边界的位置，C1为漂移层105与缓冲层103的边界的位置，D1为缓冲层103与集电层101的边界的位置。
为了进行比较，图12中图示了图11所示的现有的半导体装置70中的载流子浓度分布。如图11所示，半导体装置70具有在半导体基板700的深度方向上延伸的沟槽栅750。沟槽栅750具备：沟槽750a；栅绝缘膜750b，其被形成于沟槽750a的内壁面上；栅电极750c，其以与栅绝缘膜750b相接的方式而被填充于沟槽750a内。由于其他的结构与图1所示的半导体装置10相同，因此将半导体装置10的100号列的参照编号换为700号列，并省略说明。
如图12所示，在现有的半导体装置70中，从半导体基板700的表面起到体层707与漂移层705的边界为止，载流子浓度均等地降低。因此，体层707层的附近的漂移层705中的载流子浓度较低。
与此相对，在实施例1所涉及的半导体装置10中，沟槽栅150具有在x方向上相互向相反方向延伸的第二部分151和第三部分153。因此，从半导体基板100的表面趋向沟槽栅150的底部所处的漂移层705的表面附近，相邻的沟槽栅150之间的距离逐渐变窄。因此，如图2所示，虽然半导体装置10的载流子浓度从半导体基板100的表面趋向深度方向而逐渐地变低，但是在与体层107和漂移层105之间的边界相比较浅的位置处，载流子浓度的下降暂时停止。而且，载流子浓度逐渐升高直至到达漂移层105的位置为止。因此，在半导体装置10中，体层107的附近的漂移层105中的载流子浓度变高，从而可降低导通电阻。
参照图3～10对半导体装置10的制造方法及制造装置进行说明。首先，如图3所示，准备半导体基板500。半导体基板500从背面侧起依次地层叠有成为集电层101的p层501、成为漂移层105的n层505、成为体层107的p层507，而且，在p层507的表面上形成有成为发射层109的n层509和成为体接触层111的p层511。在半导体基板500的表面上形成有，在形成沟槽栅150的区域开口的氧化膜的掩膜590。当在该状态下,如图3所示那样沿着沟槽栅150的第二部分151所延伸的第三方向照射蚀刻离子时,如图4所示,能够在半导体基板500上形成在第三方向上延伸的沟槽551a。
接下来，如图4所示，沿着第四方向而向半导体基板500照射蚀刻离子。由此，如图5所示，能够在半导体基板500上形成在第四方向上延伸的沟槽553a。能够在半导体基板500上形成具有一个开口部并且底部分叉而在两个方向上延伸的沟槽。
在此，利用图9、图10对在第三方向或第四方向上向半导体基板500照射蚀刻离子的方法及装置的一个示例进行说明。如图9所示，用于蚀刻的装置8具有：腔室(未图示)；产生器810，其在腔室内产生蚀刻离子；磁场产生器821，其施加磁场从而对蚀刻离子进行加速；载置台823；驱动机构850，其能够对磁场产生器821相对于载置台823的位置进行调节。载置台823与RF电源连接。能够在载置台823上载置实施蚀刻处理的半导体基板830。
磁场产生器821为一个圆筒状的线圈，在图9中图示了沿着圆筒形状的长边方向的截面。驱动机构850能够使磁场产生器821在腔室内绕大致圆形的轨道824的中心而进行旋转移动轨道824表示磁场产生器821的线圈部分可移动的轨道。驱动机构850能够从腔室外进行操作，从而能够在不因开放腔室等而使腔室内的气氛发生改变的方式，使磁场产生器821进行旋转移动。磁场产生器821能够使沿着该圆筒状的中心轴的方向的磁场产生。如图9所示，能够通过以使磁场产生器821的中心轴的方向成为沟槽栅150的第二部分151所延伸的第三方向的方式来对磁场产生器821相对于载置台823的角度进行调节，从而在腔室内产生第三方向的磁场。由产生器810所产生的蚀刻离子841通过磁场产生器821所施加的第三方向的磁场而成为被定向于第三方向的蚀刻离子843，并向半导体基板830被照射。由此，如图3所示，能够向半导体基板500照射第三方向的蚀刻离子。
在向第三方向照射了蚀刻离子之后，使磁场产生器821沿着轨道824进行旋转移动。能够在不将腔室内开放的条件下使磁场产生器821在腔室内沿着轨道824进行旋转。如图10所示，驱动机构850以使磁场产生器821的中心轴的方向成为沟槽栅150的第三部分所延伸的第四方向的方式来对磁场产生器821相对于载置台823的角度进行调节。由此，磁场产生器821能够在腔室内产生第四方向的磁场。由产生器810所产生的蚀刻离子841通过磁场产生器821所施加的第四方向的磁场而成为被定向于第四方向的蚀刻离子842，并向半导体基板830被照射。由此，如图4所示，能够向半导体基板500照射第四方向的蚀刻离子。
如图6所示，对图5的半导体基板500实施表面氧化处理，从而在沟槽551a、553a的内部形成栅绝缘膜551b、553b。栅绝缘膜551b、553b作为一个绝缘膜而一体地被形成。
接下来，如图7所示，对成为栅电极151c、153c的多晶硅层551进行成膜。多晶硅层551以被栅绝缘膜551b、553b覆盖的状态而被填充于沟槽551a、553a内，并且多晶硅层551的一部分被堆积于半导体基板500的表面上。由于沟槽551a、553a从半导体基板500的表面的开口部起分别沿着第三方向、第四方向而呈直线状地延伸，因此多晶硅层551在不包含空隙的条件下，容易地被填充于沟槽551a、553a内。
接下来，如图8所示，通过蚀刻等对半导体基板500的表面的多晶硅层551进行去除。而且，通过形成图1所示的表面绝缘膜155、表面电极131、背面电极132等，从而能够形成半导体装置10。
如上所述，根据半导体装置10，多个沟槽栅150各自具有在半导体基板的表面上开口的第一部分152、从第一部分152起分别在第三方方向及第四方向上延伸的第二部分151及第三部分153。第三方向为相对于半导体基板100的深度方向(z方向)而在第二方向的正方向(x轴的正方向)上具有角度的方向，第四方向为相对于半导体基板100的深度方向(z方向)而在负方向(x轴的负方向)上具有角度的方向。一个沟槽栅150的第二部分151和与该沟槽栅150相邻的其他沟槽栅150的第三分部153沿着半导体基板100的深度方向而向相互靠近的方向延伸。因此，在相邻的沟槽栅150中，能够使如下两种情况同时实现，即，确保沟槽栅150的第一部分152的间隔充分大的情况，和将第二部分与第三部分的间隔变窄的情况。另外，虽然第一部分152从半导体基板100的表面起沿着Z方向而大致呈直线状地延伸至体层107内，但是并不限定于这种形状。例如，也可以为具有如下形状的第一部分，即，在x轴的正方向侧与第二部分151同样地倾斜，且在x轴的负方向侧与第三部分153同样地倾斜，并且沟槽宽度(x方向上的宽度)从z轴的负方向侧趋向正方向侧而逐渐变窄的形状。
此外，第二部分151和第三部分153的形状以及大小大致相同，并且相对于穿过沟槽栅150的x方向的中央位置的yz平面而向互为反向且呈相同倾斜角的方向延伸。由于从第一部分152分叉的第二部分151和第三部分153成对，并且关于yz平面对称，因此即使是半导体装置10的导通时的电流路径，在第二部分151侧和第三部分153侧也成为大致相同的长度，从而不会在电流路径中产生不均匀。例如，在沟槽栅150分叉为三个，并且在第二部分151与第三部分153之间还具备沿着z轴的负方向延伸的中央部分的情况下，该中央部分的电流路径的长度与第二部分151和第三部分153的电流路径的长度不同。当在电流路径中存在不均匀时，存在大电流在电流更容易流通的路径内流通，而成为元件破坏的原因的情况。由于半导体装置100不会在电流路径中产生不均匀，因此不易引起元件破坏。
此外，在半导体装置10中，体层107存在于第一部分152与第二部分151及第三部分153的连接位置的下方。因此，在半导体装置10导通时，第二部分151以及第三部分153的连接位置的下方的载流子会迅速被排出。由此，之后再次将半导体装置10接通时的导通电压会比较稳定。
此外，第二部分151和第三部分153各自的形状能够设为与像现有的半导体装置700这样的在半导体基板700的深度方向上延伸的沟槽栅750相同地，沿着一个方向而呈直线状地延伸的形状。因此，制造工序简易，并且能够使栅电极151c、151c在不包含空隙的条件下被填充于沟槽151a、153a内。
此外，在半导体装置10的制造工序中，若使用装置8，则能够容易对可动式磁场产生器821所产生的磁场的方向进行调节，从而能够容易对蚀刻离子的照射角度进行调节。因此，能够在半导体装置10的制造工序中，容易地在半导体基板500上形成在第三方向、第四方向上延伸的沟槽551a、553a。
以上虽然对本发明的实施例进行了详细说明，但这些仅为示例，并不是对权利要求书进行限定的内容。权利要求书所记载的技术中包括对以上所例示的具体示例进行各种改变、变更的内容。
本说明书或附图中所说明的技术要素为通过单独或各种组合来发挥技术上的有用性的内容，并不被限定于申请时权利要求所记载的组合。此外，本说明书或者附图所例示的技术为可同时达成多个目的的技术，且达成上述目的中的一个目的本身也具有技术上的有用性。

Claims (4)

1.一种半导体装置，具备：
半导体基板；
多个沟槽栅，其在第一方向上延伸，并且在与第一方向正交的第二方向上以隔开间隔的方式而配置；
多个沟槽栅具有：
第一部分，其在半导体基板的表面上开口；
第二部分，其从第一部分起在相对于半导体基板的深度方向而向第二方向的正方向倾斜的方向上延伸；
第三部分，其从第一部分起在相对于半导体基板的深度方向而向第二方向的负方向倾斜的方向上延伸。
2.如权利要求1所述的半导体装置，其中，
第二部分相对于半导体基板的深度方向的倾斜角与第三部分相对于半导体基板的深度方向的倾斜角相等。
3.如权利要求1或2所述的半导体装置，其中，
半导体基板具备第一导电型的漂移层和相对于漂移层而被设置于半导体基板的表面侧的第二导电型的体层，
体层存在于第一部分与第二部分及第三部分的连接位置的下方。
4.一种半导体装置的制造装置，其为权利要求1至3中的任意一项所述的半导体装置的制造装置，并具备：
腔室；
载置台，其被设置于腔室内，并载置半导体基板；
产生器，其在腔室内产生蚀刻离子；
磁场产生器，其在腔室内向蚀刻离子施加磁场；
驱动机构，其能够对磁场产生器相对于载置台的位置进行调节从而对磁场的方向进行调节。
CN201280076428.3A 2012-10-15 2012-10-15 半导体装置及其制造装置 Pending CN104718623A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/076599 WO2014061075A1 (ja) 2012-10-15 2012-10-15 半導体装置およびその製造装置

Publications (1)

Publication Number Publication Date
CN104718623A true CN104718623A (zh) 2015-06-17

Family

ID=50487665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280076428.3A Pending CN104718623A (zh) 2012-10-15 2012-10-15 半导体装置及其制造装置

Country Status (5)

Country Link
US (1) US9356107B2 (zh)
JP (1) JP5800097B2 (zh)
CN (1) CN104718623A (zh)
DE (1) DE112012007020T5 (zh)
WO (1) WO2014061075A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566553A (zh) * 2022-02-21 2022-05-31 先之科半导体科技(东莞)有限公司 一种大功率防击穿的肖特基二极管

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6453634B2 (ja) 2014-12-10 2019-01-16 トヨタ自動車株式会社 半導体装置
JP6973510B2 (ja) 2018-01-17 2021-12-01 富士電機株式会社 半導体装置
DE102018211825A1 (de) * 2018-07-17 2020-01-23 Robert Bosch Gmbh Vertikaler Leistungstransistor und Verfahren zur Herstellung des vertikalen Leistungstransistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273849A (ja) * 2003-03-10 2004-09-30 Toyota Motor Corp 電力用半導体装置およびその製造方法
CN1650437A (zh) * 2002-05-03 2005-08-03 快捷半导体有限公司 带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术
JP2006324488A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
US20080265427A1 (en) * 2007-04-30 2008-10-30 Franz Hirler Anchoring Structure and Intermeshing Structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285853B2 (ja) 1999-09-08 2009-06-24 東京エレクトロン株式会社 処理方法
JP4979309B2 (ja) * 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
JP2011055017A (ja) * 2010-12-17 2011-03-17 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650437A (zh) * 2002-05-03 2005-08-03 快捷半导体有限公司 带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术
JP2004273849A (ja) * 2003-03-10 2004-09-30 Toyota Motor Corp 電力用半導体装置およびその製造方法
JP2006324488A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
US20080265427A1 (en) * 2007-04-30 2008-10-30 Franz Hirler Anchoring Structure and Intermeshing Structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566553A (zh) * 2022-02-21 2022-05-31 先之科半导体科技(东莞)有限公司 一种大功率防击穿的肖特基二极管

Also Published As

Publication number Publication date
JPWO2014061075A1 (ja) 2016-09-05
WO2014061075A1 (ja) 2014-04-24
US9356107B2 (en) 2016-05-31
JP5800097B2 (ja) 2015-10-28
US20150243749A1 (en) 2015-08-27
DE112012007020T5 (de) 2015-07-09

Similar Documents

Publication Publication Date Title
KR102335772B1 (ko) 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
US8748982B2 (en) High breakdown voltage semiconductor device
JP5630114B2 (ja) 炭化珪素半導体装置
RU2562934C1 (ru) Полупроводниковое устройство
CN104347722B (zh) 功率半导体器件和方法
US10229881B2 (en) Layer structure including diffusion barrier layer and method of manufacturing the same
CN104241207B (zh) 半导体及其制造方法
JP2010135791A (ja) 半導体素子及びその製造方法
US9318590B2 (en) IGBT using trench gate electrode
CN102299172A (zh) 功率用半导体装置
CN104718623A (zh) 半导体装置及其制造装置
US20180166543A1 (en) Semiconductor Device and a Method for Manufacturing a Semiconductor Device
CN111384168A (zh) 沟槽mosfet和沟槽mosfet的制造方法
US10546933B2 (en) Switching element and method of manufacturing the same
CN105027311A (zh) 具有缩小底电极的电阻性存储器单元
CN105762147A (zh) 一种半导体功率器件版图
TW201423949A (zh) 半導體設備之先進法拉第屏蔽
US10115811B2 (en) Vertical channel semiconductor device with a reduced saturation voltage
CN102376750B (zh) 边缘端接区
WO2019133288A1 (en) Recessed access devices and dram constructions
CN108511341A (zh) 屏蔽栅沟槽功率器件及其制造方法
TWI487115B (zh) 溝渠式功率元件及其製造方法
KR102283496B1 (ko) 다수의 주입층들을 갖는 고-전압 전계-효과 트랜지스터
WO2014109188A1 (ja) 電力用半導体装置
CN105493289A (zh) 用于制造绝缘栅双极晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170524

AD01 Patent right deemed abandoned