CN104685481A - 集成电路的光互连 - Google Patents
集成电路的光互连 Download PDFInfo
- Publication number
- CN104685481A CN104685481A CN201380051628.8A CN201380051628A CN104685481A CN 104685481 A CN104685481 A CN 104685481A CN 201380051628 A CN201380051628 A CN 201380051628A CN 104685481 A CN104685481 A CN 104685481A
- Authority
- CN
- China
- Prior art keywords
- electric conductor
- group
- integrated circuit
- intermediary layer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
- H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
一种***(200)包括定位在集成电路(204)与***背板(208)之间的中介层(214)。电/光收发器(224)被耦合到中介层(214),其中电/光收发器(224)将电信号转换为光信号。中介层(214)包括电耦合到集成电路(204)上的非输入/输出(I/O)电连接器(210)的第一组电导体(212),并且其中第一组电导体(212)穿过中介层(214)将集成电路(204)上的非I/O电连接器(210)直接连接到***背板(208)。中介层(214)进一步包括电耦合到集成电路(204)上的输入/输出(I/O)电连接器(218)的第二组电导体(220),其中第二组电导体(220)穿过中介层(214)到电/光收发器(224)以将来自集成电路(204)的电I/O信号转换为光I/O信号。
Description
技术领域
本公开涉及计算硬件的领域,并且具体地涉及计算硬件中的集成电路。更加具体地,本公开涉及将来自集成电路的电输入/输出信号转换为光输入/输出信号。
背景技术
集成电路是由光刻、溅射等的组合以形成电子电路而产生的电子电路。该电子电路可以包括电阻器、晶体管、二极管以及共同地执行一种或者多种类型的功能的其他电子部件。一种类型的专门的集成电路是微处理器,其通过包括单个芯片上的输入/输出连接、处理单元、存储器等的组合来提供计算机的在单个集成电路上的中央处理器(CPU)的功能。另一类型的专门的集成电路是现场可编程门阵列,其是在制造之后是可编程的以产生自定义配置的电路的半导体装置。
发明内容
在一个实施例中,一种***包括定位在集成电路与***背板之间的中介层(interposer)。电/光收发器被耦合到中介层,其中电/光收发器将电信号转换为光信号。中介层包括电耦合到集成电路上的非输入/输出(I/O)电连接器的第一组电导体,并且其中第一组电导体穿过中介层将集成电路上的非I/O电连接器直接连接到***背板。中介层进一步包括电耦合到集成电路上的输入/输出(I/O)电连接器的第二组电导体,其中第二组电导体穿过中介层到电/光收发器以将来自集成电路的电I/O信号转换成光I/O信号。
在一个实施例中,一种硬件描述语言(HDL)设计结构被编码在机器可读数据存储介质上。HDL设计结构包括当在计算机辅助设计***中处理时生成***的机器可执行表示的元件。***包括定位在集成电路与***背板之间的中介层。电/光收发器被耦合到中介层,其中电/光收发器将电信号转换为光信号。中介层包括电耦合到集成电路上的非输入/输出(I/O)电连接器的第一组电导体,并且其中第一组电导体穿过中介层将集成电路上的非I/O电连接器直接连接到***背板。中介层进一步包括电耦合到集成电路上的输入/输出(I/O)电连接器的第二组电导体,其中第二组电导体穿过中介层到电/光收发器以将来自集成电路的电I/O信号转换成光I/O信号。
在一个实施例中,一种***包括:服务器机箱;安装在服务器机箱中的服务器刀片,其中服务器刀片包括集成电路和***背板;定位在集成电路与***背板之间的中介层;耦合到中介层的电/光收发器,其中电/光收发器将电信号转换为光信号;在中介层中的第一组电导体,其中第一组电导体被电耦合到集成电路上的非输入/输出(I/O)电连接器,并且其中第一电导体组穿过中介层将集成电路上的非I/O电连接器直接连接到***背板;中介层中的第二组电导体,其中第二组电导体被电耦合到集成电路上的输入/输出(I/O)电连接器,并且其中第二组电导体穿过中介层到电/光收发器以将来自集成电路的电I/O信号转换成光I/O信号;耦合到电/光收发器的输出的多光学波导(poly-optical wave guide);以及安装在服务器机箱的背板上的光接收器,其中光I/O信号穿过多光学波导到光接收器。
本发明的以上以及附加的目的、特征和优点在以下详细书面描述中将变得明显。
附图说明
发明本身,以及优选的使用模式、进一步的目标及其优点当结合附图阅读时通过参考说明性实施例的以下详细描述将得到最好的理解,在附图中:
图1描绘了其中本发明可以被实现和/或利用的示例性物理计算机;
图2图示了根据本发明的一个实施例的新型中介层;
图3描绘了图2中给出的中介层的附加细节;以及
图4是在示例性的图2至图3中描绘的目前描述的***的半导体设计、制造和/或测试中使用的设计过程的流程图。
具体实施方式
现在参考图1,描绘了示例性计算机100的框图,可以与示例性计算机100一起或者在示例性计算机100中利用本发明。计算机100包括耦合到***总线106的处理器单元104。驱动/支持显示器110的视频适配器108也被耦合到***总线106。***总线106经由总线桥112耦合到输入/输出(I/O)总线114。I/O接口116被耦合到I/O总线114。I/O接口承担与包括键盘118、鼠标120、只读光盘存储器(CD-ROM)驱动器122和闪存驱动器126的各种I/O设备的通信。连接到I/O接口116的端口的格式可以是对于计算机架构领域技术人员已知的任何端口,包括但不限于通用串行总线(USB)端口。
计算机100能够使用耦合到***总线106的网络接口130与服务器150经由网络128通信。网络128可以是诸如因特网之类的外部网络,或者诸如以太网或者虚拟私人网络(VPN)之类的内部网络。服务器150在架构上可以以针对计算机100所描绘的方式被配置。
硬盘驱动器接口132也被耦合到***总线106。硬盘驱动器接口132与硬盘驱动器134连接。在一个实施例中,硬盘驱动器134居于也被耦合到***总线106的***存储器136中。***存储器136被定义为计算机100中的最低层的易失性存储器。该易失性存储器可以包括附加的高层的易失性存储器(未示出),包括但不限于,高速缓存存储器、寄存器和缓冲器。居于***存储器136中的代码包括操作***(OS)138和应用程序144。
OS 138包括壳(shell)140,用于提供对诸如应用程序144之类的资源的透明用户访问。通常,壳140(如其在中被称作的-UNIX为开放群组(The Open Group)在美国和其他国家的注册商标),在中也被称为命令处理器(WINDOWS是微软公司在美国和其他国家的注册商标),是提供解释器和用户与操作***之间的接口的程序,并且通常是操作***软件层级的最高层并用作命令解释器。因此,壳140提供***提示符,解释由键盘118、鼠标120或其他用户输入介质输入的命令,并且向操作***(例如,内核142)的适合的更低层发送经解释的命令用于处理。如所描绘的那样,OS 138也包括内核142,其包括用于OS 138的低层的功能。内核142提供由OS 138的其他部分和应用程序144需要的必要服务。由内核142提供的服务包括存储器管理、进程和任务管理、硬盘管理以及I/O设备管理。
应用程序144包括浏览器146。浏览器146包括启用万维网(WWW)客户端(即,计算机100)以向因特网发送和接收网络消息的程序模块和指令。计算机100可以利用超文本传输协议(HTTP)消息以使得能够与服务器150通信。***存储器136中的应用程序144也包括中介层控制和制作逻辑(ICFL)148,其在一个实施例中控制和/或制作在图2至图3中所描绘的***的一些或者全部。注意,在一个实施例中,计算机100也包括图2至图3中所描绘的***200和/或***300中的一些或者全部。进一步注意,在一个实施例中,计算机100能够优选地以“按需”为基础从服务提供者服务器150下载ICFL148。
在计算机100中所描绘的硬件元件并不旨在是穷举式的,而是代表性的以突出本发明所需要的必要部件。例如,计算机100可以包括诸如磁带、数字多用光盘(DVD)、伯努利盒式磁盘等的备选的存储器存储设备。这些和其他变化旨在落入本发明的精神和范围内。注意用于服务提供者服务器150的硬件架构可以基本上类似于针对计算机100示出的硬件架构。
现在参考图2,其中给出的是包括用于将输入/输出(I/O)电信号选择性地转换为光信号的新型中介层的示例性***200。***200包括抵靠(即,邻接)集成电路204热安装的热沉202。该集成电路204,其可以是微处理器、现场可编程门阵列(FPGA)或者任何其他类型的集成电路,由连接到***背板208的加载模块206支撑和/或安装到加载模块206。***背板208,也被称为印刷电路板(PCB),为安装在其上的电部件(例如,处理器、多路器、电阻器、二极管、功率放大器、存储器模块等)提供机械支撑和电连接。这些连接由印刷接线和相关联的连接点的组合提供。
集成电路(IC)204的一个表面(例如,下侧表面)具有电连接器点的阵列,其为示例性目的被描绘为IC非输入/输出(I/O)连接器210和IC I/O连接器218。IC非I/O连接器210被电耦合到中介层214内的第一组电导体212。该第一组电导体212将IC非I/O连接器210从IC 204直接连接到***背板208上的***背板非I/O连接器216。注意第一组电导体212不间断地穿过中介层214,以将IC 204中的非I/O引脚直接连接到***背板208。IC非I/O连接器210(即,非I/O引脚)运载功率、时钟信号、存储器访问等。如名称指出,非I/O信号为不是I/O信号的任何东西。非I/O信号为不是I/O信号的那些信号并且包括:图1中示出的计算机100的功率;用于处理器单元104的内部时钟信号;***总线106;内部存储器通信(例如,在处理器单元104与***存储器136之间);等等。即,非I/O信号是计算机100内的信号加上去往计算机100的功率。
从IC 204引出的IC I/O连接器218向并且从IC 204运载I/O信号。I/O信号被定义为计算机(例如,图1中示出的计算机100)与在该计算机外部的设备/资源之间的通信。例如,可以在计算机100与显示器110、诸如键盘118、鼠标120之类的输入设备、或者诸如CD-ROM驱动器122或者闪存驱动器126之类的外部存储器设备之间发送I/O信号,均在图1中示出。I/O信号也可以是在网络128(也在图1中示出)之间发送的那些信号,并且因此用于耦合到该网络128的任何资源。
因此,在图2中,来自IC 204的I/O信号由在中介层214内并且电耦合到IC 204上的IC I/O电连接器218的第二组电导体220处理。该第二组电导体220致力于仅运载I/O信号,如上文限定的那样。如图2所描绘,第二组电导体220穿过中介层214经由在中介层后的电导体222到电/光收发器224。注意,穿过在中介层后的电导体222的I/O信号仍然处于与到达/出自IC 204时相同的电子态(即,由电子运载)。然而,当这些电子I/O信号穿过电/光收发器224时,它们被转换成光信号(即,现在由光子运载)用于经由多光学波导232(例如,光纤光缆)的进一步的传输。注意,电/光收发器224由软硬结合板底座226支撑,并且通过热接口材料230(例如,热油脂)热耦合到热沉202。
在一个实施例中,中介层214、电/光收发器224、第一组电导体212、第二组电导体220以及多光学波导224全部都被集成到单个软硬结合板中,该软硬结合板是如所描绘的软硬结合板底座226和软硬结合板底座228支撑的基于聚碳酸酯的板。
在一个实施例中,中介层214通过电连接器的触点网格阵列(LGA)(未示出)被电耦合到集成电路204。因此,由元件210和218所描述的连接器的数量仅用于说明性的目的,而不应当被解释为限制IC 204与中介层214之间的连接器的数目。
注意,如本文所描述,在一个实施例中,光I/O信号绕开***背板208。因此,不需要修改***背板208以能够处理光信号,因为这是由软硬结合板(其包括本文所描述的电/光收发器224)处理的。相反,该软硬结合板提供使用不同的通道选择性地处理去往和来自IC204的I/O和非I/O信号所需要的部件和逻辑。即,在该实施例中,去往和来自IC 204的I/O信号从未到达***背板208并且由中介层214内的逻辑处理,而去往和来自IC 204的非I/O信号被直接发送到***背板208并且绕过中介层214内的任何逻辑。
现在参考图3,给出了在图2中给出的中介层214和***300中的其他***部件的附加的细节。如图2所描述,运载非I/O信号的第一组电导体212将IC 204上的非I/O引脚直接连接到***背板208中的非I/O连接。然而,第二组电导体220将(去往和来自IC 204上的I/O引脚的)I/O信号运载到电/光收发器224。电/光收发器224包括电/光转换器302,其将电信号转换为光信号并且也将光信号转换回电信号。电信号可以通过将电信号传输到光源(例如,高速发光二极管-未示出)被转换为光信号。光信号可以通过将光信号照射在感光器(也未示出)上被转换为电信号,感光器“读取”作为二进制和/或模拟信息信号的光的闪烁。注意,这些类型的电/光转换器仅为了示例性目的,而不应当被解释为限制本发明的范围。
在电信号已经通过电/光转换器被转换为光信号之后,在一个实施例中,这些光信号可以通过混光器/分光器304被“混合”成多光学信号。即,来自电/光转换器302的不同波长的光学信号被混合为用于经由出站多光学波导306向光接收器310传输的多光学信号。经由入站多光学波导308向混光器/分光器304发送的来自光接收器310的输入光学信号由混光器/分光器304分离开。这些分离的光学信号然后被发送到电/光转换器302,其中它们被转换为用于经由I/O第二组电导体220向IC 204传输的分立的电信号。在备选实施例中,出站多光学波导306和入站多光学波导308被组合成单个波导(未示出)。在该备选实施例中,混光器/分光器304包括用于确定光学信号是入射还是出射的逻辑,并且相应地处理(即,传输)它们。
注意,在一个实施例中,IC 204和图3中描绘的其他部件是安装在刀片机箱(未示出)中的服务器刀片316的部分。该服务器刀片316被限定为包括处理器、***存储器、本地高速缓存存储器和I/O接口的***。在一个实施例中,大容量存储设备(mass storage)、电源和与传统计算机/服务器相关联的其他部件不在服务器刀片上,而是位于在刀片机箱内或者外部的其他刀片或者部件上。刀片机箱的一个部件是背板312,其保持与被保持在刀片机箱中的服务器刀片紧密配合的一组连接器。因此,在该实施例中,IC 204、中介层214、电/光收发器224和***背板208全部都是安装到服务器机箱中的架上的服务器刀片316的部分。然后,在该实施例中,安装在服务器机箱的背板312上的光接收器310经由出站多光学波导306和/或入站多光学波导308被电耦合到电/光收发器224。
在一个实施例中,只有转换为光I/O信号的电I/O信号是去往对于服务器刀片316远程的(即,未安装在服务器刀片316上)部件的电I/O信号。即,为了可扩展性和速度的目的,只有去往另一***上的远程处理器、存储器、I/O设备等(即,不是服务器刀片316的部分)的电I/O信号被转换为光I/O信号。然后,在该实施例中,去往也安装在具有IC 204的***背板208上的其他部件(包括存储器、协处理器等)的电I/O信号将使用与用于非I/O信号的第一组电导体212相同类型的直接连接器与***背板208直接通信。
在一个实施例中,只有去往已经预先指定为其他***(例如,刀片、云等)上的“高速”(例如,处理器、存储器等)的设备的电I/O信号使用本文所描述的***和过程被转换为光I/O信号,用于向光接收器310传输。然而,去往已经被预先指定为“低速”(例如,键盘、鼠标等)的设备的电I/O信号,不管是服务器刀片316的一部分还是远程***的一部分,保持为电的并且被直接发送到***背板208。
在一个实施例中,预先指定的高速设备是作为云计算***的一部分的远程设备。云***使用作为服务通过诸如因特网之类的网络递送的硬件和软件的组合。即,物理相异的硬件和软件组合使用,以经由网络提供更好更快的服务。在一个***中,云***的部件使用本文所描述的***增加带宽和数据传输速率。
在一个实施例中,服务器机箱包含多个服务器刀片。在该实施例中,预先指定的高速设备是作为另一服务器刀片的部分的远程设备,而不是包含本文所描述的IC 204的服务器刀片。指向相同服务器机箱中的另一服务器刀片上的预先指定的高速设备的来自IC 204的电I/O信号使用本文所描述的***和过程被转换为光I/O信号,用于向光接收器310传输。
如上文所描述,用于中介层214中的第一(非I/O)和第二(I/O)电导体的不同的通道被硬连线在中介层214内。然而,在备选实施例中,中介层214内的电导体多路器314将中介层214中的第一组电导体212与第二组电导体220分离。即,所有去往IC 204的电导体供应到电导体多路器314中,多路器314然后确定线中的哪些线用于非I/O信号以及哪些线用于I/O信号。该确定可以通过读取信号并确定其类型而被执行。例如,功率信号将具有与I/O信号非常不同的信号。该差异由电导体多路器314检测,其然后向***背板208(如果信号是非I/O)或者电光收发器224(如果信号是I/O)发送信号。
现在参考图4,描绘了例如在半导体IC逻辑设计、仿真、测试、版图和制造中使用的示例性设计流程400的框图。设计流程400包括用于处理设计结构或者设备以生成上文所描述的和在图2至图3中示出的设计结构和/或设备的逻辑上或者以其他方式功能上等价的表示的过程、机器和/或机制。由设计流程400处理和/或生成的设计结构可以被编码在机器可读传输或者存储介质上以包括数据和/或指令,所述数据和/或指令当在数据处理***上执行或者以其他方式处理时,生成硬件部件、电路、设备或者***的逻辑、结构、机械或者以其他方式功能上等价的表示。机器包括但不限于在诸如设计、制造或者仿真电路、部件、设备或者***的IC设计过程中使用的任何机器。例如,机器可以包括:光刻机、用于生成掩膜的机器和/或设备(例如,电子束曝光机)、用于对设计结构进行仿真的计算机或者设备、在制造或者测试过程中使用的任何装置或者用于将设计结构的功能上等价的表示编程到任何介质中的任何机器(例如,用于编程可编程门阵列的机器)。
设计流程400可以根据正在被设计的表示的类型变化。例如,用于构建专用IC(ASIC)的设计流程400可以与用于设计标准部件的设计流程400或者用于将设计实例化为可编程阵列(例如,由Inc.或者Inc.可编程门阵列(PGA)或者现场可编程门阵列(FPGA))的设计流程400不同。
图4图示了包括优选地由设计过程410处理的输入设计结构420的多个这样的设计结构。设计结构420可以是由设计过程410生成并处理的逻辑仿真设计结构,以产生硬件设备的逻辑上等价的功能表示。设计结构420也可以包括或者备选地包括当由设计程序410执行时生成硬件设备物理结构的功能表示的数据和/或程序指令。不管表示功能和/或结构设计特征,设计结构420可以使用诸如由核心开发者/设计者实现的电子计算机辅助设计(ECAD)生成。当编码在机器可读数据传输、门阵列或者存储介质上时,设计结构420可以由设计过程410内的一个或者多个硬件和/或软件模块访问和处理以仿真或者以其他方式在功能上表示诸如在图2至图3中示出的那些之类的电子部件、电路、电子或者逻辑模块、装置、设备或者***。如此,设计结构420可以包括文件或者其他数据结构,其包括当由设计或者仿真数据处理***处理时,在功能上仿真或者以其他方式表示电路层或者其他层的硬件逻辑设计的人和/或机器可读的源代码、经编译的结构和计算机可执行代码结构。这样的数据结构可以包括硬件描述语言(HDL)设计实体或者符合和/或兼容诸如Verilog和VHDL之类的更低层HDL设计语言和/或诸如C或者C++之类的更高层设计语言的其他数据结构。
设计过程410优选地使用并且并入硬件和/或软件模块,该硬件和/或软件模块用于综合、翻译或者以其他方式处理图2至图3中示出的部件、电路、设备或者逻辑结构的设计/仿真功能等价体,以生成可以包含诸如设计结构420之类的设计结构的网表480。网表480可以包括例如编译或者以其他方式处理的数据结构,所述数据结构表示描述到集成电路设计中的其他元件和电路的连接的接线、分立部件、逻辑门、控制电路、I/O设备、模型等。网表480可以使用其中网表480根据用于设备的设计说明书和参数被重新综合一次或者多次的迭代过程而被综合。至于本文所描述的其他设计结构类型,网表480可以被记录在机器可读数据存储介质上或者被编程到可编程门阵列中。介质可以是诸如磁盘或者光盘驱动器、可编程门阵列、紧凑式闪存或者其他闪存之类的非易失性存储介质。附加地或者备选地,介质可以是***或者高速缓存存储器、缓冲空间或者其上数据包可以经由因特网传输并存储的电或光导设备和材料或者其他网络合适的装置。
设计过程410可以包括用于处理包括网表480的各种输入数据结构类型的硬件和软件模块。这样的数据结构类型可以驻留在例如库元件430内并且可以包括通常使用的元件、电路和设备的集,包括针对给定制造技术(例如,不同的技术节点,32nm、45nm、50nm等)的模型、版图和符号表示。数据结构类型可以进一步包括设计说明书440、表征数据450、认证数据460、设计规则470以及可以包括输入测试模式、输出测试结果和其他测试信息的测试数据文件485。设计过程410可以进一步包括例如标准机械设计过程,诸如应力分析、热分析、机械事件仿真、用于诸如造型、模制和模压形成等操作的过程仿真。一个机械设计领域技术人员可以在不脱离本发明的范围和精神的情况下领会在设计过程410中所使用的可能的机械设计工具和应用的程度。设计过程410也可以包括用于执行诸如时序分析、认证、设计规则检查、布局及路由操作等标准电路设计过程的模块。
设计过程410使用并且并入诸如HDL编译器和仿真模型构建工具之类的逻辑和物理设计工具以处理设计结构420以及所描绘的支持数据结构的一些或者全部以及任何附加的机械设计或者数据(如适用),以生成第二设计结构490。设计结构490以用于机械设备和结构的数据的交换的数据格式驻留在存储介质或者可编程门阵列上(例如,以IGES、DXF、Parasolid XT、JT、DRG或者用于存储或者渲染这样的机械设计结构的任何其他合适的格式存储的信息)。类似于设计结构420,设计结构490优选地包括一个或者多个文件、数据结构或者其他计算机编码的数据或者指令,所述数据和指令驻留在传输或者数据存储介质上,并且当由ECAD***处理时生成图2至图3中示出的本发明的实施例中的一个或者多个实施例的在逻辑上或者以其他方式功能上等价的形式。在一个实施例中,设计结构490可以包括在功能上仿真在图2至图3中示出的设备的经编译的可执行HDL仿真模型。
设计结构490也可以使用用于集成电路的版图数据的交换数据格式和/或符号数据格式(例如,以GDSII(GDS2)、GL1、OASIS、映射文件或者用于存储这样的设计数据结构的任何其他合适的格式)。设计结构490可以包括信息,诸如例如符号数据、映射文件、测试数据文件、设计内容文件、制造数据、版图参数、接线、金属层、过孔、形状、用于路由通过制造线的数据以及由制造者或者其他设计者/开发者产生如上文所描述和图2至图3中示出的设备或者结构的所需要的任何其他数据。设计结构490然后可以进行到阶段495,其中例如设计结构490:接着进行流片(tape-out),被放出以制造,被放出到掩膜室,被发送到另一设计室,被发送回顾客等。
注意,附图中的流程图和框图图示了根据本发明的各个实施例的***、方法和计算机程序产品的可能的实施方式的架构、功能和操作。就这点而言,流程图或者框图中的每个框可以表示代码的模块、片段或者部分,代码包括用于实现指定逻辑功能的一个或者多个可执行指令。还应当注意,在一些备选实施方式中,在框中注解的功能可以不按图中注解的顺序发生。例如,根据所涉及的功能,连续示出的两个框事实上可以基本上同时执行,或者框有时可以以逆序执行。还将注意,框图和/或流程图图示的每个框,以及框图和/或流程图图示中的框的组合可以由执行特定功能或者动作的基于专用硬件的***或者专用硬件和计算机指令的组合实现。
本文所使用的术语仅用于描述具体实施例的目的,而并不旨在限制本发明。如本文所使用的单数形式“一(a)”、“一个(an)”和“该(the)”旨在也包括复数形式,除非上下文另外明确指出。将进一步理解的是术语“包括”和/或“包括了”当在本说明书中使用时,指明所陈述的特征、整体、步骤、操作、元件和/或不见的存在,而不排除一个或者多个其他特征、整体、步骤、操作、元件、不见和/或其群组的存在或者添加。
所有装置或者步骤的对应的结构、材料、动作和等价物加上以下权利要求书中的功能元件旨在包括用于执行功能的任何结构、材料或者动作与如明确要求权利的其他要求的元件结合。本发明的描述已经被给出用于说明和描述的目的,而并不旨在是穷举式的或者限制到所公开的形式的发明。在不脱离本发明的范围和精神的情况下很多修改和变化对于本领域技术人员将是明显的。选择和描述实施例以便最好地解释本发明和实际应用的原理,并且使得本领域其他技术人员能够针对具有作为适合于预期的特定用途的各种修改的各种实施例理解本发明。
在如此详细地描述本申请的发明并且参考其优选实施例之后,将显而易见的是在不脱离在所附权利要求书中限定的本发明的范围的情况下修改和变化是可能的。
Claims (20)
1.一种***(200),包括:
中介层(214),定位在集成电路(204)与***背板(208)之间;
电/光收发器(224),耦合到所述中介层(214),其中所述电/光收发器(224)将电信号转换为光信号;
第一组电导体(212),在所述中介层(214)中,其中所述第一组电导体(212)被电耦合到所述集成电路(204)上的集成电路(IC)非输入输出(I/O)电连接器(210),并且其中所述第一组电导体(212)穿过所述中介层(214)以将所述集成电路(204)上的所述IC非I/O电连接器(210)直接连接到所述***背板(208);以及
第二组电导体(220),在所述中介层(214)中,其中所述第二组电导体(220)被电耦合到所述集成电路(204)上的IC输入/输出(I/O)电连接器(218),并且其中所述第二组电导体(220)穿过所述中介层(214)到所述电/光收发器(224)以将来自所述集成电路(204)的I/O信号转换为光I/O信号。
2.根据权利要求1所述的***,其中所述光I/O信号绕过所述***背板(208)。
3.根据权利要求1所述的***,进一步包括:
多光学波导(232),耦合到所述电/光收发器(224)的输出,其中所述光I/O信号穿过所述多光学波导(232)到光接收器(310)。
4.根据权利要求3所述的***,其中所述***被安装在服务器机箱中的服务器刀片(316)上,并且其中所述光接收器被安装在所述服务器机箱的背板(312)上。
5.根据权利要求4所述的***,其中只有去往远程设备的所述电I/O信号被转换为光I/O信号,其中所述远程设备不被安装在所述服务器刀片上。
6.根据权利要求5所述的***,其中所述远程设备已经被指定为远程高速设备,并且其中只有去往所述远程高速设备的所述电I/O信号被转换为光I/O信号。
7.根据权利要求6所述的***,其中所述远程高速设备被安装在所述服务器箱中的另一服务器刀片上。
8.根据权利要求6所述的***,其中所述远程高速设备是云计算***的一部分。
9.根据权利要求3所述的***,其中所述中介层(214)、所述电/光收发器(224)、所述第一组电导体(212)、所述第二组电导体(220)和所述多光学波导(232)均被集成到由在所述***背板(208)上的底座支撑的单个软硬结合板中,并且其中所述中介层(214)通过电导体的触点网格阵列(LGA)被电耦合到所述集成电路(204)。
10.根据权利要求9所述的***,其中所述集成电路(204)是微处理器。
11.根据权利要求9所述的***,其中所述集成电路(204)是现场可编程门阵列(FPGA)。
12.根据权利要求1所述的***,进一步包括:
电导体多路器(314),在所述中介层(214)内,其中所述电导体多路器(314)将所述中介层(214)中的所述第一组电导体(212)与所述第二组电导体(220)分离。
13.一种硬件描述语言(HDL)设计结构,编码在机器可读数据存储介质上,所述HDL设计结构包括元件,当在计算机辅助设计***中处理时,所述元件生成***的机器可执行表示,其中所述***包括:
中介层(214),定位在集成电路(204)与***背板(208)之间;
电/光收发器(224),耦合到所述中介层(214),其中所述电/光收发器(224)将电信号转换为光信号;
第一组电导体(212),在所述中介层(214)中,其中所述第一组电导体(212)被电耦合到所述集成电路(204)上的集成电路(IC)非输入输出(I/O)电连接器(210),并且其中所述第一组电导体(212)穿过所述中介层(214)以将所述集成电路(204)上的所述IC非I/O电连接器(210)直接连接到所述***背板(208);以及
第二组电导体(220),在所述中介层(214)中,其中所述第二组电导体(220)被电耦合到所述集成电路(204)上的IC输入/输出(I/O)电连接器(218),并且其中所述第二组电导体(220)穿过所述中介层(214)到所述电/光收发器(224)以将来自所述集成电路(204)的I/O信号转换为光I/O信号。
14.根据权利要求13所述的HDL设计结构,其中所述***进一步包括:
多光学波导(232),耦合到所述电/光收发器(224)的输出,其中所述光I/O信号穿过所述多光学波导(232)到光接收器(310)。
15.根据权利要求14所述的HDL设计结构,其中所述中介层(214)、所述电/光收发器(224)、所述第一组电导体(212)、所述第二组电导体(220)和所述多光学波导(232)均被集成到由在所述***背板(208)上的底座支撑的单个软硬结合板中,并且其中所述中介层(214)通过电导体的触点网格阵列(LGA)被电耦合到所述集成电路(204)。
16.根据权利要求13所述的HDL设计结构,其中所述***进一步包括:
在所述中介层(214)内的电导体多路器(314),其中所述电导体多路器(314)将所述中介层(214)中的所述第一组电导体(212)与第二组电导体(220)分离。
17.一种***,包括:
服务器机箱;
服务器刀片(316),安装在所述服务器机箱中,其中所述服务器刀片包括集成电路(204)和***背板(208);
中介层(214),定位在所述服务器刀片(316)的所述集成电路(204)与所述***背板(208)之间;
电/光收发器(224),耦合到所述中介层(214),其中所述电/光收发器(224)将电信号转换为光信号;
第一组电导体(212),在所述中介层(214)中,其中所述第一组电导体(212)被电耦合到所述集成电路(204)上的集成电路(IC)非输入输出(I/O)电连接器(210),并且其中所述第一组电导体(212)穿过所述中介层(214)以将所述集成电路(204)上的所述IC非I/O电连接器(210)直接连接到所述***背板(208);以及
第二组电导体(220),在所述中介层(214)中,其中所述第二组电导体(220)被电耦合到所述集成电路(204)上的IC输入/输出(I/O)电连接器(218),并且其中所述第二组电导体(220)穿过所述中介层(214)到所述电/光收发器(224)以将来自所述集成电路(204)的I/O信号转换为光I/O信号;
多光学波导(232),耦合到所述电/光收发器(224)的输出;以及
光接收器(310),安装在所述服务器机箱的背板上,其中所述光I/O信号穿过所述多光学波导(232)到所述光接收器(310)。
18.根据权利要求17所述的***,其中只有去往远程处理器的所述电I/O信号被转换为所述光I/O信号,其中所述远程处理器不被安装在所述服务器刀片(316)的所述***背板(208)上。
19.根据权利要求17所述的***,其中只有去往远程存储器的所述电I/O信号被转换为所述光I/O信号,其中所述远程存储器不被安装在所述服务器刀片(316)的所述***背板(208)上。
20.根据权利要求17所述的***,其中所述中介层(214)、所述电/光收发器(224)、所述第一组电导体(212)、所述第二组电导体(220)和所述多光学波导(232)全部都被集成到由在所述***背板(208)上的底座支撑的单个软硬结合板中,并且其中所述中介层(214)通过电导体的触点网格阵列(LGA)被电耦合到所述集成电路(204)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/632,687 | 2012-10-01 | ||
US13/632,687 US9319148B2 (en) | 2012-10-01 | 2012-10-01 | Optical interconnection to an integrated circuit |
PCT/US2013/055621 WO2014055164A1 (en) | 2012-10-01 | 2013-08-19 | Optical interconnection to an integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104685481A true CN104685481A (zh) | 2015-06-03 |
CN104685481B CN104685481B (zh) | 2017-12-12 |
Family
ID=50385324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380051628.8A Expired - Fee Related CN104685481B (zh) | 2012-10-01 | 2013-08-19 | 集成电路的光互连 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9319148B2 (zh) |
CN (1) | CN104685481B (zh) |
DE (1) | DE112013004835T5 (zh) |
WO (1) | WO2014055164A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110187657A (zh) * | 2019-05-17 | 2019-08-30 | 山东航天电子技术研究所 | 一种机电一体化智能背板卫星架构 |
CN111725187A (zh) * | 2020-07-01 | 2020-09-29 | 无锡中微亿芯有限公司 | 基于通用结构硅连接层构成的多裸片fpga |
CN111753478A (zh) * | 2020-07-01 | 2020-10-09 | 无锡中微亿芯有限公司 | 利用有源硅连接层实现内置模拟电路的多裸片fpga |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9319148B2 (en) | 2012-10-01 | 2016-04-19 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Optical interconnection to an integrated circuit |
US9933577B2 (en) | 2016-03-11 | 2018-04-03 | Globalfoundries Inc. | Photonics chip |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030103712A1 (en) * | 2001-02-05 | 2003-06-05 | Alexei Glebov | Interposer and method for producing a light-guiding structure |
US20110044369A1 (en) * | 2009-08-20 | 2011-02-24 | International Business Machines Corporation | Silicon carrier optoelectronic packaging |
US20120020027A1 (en) * | 2010-07-20 | 2012-01-26 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Tiered Integrated Circuit Assembly and a Method for Manufacturing the Same |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6785447B2 (en) | 1998-10-09 | 2004-08-31 | Fujitsu Limited | Single and multilayer waveguides and fabrication process |
US6690845B1 (en) * | 1998-10-09 | 2004-02-10 | Fujitsu Limited | Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making |
US6153927A (en) | 1999-09-30 | 2000-11-28 | Intel Corporation | Packaged integrated processor and spatial light modulator |
US6325552B1 (en) | 2000-02-14 | 2001-12-04 | Cisco Technology, Inc. | Solderless optical transceiver interconnect |
US7031615B2 (en) * | 2001-10-04 | 2006-04-18 | Finisar Corporation | Optical channel selection and evaluation system |
US6910092B2 (en) * | 2001-12-10 | 2005-06-21 | International Business Machines Corporation | Chip to chip interface for interconnecting chips |
US7095620B2 (en) | 2002-11-27 | 2006-08-22 | International Business Machines Corp. | Optically connectable circuit board with optical component(s) mounted thereon |
US6828606B2 (en) * | 2003-04-15 | 2004-12-07 | Fujitsu Limited | Substrate with embedded free space optical interconnects |
KR100679253B1 (ko) | 2004-09-10 | 2007-02-06 | 한국정보통신대학교 산학협력단 | 광 피씨비, 광 피씨비용 송수신 모듈 및 광연결블록연결구조 |
US20110016214A1 (en) * | 2009-07-15 | 2011-01-20 | Cluster Resources, Inc. | System and method of brokering cloud computing resources |
EP1967876A4 (en) | 2005-12-27 | 2013-04-17 | Ibiden Co Ltd | OPTICAL AND ELECTRICAL COMPOSITE WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME |
EP2000833A4 (en) | 2006-03-24 | 2010-03-31 | Ibiden Co Ltd | PHOTOELECTRIC WIRING PANEL, OPTICAL COMMUNICATION DEVICE, AND METHOD OF MANUFACTURING OPTICAL COMMUNICATION DEVICE |
JP2007271998A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | 光コネクタ及び光モジュール |
JP4821419B2 (ja) | 2006-04-25 | 2011-11-24 | 日本電気株式会社 | 光電気複合モジュールおよび光入出力装置 |
US7373033B2 (en) | 2006-06-13 | 2008-05-13 | Intel Corporation | Chip-to-chip optical interconnect |
JP4882644B2 (ja) | 2006-08-10 | 2012-02-22 | パナソニック電工株式会社 | 光電気変換装置 |
US20080244052A1 (en) * | 2007-03-29 | 2008-10-02 | Thomas Michael Bradicich | Adapter blade with interposer for expanded capability of a blade server chassis system |
US7480429B1 (en) | 2007-06-28 | 2009-01-20 | International Business Machines Corporation | Chip to Chip optical interconnect |
US7389015B1 (en) | 2007-10-24 | 2008-06-17 | International Business Machines Corporation | Mechanically decoupled opto-mechanical connector for flexible optical waveguides embedded and/or attached to a printed circuit board |
US7486847B1 (en) | 2008-03-31 | 2009-02-03 | International Business Machines Corporation | Chip carrier package with optical vias |
US8275223B2 (en) | 2009-02-02 | 2012-09-25 | Ibiden Co., Ltd. | Opto-electrical hybrid wiring board and method for manufacturing the same |
JP5493744B2 (ja) | 2009-11-12 | 2014-05-14 | 富士通株式会社 | 光電気混載基板、および、光電気混載基板の製造方法 |
US8355259B2 (en) | 2009-12-04 | 2013-01-15 | International Business Machines Corporation | Demountable dry connection for flexible circuits to circuit boards |
US20110217657A1 (en) * | 2010-02-10 | 2011-09-08 | Life Bioscience, Inc. | Methods to fabricate a photoactive substrate suitable for microfabrication |
US8818144B2 (en) * | 2011-01-25 | 2014-08-26 | Tyco Electronics Corporation | Process for preparing an optical interposer for waveguides |
US9319148B2 (en) | 2012-10-01 | 2016-04-19 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Optical interconnection to an integrated circuit |
-
2012
- 2012-10-01 US US13/632,687 patent/US9319148B2/en active Active
-
2013
- 2013-08-19 DE DE112013004835.3T patent/DE112013004835T5/de active Pending
- 2013-08-19 WO PCT/US2013/055621 patent/WO2014055164A1/en active Application Filing
- 2013-08-19 CN CN201380051628.8A patent/CN104685481B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030103712A1 (en) * | 2001-02-05 | 2003-06-05 | Alexei Glebov | Interposer and method for producing a light-guiding structure |
US20110044369A1 (en) * | 2009-08-20 | 2011-02-24 | International Business Machines Corporation | Silicon carrier optoelectronic packaging |
US20120020027A1 (en) * | 2010-07-20 | 2012-01-26 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Tiered Integrated Circuit Assembly and a Method for Manufacturing the Same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110187657A (zh) * | 2019-05-17 | 2019-08-30 | 山东航天电子技术研究所 | 一种机电一体化智能背板卫星架构 |
CN110187657B (zh) * | 2019-05-17 | 2022-02-01 | 山东航天电子技术研究所 | 一种机电一体化智能背板卫星架构 |
CN111725187A (zh) * | 2020-07-01 | 2020-09-29 | 无锡中微亿芯有限公司 | 基于通用结构硅连接层构成的多裸片fpga |
CN111753478A (zh) * | 2020-07-01 | 2020-10-09 | 无锡中微亿芯有限公司 | 利用有源硅连接层实现内置模拟电路的多裸片fpga |
CN111753478B (zh) * | 2020-07-01 | 2022-02-18 | 无锡中微亿芯有限公司 | 利用有源硅连接层实现内置模拟电路的多裸片fpga |
CN111725187B (zh) * | 2020-07-01 | 2022-05-31 | 无锡中微亿芯有限公司 | 基于通用结构硅连接层构成的多裸片fpga |
US12009307B2 (en) | 2020-07-01 | 2024-06-11 | Wuxi Esiontech Co., Ltd. | Multi-die FPGA implementing built-in analog circuit using active silicon connection layer |
Also Published As
Publication number | Publication date |
---|---|
DE112013004835T5 (de) | 2015-06-18 |
US9319148B2 (en) | 2016-04-19 |
US20140093251A1 (en) | 2014-04-03 |
CN104685481B (zh) | 2017-12-12 |
WO2014055164A1 (en) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104685481A (zh) | 集成电路的光互连 | |
Sun et al. | DSENT-a tool connecting emerging photonics with electronics for opto-electronic networks-on-chip modeling | |
US11194943B2 (en) | FPGA-based hardware emulator system with an inter-FPGA connection switch | |
US8832343B2 (en) | Double density I2C system | |
CN105359149B (zh) | 双重结构的时钟树综合(cts) | |
US8397188B1 (en) | Systems and methods for testing a component by using encapsulation | |
CN104981805A (zh) | 自动时钟树布线规则生成 | |
TW201202987A (en) | Zone-based leakage power optimization | |
US11275877B2 (en) | Hardware simulation systems and methods for reducing signal dumping time and size by fast dynamical partial aliasing of signals having similar waveform | |
US8656325B2 (en) | Integrated circuit design method and system | |
CN109992177A (zh) | 电子设备的用户交互方法、***、电子设备及计算机介质 | |
US8984196B2 (en) | Accessing peripheral devices | |
US20230129176A1 (en) | On-Die Aging Measurements for Dynamic Timing Modeling | |
US9239613B2 (en) | Intelligent over-current prevention | |
Scott | Rhino: Reconfigurable hardware interface for computation and radio | |
US10970004B2 (en) | Method and apparatus for USB periodic scheduling optimization | |
CN107451167B (zh) | 站内点击位的点击数据获取方法、装置和*** | |
CN209132718U (zh) | 一种标准pcie子卡及ocp子卡的供电治具 | |
Zheng et al. | Energy-efficient error control for tightly coupled systems using silicon photonic interconnects | |
US10657211B2 (en) | Circuit generation based on zero wire load assertions | |
US11251973B1 (en) | Efficient calculation of ED25519/448 signature verification in an encryption device | |
CN109002335A (zh) | 页面文件播放方法和装置 | |
US20230114858A1 (en) | Circuit design simulation and clock event reduction | |
US10650113B2 (en) | Modifying circuits based on timing reports for critical paths | |
Luijten et al. | Objective, innovation and impact of the energy-efficient dome microdatacenter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200902 Address after: 23 / F, Lincoln building, 979 King's road, Quarry Bay, Hong Kong, China Patentee after: Lenovo Global Technology International Co.,Ltd. Address before: Singapore City Patentee before: Lenovo Enterprise Solutions (Singapore) Pte. Ltd. |
|
TR01 | Transfer of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171212 Termination date: 20210819 |
|
CF01 | Termination of patent right due to non-payment of annual fee |