CN104681481A - 一种半导体器件以及制作半导体器件的方法 - Google Patents
一种半导体器件以及制作半导体器件的方法 Download PDFInfo
- Publication number
- CN104681481A CN104681481A CN201310637611.2A CN201310637611A CN104681481A CN 104681481 A CN104681481 A CN 104681481A CN 201310637611 A CN201310637611 A CN 201310637611A CN 104681481 A CN104681481 A CN 104681481A
- Authority
- CN
- China
- Prior art keywords
- material layer
- spacer material
- layer
- semiconductor substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 97
- 238000007667 floating Methods 0.000 claims abstract description 48
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 41
- 125000006850 spacer group Chemical group 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 54
- 239000011248 coating agent Substances 0.000 claims description 36
- 238000000576 coating method Methods 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 238000001039 wet etching Methods 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 230000008878 coupling Effects 0.000 abstract description 11
- 238000010168 coupling process Methods 0.000 abstract description 11
- 238000005859 coupling reaction Methods 0.000 abstract description 11
- 230000009286 beneficial effect Effects 0.000 abstract 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000001307 helium Substances 0.000 description 6
- 229910052734 helium Inorganic materials 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种半导体器件以及制作半导体器件的方法。根据本发明提出的回刻蚀STI区域中的隔离材料层的方法形成的浅沟槽隔离结构的顶部表面的横截面为倒梯形的凹槽形结构，以使形成的非易失性存储器具有较高的栅极耦合比率；在回刻蚀STI区域中的隔离材料层时STI的侧墙保护浮栅多晶硅以避免对浮栅的损耗；在非易失性存储器中形成合适的浅沟槽结构，能使非易失性存储器具有较快擦除速度；STI边缘和堆叠栅极之间适当的距离将有利于增强闪存存储器的可靠性；还有利于提高器件的循环性能。
Description
技术领域
本发明涉及半导体制造工艺，尤其涉及一种用于NOR Flash的隔离结构的制作方法。
背景技术
存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、SRAM（静态随机存储器）、DRAM(动态随机存储器)和FRAM(铁电存储器)等。
随机存储器，例如DRAM与SRAM在使用过程中存在掉电后存储数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。最近，基于浮置栅极概念的闪存，由于其具有小的单元尺寸和良好的工作性能已成为最通用的非易失性存储器（NVM，Nonvolatilememories）。
随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小，对于具有自对准浮栅（self aligned floating gate）的非易失性存储器，非易失性存储器中的浅沟槽的梯形截面能提高存储器的耦合比率（couplingratio），其中，耦合比率是影响非易失性存储器性能的重要的参数之一。因此，增强耦合比率是非易失闪存技术发展的关键因素。
目前在非易失闪存技术中形成浅沟槽隔离结构（STI）的方法如图1A-1E所示，在现有技术中传统的STI回蚀的方法为，如1A所示，在半导体衬底100上形成定义有源区和隔离区的掩膜层，根据硬掩膜层刻蚀半导体衬底100以形成沟槽，在所述沟槽中填充氧化物层101。如图1B所示，执行氧化工艺在单元区域中半导体衬底的有源区上形成隧道氧化层102。如图1C所示，在半导体衬底上形成浮栅多晶硅层103，多晶硅层覆盖隧道氧化层102和STI区域中的氧化物层101。如图1D所示，执行化学机械研磨（CMP）工艺以除去多余的多晶硅层，以使浮栅104和STI区域中的氧化物层102的顶部齐平。如图1E所示，执行回刻蚀工艺去除部分的STI区域中的氧化物形成浅沟槽隔离结构105以露出浮栅的侧部而增加器件的耦合比率。
在现有技术中，采用湿法刻蚀工艺执行所述回刻蚀步骤。根据现有技术在回刻蚀STI区域中的氧化物的过程中，对浮栅的侧壁产生了损耗，同时，影响了所形成的非易失性存储器的耦合比率。
因此，需要一种新的半导体器件的制造方法，以增加非易失性存储器的栅极耦合比率，并且，以避免对非易失性存储器的浮栅产生损耗，最终提高非易失性存储器的整体的性能和非易失性存储器的良品率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底，在所述半导体衬底上形成有硬掩膜层，所述硬掩膜层包括依次层叠的氧化物层和氮化物层；刻蚀所述硬掩膜层和所述半导体衬底，以形成浅沟槽；在所述浅沟槽中填充隔离材料层，所述隔离材料层的表面与所述硬掩膜的表面平齐；去除所述氮化物层；在所述半导体衬底上形成侧墙材料层；刻蚀所述侧墙材料层，在高于所述氧化物层表面的所述隔离材料层的两侧形成侧墙；在所述半导体衬底上形成浮栅材料层；对所述浮栅材料层执行平坦化工艺，直至露出所述隔离材料层的顶部为止，以形成浮栅结构；刻蚀去除部分露出的所述隔离材料层，以形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶部表面的横截面为凹槽形结构；去除所述侧墙。
优选地，所述浅沟槽隔离结构的顶部表面的横截面为倒梯形。
优选地，还包括在形成所述侧墙之后去除所述氧化物层的步骤。
优选地，还包括在去除所述氧化物层之后在所述半导体衬底表面上形成隧道氧化层的步骤。
优选地，所述侧墙材料层的材料为氮化硅，采用干法刻蚀所述侧墙材料层以形成所述侧墙。
优选地，采用湿法刻蚀去除所述氧化物层。
优选地，采用湿法刻蚀去除所述侧墙。
优选地，所述刻蚀去除部分露出的所述隔离材料层的步骤包括：先进行一各向同性刻蚀步骤后，再进行一各向异性刻蚀步骤。
优选地，采用湿法蚀刻执行所述各向同性刻蚀步骤，采用干法蚀刻执行所述各向异性刻蚀步骤。
优选地，所述浅沟槽隔离结构的顶面最高点高于所述浮栅结构的底面所处的平面。
本发明还提出了一种半导体器件，包括：半导体衬底；位于所述半导体衬底中的浅沟槽隔离结构，所述浅沟槽隔离结构的顶部表面的横截面为凹槽形结构；位于所述半导体衬底上的所述浅沟槽隔离结构之间的隧道氧化层；位于所述隧道氧化层上的浮栅结构。
优选地，所述浅沟槽隔离结构的顶部表面的横截面为倒梯形。
优选地，所述浅沟槽隔离结构的顶面最高点高于所述浮栅结构的底面所处的平面。
综上所述，根据本发明提出的回刻蚀STI区域中的隔离材料层的方法形成的浅沟槽隔离结构的顶部表面的横截面为倒梯形的凹槽形结构，以使形成的非易失性存储器具有较高的栅极耦合比率；在回刻蚀STI区域中的隔离材料层时STI的侧墙保护浮栅多晶硅以避免对浮栅的损耗；在非易失性存储器中形成适合的浅沟槽结构，能使非易失性存储器具有较快擦除速度；STI边缘和堆叠栅极之间适当的距离将有利于增强闪存存储器的可靠性；还有利于提高器件的循环性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1E根据现有技术回刻蚀非易失性存储器的STI区域中的隔离材料层的剖面结构示意图；
图2A-2I为根据本发明一个实施方式回刻蚀非易失性存储器的STI区域中的隔离材料层的相关步骤所获得的器件的剖面结构示意图；
图3为根据本发明一个实施方式回刻蚀非易失性存储器的STI区域中的隔离材料层的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决目前存在的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面将结合图2A-2I对本发明回刻蚀非易失性存储器的STI区域中的氧化物层的制作方法进行详细描述，图2A-2I为根据本实施例回刻蚀非易失性存储器的STI区域中的氧化物层的过程中存储器的结构截面图。
如图2A所示，提供半导体衬底200，在所述半导体的衬底200中形成有阱。
所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
在本发明的一实例中，在半导体衬底中定义了存储单元区域、周边逻辑电路区域。在本发明中只对存储单元区域进行说明，其他区域在此就不详细描述。如图2A所示为具有存储单元区域的半导体衬底200。半导体衬底200具有有源区。
在半导体衬底200上形成硬掩膜层，所述硬掩膜层包括依次层叠的氧化物层201和氮化物层，具体的，在氧化物层201上形成氮化物层。通过STI光刻工艺在半导体衬底200上定义出浅沟槽和有源区。氧化物层201可以通过热氧化、化学气相沉积（CVD）或氧氮化工艺形成。氧化物层可以包括如下的任何传统电介质：SiO2、SiON、SiON2、以及包括钙钛矿型氧化物的其它类似氧化物。其中，氧化物层的材料优选用氧化硅，形成方式采用热氧化法。
在本发明的一具体实施例中，定义浅沟槽的方法为：在半导体衬底表面涂布光刻胶，对光刻胶进行曝光并显影，将预定义的图形转印到光刻胶上。然后以剩余的光刻胶为掩膜进行蚀刻，半导体衬底未被光刻胶覆盖的部分被依次刻蚀，刻蚀硬掩膜层（氮化物层和氧化物层201）以及半导体衬底，形成浅沟槽，该浅沟槽的底部位于半导体衬底中。
接着，进行浅沟槽的填充，在所述浅沟槽内以及氮化硅层上沉积隔离材料层，隔离材料层优选氧化物层。在本发明的实施例中，采用HDP（高密度等离子）沉积工艺在所述浅沟槽内以及氮化物层上形成氧化物层，氧化物层的材料优选为二氧化硅，采用HDP-CVD（高密度等离子化学气相沉积）形成氧化物层，HDP-CVD工艺是在同一个反应腔室中同步地进行沉积与溅射反应，HDP-CVD工艺采用的反应气体包括SiH4和O2，以及溅射用的气体氢气和氦气。由于沉积和溅射工艺是同时进行的，通过调整SiH4和O2以及氢气和氦气的含量以使溅射沉积比为1:1。
对半导体衬底的隔离材料层进行平坦化处理，所述隔离材料层的表面与所述硬掩膜的表面平齐，具体的，去除位于氮化物层上的隔离材料层，接着去除氮化物层，在原先氮化物层所在的位置形成了空位，使填充浅沟槽的隔离材料层202的表面远远高于其他位置，同时在去除氮化物层之后露出氧化物层201。
然后，在半导体衬底200上形成侧墙材料层203，侧墙材料层203完全覆盖氧化物层201和位于浅沟槽中的隔离材料层202。侧墙材料层203的材料优选氮化硅。形成侧墙材料层的方法以使用包括但不限于：化学汽相沉积方法和物理汽相沉积方法，可以任何适合本发明形成侧墙材料层的方法。
如图2B所示，刻蚀所述侧墙材料层203以在高出氧化物层201表面的隔离材料层202的两侧形成侧墙204。侧墙204位于氧化物层201上且位于高于所述氧化物层201表面的隔离材料层202的两侧。可以采用干法刻蚀工艺刻蚀侧墙材料层203以形成所述侧墙204。其中，位于隔离材料层202两侧的侧墙204能够确保浮栅多晶硅层的宽度，同时，位于隔离材料层202两侧的侧墙204能够避免对多晶硅层的损耗，以有利于氧化物/氮化物/氧化物(oxide-nitride-oxide，ONO)叠层的填充（fill-in）并且避免浮栅多晶硅层损耗的问题。
干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于含氟的气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法刻蚀。作为一个实例，采用等离子体刻蚀的刻蚀气体的流量范围可为50立方厘米/分钟(sccm)～150立方厘米/分钟(sccm)，反应室内压力可为5毫托(mTorr)～20毫托(mTorr)。其中，干法刻蚀的刻蚀气体可以是溴化氢气体、四氟化碳气体或者三氟化氮气体，还可以通入一些添加气体，如氮气、氦气或者氧气等。
需要说明的是，上述形成侧墙的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
如图2C所示，去除位于半导体衬底200上的氧化物层201，可以采用湿法刻蚀氧化物层201以露出半导体衬底200。其中，所述湿法刻蚀对氧化物层具有较低的刻蚀选择比，对侧墙具有较高的刻蚀选择比，不会对侧墙造成损耗。
所述湿法清洗的溶液可采用稀释的氢氟酸或者热磷酸中的一种或者两种。在本发明的一具体实施例中，在半导体衬底上形成光刻胶层，采用具有设定隧道氧化层窗口的光罩对光刻胶层曝光，再对曝光后的光刻胶层显影，得到具有隧道氧化层窗口的光刻胶层，接着，以具有隧道氧化层窗口的光刻胶层为掩膜，对氧化物层201进行湿法刻蚀露出半导体衬底200。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(BOE)或氢氟酸缓冲溶液(BHF)。
如图2D所示，在以具有隧道氧化层窗口的光刻胶层为掩膜湿法刻蚀氧化物层201之后在半导体衬底200上形成隧道氧化层205，所述隧道氧化层的材料可以是氧化硅、氮氧化硅、富硅氧化物、氮化硅。所述隧道氧化层的作用在于浮栅多晶硅层和半导体衬底隔离，厚度设定在10埃至150埃。沉积上述隧道氧化层的技术为本领域技术人员熟知的现有技术，如采用热氧化工艺形成氧化硅层。
如图2E所示，在半导体衬底200上沉积形成浮栅材料层206，浮栅材料层的材料优选多晶硅，所述浮栅材料层206完全覆盖隔离材料层202、侧墙204以及隧道氧化层205。
在本发明中形成浮栅材料层的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
需要说明的是，上述形成浮栅材料层的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
如图2F所示，对浮栅材料层206执行平坦化工艺，直至露出所述隔离材料层202的顶部为止，以形成浮栅结构207。可选地，当暴露出浅沟槽隔离区域中的隔离材料层202的顶部之后，进行一定量的过抛光以保证工艺窗口则停止平坦化工艺，以形成浮栅结构。通过平坦化工艺处理浮栅材料层之后使填充形成在隧道氧化物层205上隔离材料层202之间的浮栅结构207彼此分离。
可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
如图2G所示，执行回刻蚀工艺的第一步骤以去除部分露出的隔离材料层202，所述回刻蚀工艺的第一步骤为各向同性刻蚀隔离材料层202，具体的，先采用湿法刻蚀去除部分露出的位于浅沟槽隔离结构区域中的隔离材料层202，刻蚀后剩余的隔离材料层202’低于浮栅结构207高于隧道氧化物层205。
在本发明的一具体实施例中，在采用湿法刻蚀所述隔离材料层202之后，形成的隔离材料层202’表面是平坦的，湿法刻蚀后形成的隔离材料层202’的结构与现有技术形成的隔离浅沟槽结构中的隔离材料层的结构相同，在本发明的实施例中，后续工艺步骤以具有平坦表面的隔离材料层202’为基础进行刻蚀
湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。湿法清洗采用稀释的氢氟酸和热磷酸去除所述氧化物层。
如图2H所示，执行回刻蚀工艺的第二步骤以去除部分露出的隔离材料层202’，所述回刻蚀工艺的第二步骤为各向异性刻蚀隔离材料层202’，以如图2G中所示的隔离材料层202’结构为基础进行刻蚀，所述回刻蚀步骤为各向异性刻蚀隔离材料层202’，具体的，再采用干法刻蚀位于浅沟槽隔离结构区域中的隔离材料层202’，以形成浅沟槽隔离结构208。在采干法刻蚀去除部分露出的氧化物层202’之后，在浅沟槽隔离区域中形成的浅沟槽隔离结构208的顶部表面的横截面为凹槽形结构，所述凹槽形结构可以为碗型、倒梯形等适合本发明实施例中的半导体器件结构的凹槽形结构，优选地，所述凹槽形结构为倒梯形，相当于，所述浅沟槽隔离结构208的顶部表面的横截面为倒梯形。
在本发明的一具体实施例中，采用干法刻蚀所述隔离材料层202’的过程中，隔离材料层202’的高度没有变，相当于，隔离材料层202’两侧的顶部到底部的长度与湿法刻蚀后形成的浅沟槽隔离结构208两侧的顶部到底部的长度相同，干法刻蚀仅刻蚀隔离材料层202’中心部分，以形成凹槽形结构。
干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于含氟的气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法刻蚀。作为一个实例，采用等离子体刻蚀的刻蚀气体的流量范围可为50立方厘米/分钟(sccm)～150立方厘米/分钟(sccm)，反应室内压力可为5毫托(mTorr)～20毫托(mTorr)。其中，干法刻蚀的刻蚀气体可以是溴化氢气体、四氟化碳气体或者三氟化氮气体，还可以通入一些添加气体，如氮气、氦气或者氧气等。
如图2I所示，刻蚀去除侧墙204，以暴露出浮栅结构207的侧壁，优选采用湿法刻蚀去除侧墙204。去除侧墙204之后，由于浅沟槽隔离区域中的隔离材料层202进行了回刻蚀工艺形成了浅沟槽隔离结构208，浮栅结构207的边缘不再和浅沟槽隔离结构208相邻，使得浮栅具有较高的耦合比率。同时，所述浅沟槽隔离结构208的顶面最高点高于所述浮栅结构207的底面所处的平面
参照图3，其中示出了为根据本发明一个实施方式回刻蚀非易失性存储器的STI区域中的氧化物层的工艺流程图。用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底中形成有浅沟槽，在所述半导体衬底的有源区上形成有氧化物层，在所述浅沟槽中填充隔离材料层，隔离材料层高于氧化物层表面，在所述半导体衬底上沉积形成侧墙材料层；
在步骤302中，采用干法刻蚀所述侧墙材料层，在高于所述氧化物层表面的的所述隔离材料的两侧形成侧墙；
在步骤303中，湿法刻蚀去除所述氧化物层，以露出所述半导体衬底；
在步骤304中，在所述半导体衬底的表面形成隧道氧化层；
在步骤305中，在所述半导体衬底上沉积形成浮栅材料层；
在步骤306中，采用化学机械研磨工艺，以除去多余的浮栅材料层；
在步骤307中，执行回刻蚀工艺除去部分露出的所述隔离材料层以形成浅沟槽隔离结构，具体的，先执行湿法刻蚀再采用干法刻蚀；
在步骤308中，采用湿法刻蚀去除所述侧墙。
此外，本发明提供了所述半导体器件的制备方法以外，还提供了一种半导体器件，包括：
半导体衬底；
位于所述半导体衬底中的浅沟槽隔离结构，所述浅沟槽隔离结构的顶部表面的横截面为凹槽形结构；
位于所述半导体衬底上的所述浅沟槽隔离结构之间的隧道氧化层；
位于所述隧道氧化层上的浮栅结构。
所述浅沟槽隔离结构的顶部表面的横截面为倒梯形。
所述浅沟槽隔离结构的顶面最高点高于所述浮栅结构的底面所处的平面。
综上所述，根据本发明提出的回刻蚀STI区域中的氧化物的方法形成的浅沟槽隔离结构的顶部表面的横截面为倒梯形的凹槽形结构，以使形成的非易失性存储器具有较高的栅极耦合比率；在回刻蚀STI区域中的氧化物时STI的侧墙保护浮栅多晶硅以避免对浮栅的损耗；在非易失性存储器中形成合适的浅沟槽结构，能使非易失性存储器具有较快擦除速度；STI边缘和堆叠栅极之间适当的距离将有利于增强闪存存储器的可靠性；还有利于提高器件的循环性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
Claims (13)
1.一种制作半导体器件的方法，包括：
提供半导体衬底，
在所述半导体衬底上形成有硬掩膜层，所述硬掩膜层包括依次层叠的氧化物层和氮化物层；
刻蚀所述硬掩膜层和所述半导体衬底，以形成浅沟槽；
在所述浅沟槽中填充隔离材料层，所述隔离材料层的表面与所述硬掩膜的表面平齐；
去除所述氮化物层；
在所述半导体衬底上形成侧墙材料层；
刻蚀所述侧墙材料层，在高于所述氧化物层表面的所述隔离材料层的两侧形成侧墙；
在所述半导体衬底上形成浮栅材料层；
对所述浮栅材料层执行平坦化工艺，直至露出所述隔离材料层的顶部为止，以形成浮栅结构；
刻蚀去除部分露出的所述隔离材料层，以形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶部表面的横截面为凹槽形结构；
去除所述侧墙。
2.如权利要求1所述的方法，其特征在于，所述浅沟槽隔离结构的顶部表面的横截面为倒梯形。
3.如权利要求1所述的方法，其特征在于，还包括在形成所述侧墙之后去除所述氧化物层的步骤。
4.如权利要求3所述的方法，其特征在于，还包括在去除所述氧化物层之后在所述半导体衬底表面上形成隧道氧化层的步骤。
5.如权利要求1所述的方法，其特征在于，所述侧墙材料层的材料为氮化硅，采用干法刻蚀所述侧墙材料层以形成所述侧墙。
6.如权利要求3所述的方法，其特征在于，采用湿法刻蚀去除所述氧化物层。
7.如权利要求1所述的方法，其特征在于，采用湿法刻蚀去除所述侧墙。
8.如权利要求1所述的方法，其特征在于，所述刻蚀去除部分露出的所述隔离材料层的步骤包括：先进行一各向同性刻蚀步骤后，再进行一各向异性刻蚀步骤。
9.如权利要求8所述的方法，其特征在于，采用湿法蚀刻执行所述各向同性刻蚀步骤，采用干法蚀刻执行所述各向异性刻蚀步骤。
10.如权利要求1所述的方法，其特征在于，所述浅沟槽隔离结构的顶面最高点高于所述浮栅结构的底面所处的平面。
11.一种半导体器件，包括：
半导体衬底；
位于所述半导体衬底中的浅沟槽隔离结构，所述浅沟槽隔离结构的顶部表面的横截面为凹槽形结构；
位于所述半导体衬底上的所述浅沟槽隔离结构之间的隧道氧化层；
位于所述隧道氧化层上的浮栅结构。
12.如权利要求11所述的器件，其特征在于，所述浅沟槽隔离结构的顶部表面的横截面为倒梯形。
13.如权利要求11所述的器件，其特征在于，所述浅沟槽隔离结构的顶面最高点高于所述浮栅结构的底面所处的平面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310637611.2A CN104681481A (zh) | 2013-11-27 | 2013-11-27 | 一种半导体器件以及制作半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310637611.2A CN104681481A (zh) | 2013-11-27 | 2013-11-27 | 一种半导体器件以及制作半导体器件的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104681481A true CN104681481A (zh) | 2015-06-03 |
Family
ID=53316359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310637611.2A Pending CN104681481A (zh) | 2013-11-27 | 2013-11-27 | 一种半导体器件以及制作半导体器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681481A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919359A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107946304A (zh) * | 2017-11-22 | 2018-04-20 | 上海华力微电子有限公司 | 一种用于尺寸缩减NORFlash单元工艺集成方法 |
| CN109755246A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN109786383A (zh) * | 2017-11-13 | 2019-05-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法和半导体结构 |
| CN111199881A (zh) * | 2018-11-20 | 2020-05-26 | 长鑫存储技术有限公司 | 一种半导体结构的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050012172A1 (en) * | 2000-10-25 | 2005-01-20 | Kohji Kanamori | Semiconductor device and its manufacturing method |
| CN101140908A (zh) * | 2006-09-06 | 2008-03-12 | 海力士半导体有限公司 | 闪存装置制造方法 |
| CN101174576A (zh) * | 2006-10-31 | 2008-05-07 | 力晶半导体股份有限公司 | 隔离结构的制造方法 |
| CN102005375A (zh) * | 2009-09-02 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 构造浮栅的方法 |
-
2013
- 2013-11-27 CN CN201310637611.2A patent/CN104681481A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050012172A1 (en) * | 2000-10-25 | 2005-01-20 | Kohji Kanamori | Semiconductor device and its manufacturing method |
| CN101140908A (zh) * | 2006-09-06 | 2008-03-12 | 海力士半导体有限公司 | 闪存装置制造方法 |
| CN101174576A (zh) * | 2006-10-31 | 2008-05-07 | 力晶半导体股份有限公司 | 隔离结构的制造方法 |
| CN102005375A (zh) * | 2009-09-02 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 构造浮栅的方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919359A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN109755246A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN109755246B (zh) * | 2017-11-03 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN109786383A (zh) * | 2017-11-13 | 2019-05-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法和半导体结构 |
| CN107946304A (zh) * | 2017-11-22 | 2018-04-20 | 上海华力微电子有限公司 | 一种用于尺寸缩减NORFlash单元工艺集成方法 |
| CN107946304B (zh) * | 2017-11-22 | 2020-06-16 | 上海华力微电子有限公司 | 一种用于尺寸缩减NORFlash单元工艺集成方法 |
| CN111199881A (zh) * | 2018-11-20 | 2020-05-26 | 长鑫存储技术有限公司 | 一种半导体结构的制备方法 |
| CN111199881B (zh) * | 2018-11-20 | 2022-03-15 | 长鑫存储技术有限公司 | 一种半导体结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100922989B1 (ko) | 플래시 메모리 소자 및 그것의 제조방법 | |
| CN104681481A (zh) | 一种半导体器件以及制作半导体器件的方法 | |
| CN104425278B (zh) | 半导体器件及半导体器件的形成方法 | |
| US20080057638A1 (en) | Method of manufacturing a flash memory device | |
| CN101989566B (zh) | 半导体器件和闪存器件的制作方法 | |
| US7183162B1 (en) | Method of forming non-volatile memory cell using sacrificial pillar spacers and non-volatile memory cell formed according to the method | |
| CN104617048A (zh) | 快闪存储器及其形成方法 | |
| CN104952805B (zh) | 一种制作嵌入式闪存的方法 | |
| US7214589B2 (en) | Flash memory cell and methods for fabricating same | |
| CN105097463B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN105448921B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| TWI321833B (en) | Non-volatile memory and fabricating method thereof | |
| KR20120040761A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN104835773B (zh) | 一种制作半导体器件的方法 | |
| CN105336590A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN113078099B (zh) | Nand闪存器件及其形成方法 | |
| CN104658978A (zh) | 快闪存储器和快闪存储器的制作方法 | |
| KR100814376B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| CN104517884B (zh) | 一种制作半导体器件的方法 | |
| CN104733395A (zh) | 一种制作半导体器件的方法 | |
| KR100869232B1 (ko) | 메모리 장치 및 그 제조 방법 | |
| CN105140176A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| KR100518605B1 (ko) | 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 | |
| CN105448836A (zh) | 一种半导体器件及其制作方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150603 |