CN104517884B - 一种制作半导体器件的方法 - Google Patents

一种制作半导体器件的方法 Download PDF

Info

Publication number
CN104517884B
CN104517884B CN201310454689.0A CN201310454689A CN104517884B CN 104517884 B CN104517884 B CN 104517884B CN 201310454689 A CN201310454689 A CN 201310454689A CN 104517884 B CN104517884 B CN 104517884B
Authority
CN
China
Prior art keywords
nitride layer
coating
oxide skin
pad
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310454689.0A
Other languages
English (en)
Other versions
CN104517884A (zh
Inventor
李敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310454689.0A priority Critical patent/CN104517884B/zh
Publication of CN104517884A publication Critical patent/CN104517884A/zh
Application granted granted Critical
Publication of CN104517884B publication Critical patent/CN104517884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种制作半导体器件的方法，包括：包括：提供半导体衬底，在所述半导体衬底上依次形成有垫氧化层、垫氮化物层；图案化所述垫氮化物层、垫氧化层和部分的所述半导体衬底，以形成沟槽；在所述垫氮化物层和所述沟槽的底部及侧面上形成第一氧化物层；在所述第一氧化物层上形成氮化物层；在所述氮化物层上形成第二氧化物层；平坦化所述第二氧化物层停止于所述垫氮化物层，以去除部分的所述第二氧化物层；去除所述垫氮化物层和所述垫氧化层，以露出所述半导体衬底。根据本发明的制造工艺可以有效地避免在刻蚀形成侧墙结构之后浅沟槽隔离结构中出现空洞和空洞通道，以解决PDM间隙填充问题、降低半导体器件中的电介质的可靠性以及导致半导体器件中的通路发生短路现象的问题，提高半导体器件性能和电可靠性。

Description

一种制作半导体器件的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。
背景技术
随着微电子工艺进入深亚微米阶段后，为实现高密度、高性能的大规模集成电路，半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术来实现有源器件的隔离，如互补金属氧化物半导体(CMOS)器件中，NMOS(N型金属氧化物半导体)晶体管和PMOS(P型金属氧化物半导体)晶体管之间的隔离层均采用浅沟槽隔离技术工艺形成。
浅沟槽隔离技术已经逐渐取代了传统半导体器件制造所采用的如局部硅氧化法等其他隔离方法。浅沟槽隔离技术与其他隔离方法相比具有：可以获得较窄的半导体器件隔离宽度，从而提高其器件密度，还可以提升表面平坦度，因而可在光刻时有效控制最小线宽
随着半导体工艺技术的不断升级换代，浅沟槽隔离的工艺方法也在不断地改进和发展，当大量的晶体管等器件集成到越来越小的芯片上的时候，需要浅沟槽隔离结构能很好的把每个微小的器件绝缘隔离，又不影响这些器件的工作特性。在现有的半导体器件的制作工艺中，提供具有浅沟槽隔离结构(STI)的硅衬底，在硅衬底的表面上依次沉积形成栅极氧化层和多晶硅层，对多晶硅层进行选择性刻蚀，形成栅极。在栅极两侧的硅基底上进行低浓度离子注入形成轻掺杂区，在栅极两侧构造由氮化硅或者氧化硅或者氮氧化硅构成的侧墙，对栅极两侧的硅衬底上分别进行源极和漏极离子注入，形成源极和漏极。在刻蚀形成侧墙结构的过程中，该刻蚀工艺对STI区域也进行了刻蚀产生了过刻蚀(over etching)现象，以在STI区域中产生了微沟槽(Micro-trenches)，所述微沟槽可以进一步导致在所述STI区域中形成空洞(void)和空洞通道(tunnels)，将导致在后续的工艺步骤中水分子和化学试剂流入到其中，以降低半导体器件中的电介质的可靠性和导致半导体器件发生短路现象，引起半导体器件性能和电可靠性的问题。
集成电路制程的快速发展，使得半导体产品日益积集化和微小化。而随着产品的积集化和微小化，在半导体制程中，形成良好的隔离结构则更加困难，在刻蚀形成侧墙结构之后在STI区域中形成的空洞将影响半导体器件的性能，例如，在沉积形成金属沉积前的电介质层(PMD，pre-metal dielectric)之前的多个湿法清洗工艺步骤，该湿法清洗步骤将引起PDM间隙填充问题、降低半导体器件中的电介质的可靠性以及导致半导体器件中的通路发生短路现象。
因此，提出了一种新的制作浅沟槽隔离结构的方法，以避免在STI区域中形成空洞和空洞通道，提高半导体器件性能和电可靠性。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底，在所述半导体衬底上依次形成有垫氧化层、垫氮化物层；图案化所述垫氮化物层、垫氧化层和部分的所述半导体衬底，以形成沟槽；在所述垫氮化物层和所述沟槽的底部及侧面上形成第一氧化物层；在所述第一氧化物层上形成氮化物层；在所述氮化物层上形成第二氧化物层；平坦化所述第二氧化物层停止于所述垫氮化物层，以去除部分的所述第二氧化物层；去除所述垫氮化物层和所述垫氧化层，以露出所述半导体衬底。
优选地，所述氮化物为氮化硅。
优选地，还包括在去除所述垫氮化物层和所述垫氧化层之后在所述半导体衬底上形成栅极介电层和栅极，以及位于所述栅极介电层和栅极两侧的侧墙结构的步骤。
优选地，在形成所述侧墙结构的同时去除了剩余的所述第二氧化物层以露出所述氮化物层。
优选地，所述侧墙结构包括氧化物层和氮化物层，所述侧墙结构为氧化物层、氮化物层和氧化物层的三层结构。
优选地，还包括在形成所述沟槽之后在所述沟槽中形成衬垫层的步骤。
优选地，所述衬垫层的材料为二氧化硅或者氮氧化硅。
优选地，所述第一氧化物层的厚度为所述沟槽底部到所述半导体衬底表面高度的50％至70％。
优选地，所述氮化物层可以低于或者高于所述半导体衬底，所述氮化物层和所述半导体衬底之间的高度差为0埃至500埃。
优选地，所述第二氧化物层的厚度大于等于1000埃。
优选地，采用高密度等离子化学气相沉积工艺形成所述第一氧化物层和所述第二氧化物层。
优选地，采用刻蚀工艺或者湿法清洗工艺去除所述垫氮化物层和垫氧化层。
综上所示，根据本发明的制造工艺可以有效地避免在刻蚀形成侧墙结构之后浅沟槽隔离结构中出现空洞和空洞通道，以解决PDM间隙填充问题、降低半导体器件中的电介质的可靠性以及导致半导体器件中的通路发生短路现象的问题，提高半导体器件性能和电可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1G为根据本发明一个实施方式制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图；
图2为根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决浅沟槽隔离结构中的空洞问题，以避免降低半导体器件中的电介质的可靠性和半导体器件发生短路现象。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
为了解决浅沟槽隔离结构中的空洞问题，本发明提出了一种制作浅沟隔离结构的方法。参照图1A至图1G，示出根据本发明一个方面的实施例的相关步骤的剖视图。
如图1A所示，如图1A所示，提供半导体衬底100，在所述半导体的衬底100中形成有阱。
所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以被定义有源区。
作为优选，所述半导体衬底100为Si材料层的厚度为10-100nm，优选为30-50nm。
在半导体衬底100上形成衬垫(pad)氧化层101，其主要材料为二氧化硅。该垫氧化层101可通过热氧化法形成，一般厚度为100～160埃，其主要作为隔离层以保护有源区在去除氮化硅时不受化学沾污(即作为隔离氧化层)。在垫氧化层101上形成垫氮化硅层102，可以采用炉管沉积方法或者低压化学气相沉积法形成垫氮化硅层102，其厚度一般为600～1200埃，该氮化硅层102主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区，而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。
在本发明的一实施例中，在垫氮化硅层102上形成电介质抗反射涂层(DARC)，其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层上形成底部抗反射涂层和图案化的光刻胶层。
根据图案化的光刻胶依次刻蚀底部抗反射涂层、电介质抗反射涂层垫氮化硅层102、垫氧化层101和部分的半导体衬底，以形成沟槽103，沟槽103优选为浅沟槽结构。其中，刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mTorr)。接着，去除图案化的光刻胶、底部抗反射涂层和电介质抗反射涂层，以形成浅沟槽103。
有源区垫氧化层、垫氮化物层以及有源区刻蚀，对于有源区的刻蚀为软刻蚀，以在有源区形成坡度。作为一实例，通过光刻胶层定义需要进行刻蚀的区域，之后进行有源区垫垫氧化层、垫氮化物层以及有源区刻蚀，其中对有源区半导体衬底的刻蚀为软刻蚀，以形成坡度，该有源区形成向内凹陷形状，中心至边缘形成坡度。
在浅沟槽的侧壁和底部形成衬垫层(liner)(未示出)，衬垫层可以包括数种衬垫材料的任何一种，包括但不限于：氧化硅衬垫材料和氮化硅衬垫材料，衬垫层优选包括氮化硅衬垫材料。可以使用包括但不限于：化学汽相沉积方法和物理汽相沉积方法的方法形成衬垫层。通常，衬垫层具有从大约200到大约1000埃的厚度。衬垫层的材料优选二氧化硅和氮氧化硅，形成衬垫层的方法优选热处理工艺。
如图1B所示，采用HDP(高密度等离子)沉积工艺在所述垫氮化物层和所述浅沟槽103的底部和侧面形成氧化物层104，氧化物层的材料为二氧化硅，形成的氧化物层104沉积在部分的浅沟槽103中，填充在浅沟槽103中的氧化物层104的高度为浅沟槽103的底部到所述半导体衬底表面高度的50％至70％。
在本发明的一具体实施方式中，采用HDP-CVD(高密度等离子化学气相沉积)在浅沟槽103中氧化物层104，HDP-CVD工艺是在同一个反应腔室中同步地进行沉积与溅射反应，HDP-CVD工艺采用的反应气体包括SiH4和O2，以及溅射用的气体氢气和氦气。由于沉积和溅射工艺是同时进行的，通过调整SiH4和O2以及氢气和氦气的含量以使溅射沉积比为1:1。
如图1C所示，在氧化物层104上形成氮化物层105，氮化物层优选为氮化硅层，氮化物层覆盖氧化物层，优选地，在浅沟槽103水平方向的氮化物层105与半导体衬底100的顶部齐平，氮化物层105的厚度为STI最终的阶梯高度(step height)，相当于STI最终的阶梯高度要求决定氮化物层105的厚度。在浅沟槽103的水平方向氮化物层105可以与所述半导体衬底100的顶部齐平或者高于所述半导体衬底100的顶部，氮化物层105和半导体衬底100之间的高度差可以为0埃至500埃。其中，氮化物层增强了覆盖在半导体衬底上的薄膜层的刻蚀选择比。形成氮化物层可以使用包括但不限于：化学汽相沉积方法和物理汽相沉积方法。
通过控制氮化物层105的厚度，以使所述氮化物层在水平方向的高度与所述半导体衬底100的顶部齐平或者高于所述半导体衬底的顶部，具体的氮化物层的厚度由STI最终的阶梯高度的要求决定。
如图1D所示，在氮化物层105上形成氧化物层106，氧化物层106填充所述浅沟槽103，氧化物层106的厚度大于等于1000埃。
在本发明的一具体实施方式中，采用HDP-CVD(高密度等离子化学气相沉积)在浅沟槽103中氧化物层106，HDP-CVD工艺是在同一个反应腔室中同步地进行沉积与溅射反应，HDP-CVD工艺采用的反应气体包括SiH4和O2，以及溅射用的气体氢气和氦气。由于沉积和溅射工艺是同时进行的，通过调整SiH4和O2以及氢气和氦气的含量以使溅射沉积比为1:1。
在本发明的一具体实施方式中，对浅沟槽103的填充方法采用交替进行HDP-CVD工艺和湿法刻蚀工艺，即通过HDP-CVD工艺-湿法刻蚀-HDP-CVD工艺的步骤在浅沟槽103中填充形成氧化物层。
如图1E所示，采用平坦化工艺去除部分的氧化物层106且停止于垫氮化物层102上。在采用平坦化工艺去除部分的氧化物层106，剩余的氧化物层106覆盖在氮化物层105上，氮化物层105没有暴露出来。
可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
如图1F所示，去除所述垫氧化层101和垫氮化物层102，以露出所述半导体衬底100，可以采用刻蚀工艺或者湿法清洗工艺。
既可以采用干蚀刻法也可以采用湿蚀刻法移除氧化物层。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoricacid(BHF))。
使用一干蚀刻制造工艺，例如以氟化硫(SF6)、氮及氯作为蚀刻剂且对氧化物具有高选择性的选择性反应性离子蚀刻(RIE)制造工艺，进行回蚀刻制造工艺。
传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
所述湿法清洗的溶液可采用稀释的氢氟酸或者热磷酸中的一种或者两种。
如图1G所示，在半导体衬底100上依次沉积形成栅极介电层107和多晶硅层108，对多晶硅层和栅极介电层进行选择性刻蚀，形成栅极109。接着，执行LDD离子注入工艺，以在半导体衬底100中所述栅极的两侧形成轻掺杂区域。之后，进行离子注入工艺，以在栅极109周围的半导体衬底100中形成源极/漏极区域，紧接着进行快速升温退火工艺。然后，在栅极109和半导体衬底100上形成侧墙材料层，刻蚀所述侧墙材料层以在栅极109的两侧形成侧墙结构110，侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料，所述侧墙结构110包括氧化物层和氮化物层，优选地，所述侧墙结构100为氧化物层、氮化物层和氧化物层的三层结构，在半导体衬底100中形成浅沟槽隔离结构111。浅沟槽隔离结构111中没有形成空洞(void)和空洞通道(tunnels)。所述浅沟槽隔离结构包括氧化物层和氮化物层。
在本发明的一具体实施方式中，在刻蚀形成所述侧墙结构110的过程中，同时也刻蚀去除浅沟槽103中剩余的氧化物层106，露出了硅化物层105，这将避免在形成的浅沟槽隔离结构中出现空洞和空洞通道。
参照图2，示出了根据本发明一个实施方式制作互连结构的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供一包括有源区半导体硅衬底，在半导体衬底上形成衬垫(pad)氧化层，在垫氧化层上形成垫氮化硅层，图案化所述垫氮化物层、垫氧化层和部分的所述半导体衬底，以形成沟槽，接着在所述沟槽中形成衬垫层。
在步骤202中，在所述垫氮化物层和所述沟槽的底部及侧面上形成第一氧化物层；
在步骤203中，在所述第一氧化物层上形成氮化物层，在所述沟槽的水平方向所述氮化物层与所述半导体衬底齐平；
在步骤204中，在所述氮化物层上形成第二氧化物层；
在步骤205中，采用平坦化工艺去除部分的所述第二氧化物层停止于所述垫氮化物层上；
在步骤206中，去除所述垫氮化物层和所述垫氧化层，以露出所述半导体衬底；
在步骤207中，在所述半导体衬底上所述沟槽之间形成栅极介电层和栅极，在所述半导体衬底中所述栅极的两侧形成源漏区，以及位于所述栅极介电层和栅极两侧的侧墙结构，在所述半导体衬底中形成浅沟槽隔离结构。
综上所示，本发明提出了一种新的制作浅沟槽隔离结构的方法，根据本发明的制造工艺可以有效地避免在刻蚀形成侧墙结构之后浅沟槽隔离结构中出现空洞和空洞通道，以解决PDM间隙填充问题、降低半导体器件中的电介质的可靠性以及导致半导体器件中的通路发生短路现象的问题，提高半导体器件性能和电可靠性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (12)

1.一种制作半导体器件的方法，包括：
提供半导体衬底，
在所述半导体衬底上依次形成有垫氧化层、垫氮化物层；
图案化所述垫氮化物层、垫氧化层和部分的所述半导体衬底，以形成沟槽；
在所述垫氮化物层和所述沟槽的底部及侧面上形成第一氧化物层；
在所述第一氧化物层上形成氮化物层，所述氮化物层在沟槽水平方向的高度与所述半导体衬底顶部齐平或高于所述半导体衬底顶部；
在所述氮化物层上形成第二氧化物层；
平坦化所述第二氧化物层停止于所述垫氮化物层，以去除部分的所述第二氧化物层；
去除所述垫氮化物层和所述垫氧化层，以露出所述半导体衬底。
2.如权利要求1所述的方法，其特征在于，所述氮化物层为氮化硅层。
3.如权利要求1所述的方法，其特征在于，还包括在去除所述垫氮化物层和所述垫氧化层之后在所述半导体衬底上形成栅极介电层和栅极，以及位于所述栅极介电层和栅极两侧的侧墙结构的步骤。
4.如权利要求3所述的方法，其特征在于，在形成所述侧墙结构的同时去除了剩余的所述第二氧化物层以露出所述氮化物层。
5.如权利要求3所述的方法，其特征在于，所述侧墙结构包括氧化物层和氮化物层，所述侧墙结构为氧化物层、氮化物层和氧化物层的三层结构。
6.如权利要求1所述的方法，其特征在于，还包括在形成所述沟槽之后在所述沟槽中形成衬垫层的步骤。
7.如权利要求6所述的方法，其特征在于，所述衬垫层的材料为二氧化硅或者氮氧化硅。
8.如权利要求1所述的方法，其特征在于，所述第一氧化物层的厚度为所述沟槽底部到所述半导体衬底表面高度的50％至70％。
9.如权利要求1所述的方法，其特征在于，所述氮化物层和所述半导体衬底之间的高度差为0埃至500埃。
10.如权利要求1所述的方法，其特征在于，所述第二氧化物层的厚度大于等于1000埃。
11.如权利要求1所述的方法，其特征在于，采用高密度等离子化学气相沉积工艺形成所述第一氧化物层和所述第二氧化物层。
12.如权利要求1所述的方法，其特征在于，采用刻蚀工艺或者湿法清洗工艺去除所述垫氮化物层和垫氧化层。
CN201310454689.0A 2013-09-27 2013-09-27 一种制作半导体器件的方法 Active CN104517884B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310454689.0A CN104517884B (zh) 2013-09-27 2013-09-27 一种制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310454689.0A CN104517884B (zh) 2013-09-27 2013-09-27 一种制作半导体器件的方法

Publications (2)

Publication Number Publication Date
CN104517884A CN104517884A (zh) 2015-04-15
CN104517884B true CN104517884B (zh) 2017-11-14

Family

ID=52792992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310454689.0A Active CN104517884B (zh) 2013-09-27 2013-09-27 一种制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN104517884B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987006B (zh) * 2020-10-16 2021-08-10 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法
CN112909079B (zh) * 2021-03-09 2024-02-09 上海华虹宏力半导体制造有限公司 一种半导体器件及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046211A (ko) * 1999-11-11 2001-06-05 윤종용 반도체 소자 제조방법
US6277706B1 (en) * 1997-06-13 2001-08-21 Nec Corporation Method of manufacturing isolation trenches using silicon nitride liner
CN101295664A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN101625990A (zh) * 2008-07-08 2010-01-13 中芯国际集成电路制造(上海)有限公司 间隙壁刻蚀中消除微沟槽的方法
CN102437047A (zh) * 2011-08-29 2012-05-02 上海华力微电子有限公司 一种sti结构cmp方法以及sti结构制作方法
CN102915948A (zh) * 2012-10-19 2013-02-06 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068369A (ja) * 1998-08-20 2000-03-03 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP4750342B2 (ja) * 2002-07-03 2011-08-17 ルネサスエレクトロニクス株式会社 Ｍｏｓ−ｆｅｔおよびその製造方法、並びに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277706B1 (en) * 1997-06-13 2001-08-21 Nec Corporation Method of manufacturing isolation trenches using silicon nitride liner
KR20010046211A (ko) * 1999-11-11 2001-06-05 윤종용 반도체 소자 제조방법
CN101295664A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN101625990A (zh) * 2008-07-08 2010-01-13 中芯国际集成电路制造(上海)有限公司 间隙壁刻蚀中消除微沟槽的方法
CN102437047A (zh) * 2011-08-29 2012-05-02 上海华力微电子有限公司 一种sti结构cmp方法以及sti结构制作方法
CN102915948A (zh) * 2012-10-19 2013-02-06 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法

Also Published As

Publication number Publication date
CN104517884A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
KR101435710B1 (ko) 고밀도 게이트 디바이스 및 방법
CN101872742B (zh) 半导体装置及其制造方法
US9985132B2 (en) Semiconductor device and fabricating method of a gate with an epitaxial layer
CN104008994B (zh) 半导体装置的制造方法
US5989977A (en) Shallow trench isolation process
US7960286B2 (en) Narrow channel width effect modification in a shallow trench isolation device
US7176104B1 (en) Method for forming shallow trench isolation structure with deep oxide region
CN102024743A (zh) 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法
KR20150073834A (ko) 반도체 디바이스의 ｆｉｎ 구조물
KR20140144639A (ko) 반도체 소자의 핀 구조
CN102456740B (zh) P型场效应晶体管及其制作方法
CN102024761A (zh) 用于形成半导体集成电路器件的方法
JP2008041901A (ja) 半導体装置及びその製造方法
CN104425278A (zh) 半导体器件及半导体器件的形成方法
CN108878361B (zh) 半导体器件及其制造方法
US7851328B2 (en) STI stress modulation with additional implantation and natural pad sin mask
CN104517884B (zh) 一种制作半导体器件的方法
CN104752175B (zh) 一种制作半导体器件的方法
CN110571193A (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
TWI240375B (en) Integrated circuit structure and method of fabrication
CN102623390B (zh) 制作具有本地接点的半导体装置的方法
KR100518605B1 (ko) 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법
KR100466207B1 (ko) 반도체 소자의 제조 방법
CN107731685B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant