CN104660220A - 一种产生整数频率脉冲的信号发生器及信号产生方法 - Google Patents
一种产生整数频率脉冲的信号发生器及信号产生方法 Download PDFInfo
- Publication number
- CN104660220A CN104660220A CN201510058501.XA CN201510058501A CN104660220A CN 104660220 A CN104660220 A CN 104660220A CN 201510058501 A CN201510058501 A CN 201510058501A CN 104660220 A CN104660220 A CN 104660220A
- Authority
- CN
- China
- Prior art keywords
- signal
- pulse
- enable signal
- division
- frequency value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种产生整数频率脉冲的信号发生器及信号产生方法,包括依次连接的检测模块、除法模块和波形产生模块。所述信号发生器以***时钟的频率检测输入频率值的状态,根据输入频率值的变化,输出除法使能信号,除法模块接收到除法使能信号后,将***时钟频率与输入频率值作除法运算,根据商和余数产生单位时间内均匀分布的整数频率脉冲;根据脉冲输出使能信号确定是否将输出整数频率脉冲信号。本发明完成一种非整数周期到整数周期的转化,在***时钟频率固定的情况下,解决整数频率输入值会导致非整数周期计数的问题,具有精度高,易于实现的特点。
Description
技术领域
本发明属于信号处理领域,更具体地,涉及一种产生整数频率脉冲的信号发生器及信号产生方法。
背景技术
目前市面上的脉冲个数调制器,多以倍频累加思路或者计数器按照权系数进行分频输出的方式产生。前者的设计虽然简单,但是在频率控制字不能被频率累加计数器整除时,波形会在频率累加器的每个清零时刻出现不规则波形,会影响单位时间内的脉冲方波个数;后者的设计虽然能输出非整数时钟周期计数的脉冲波,但是其精度受参考频率影响较大,以十六位信号发生器为例,如果晶振为50MHz,则很难精准的产生216=65536Hz精准的参考频率。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种产生整数频率脉冲产生的信号发生器及信号产生方法,其目的在于进行非整数周期到整数周期的转化,由此解决***时钟频率固定的情况下整数频率输入值会导致输出脉冲非整数周期计数的问题。
为实现上述目的,按照本发明的一个方面,提供了一种产生整数频率脉冲的信号发生器,所述信号发生器包括依次连接的检测模块、除法模块和波形产生模块,所述检测模块、除法模块和波形产生模块均接收同一个***时钟信号;
检测模块用于检测输入频率值,将输入频率值与预设值进行比较,根据比较结果输出除法使能信号和脉冲输出使能信号;
除法模块用于在除法使能信号的触发下将***时钟信号的频率值与输入频率值进行除法运算,输出商、余数和除法完成使能信号;
波形产生模块用于在除法完成使能信号的触发下根据所述商和余数生成整数频率脉冲信号,并根据脉冲输出使能信号确定是否输出所述整数频率脉冲信号;当接收到的脉冲输出使能信号为高电平时,输出脉冲信号;当接收到的脉冲输出使能信号为低电平时,停止输出脉冲信号。
优选的,检测模块输出的除法使能信号和脉冲输出使能信号均是高电平有效。
优选的,检测模块预设有最大容许输入频率值fmax;若检测模块接收到的输入频率值为零,则脉冲输出使能信号和除法使能信号为低电平;若输入频率值大于0且小于等于fmax,则脉冲输出使能信号和除法使能信号均为高电平。
进一步优选的,若检测模块接收到的输入频率值大于fmax,脉冲输出使能信号和除法使能信号均为高电平且将输入频率值视为无效输入,将fmax作为输入频率值与***时钟信号的频率值进行除法运算。
进一步优选的,检测模块预设的最大容许输入频率值fmax为小于***时钟频率的整数值。
进一步优选的,波形产生模块根据所述商和余数生成的整数频率脉冲信号具体如下:以Q表示商,以R表示余数,生成单位时间内以(Q+1)为计数周期的R个脉冲,以Q为计数周期的(f-R)个脉冲,两种计数周期的整数频率脉冲均匀分布。
为实现本发明目的,按照本发明的另一个方面,提供了一种产生整数频率脉冲的信号产生方法,所述信号产生方法采用本发明提供的产生整数频率脉冲的信号发生器,具体如下:
(1)判断输入频率值f是否为零,若是,则将脉冲输出使能信号置低;若否,则将脉冲输出使能信号置高,并进入步骤(2);
(2)判断输入频率值f是否超出预设的最大容许输入频率值,若否,则生成除法使能信号,进入步骤(3);若是,则将输入频率值f视为无效输入,将最大容许输入频率值作为输入频率值,并生成除法使能信号,进入步骤(3);
(3)接收到所述除法使能信号后,将***时钟信号的频率值与输入频率值f进行除法运算,所述***时钟信号的频率值作被除数,获取商Q、余数R和除法完成使能信号;
(4)接收到所述除法完成使能信号后,根据所述商Q和余数R值产生整数频率脉冲信号:单位时间内生成的脉冲信号分为两部分,其中R个脉冲以(Q+1)作为计数周期,(f-R)个脉冲以Q作为计数周期,两种计数周期的脉冲均匀分布;若脉冲输出使能信号为高电平,则将产生的整数频率脉冲信号输出;若脉冲输出使能信号为低电平,则停止脉冲信号输出;
(5)检测输入频率值f是否有变化,若否,则持续输出单位时间内以(Q+1)为计数周期的R个脉冲,以Q为计数周期的(f-R)个脉冲,两种计数周期的脉冲均匀分布;若是,则进入步骤(1)。
优选的,所述步骤(5)中,在***时钟信号的上升沿时刻或下降沿时刻检测输入频率值是否变化,若在***时钟信号的上升沿时刻检测到输入频率值f有变化,则在***时钟信号的下一个上升沿时刻产生输入值改变标志位并进入步骤(1);若在***时钟信号的下降沿时刻检测到输入频率值f有变化,则在***时钟信号的下一个下降沿时刻产生输入值改变标志位并进入步骤(1)。
进一步优选的,在输入频率值f有变化的情况下,所述除法使能信号由所述脉冲输出使能信号与输入值改变标志位进行逻辑与操作获得。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,能够取得下列有益效果:
(1)由于本发明提供的信号发生器根据除法运算的结果进行了非整数周期到整数周期的转化,因此无论输入频率能否通过***时钟频率整数分频,都能以均匀的间隔连续输出单位时间内个数与输入频率数值相等的脉冲;
(2)本发明有效解决在***时钟频率固定情况下,整数频率输入值会导致非整数周期计数的问题,具有精度高,易于实现的特点。
附图说明
图1是本发明提供的一种产生整数频率脉冲信号的信号发生器的整体结构框图;
图2是本发明实施例1提供的一种产生整数频率脉冲信号的信号发生器的各模块间信号主要输入输出关系连接图;
图3是本发明实施例2提供的一种产生整数频率脉冲信号的信号产生方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示,本发明的信号发生器包括依次连接的检测模块、除法模块和波形产生模块;三个模块接收同一个***时钟信号输入;
检测模块接收输入频率值f,对输入频率值f进行检测,若检测到输入频率值为0则将送往波形产生模块的脉冲输出使能信号置低;波形产生模块收到低电平的脉冲输出使能信号后就停止脉冲输出;如检测到输入频率值不为0且发生改变,则将脉冲输出使能信号置高,并输出除法使能信号;
检测模块预设有最大容许输入频率值,若输入频率值f大于所述最大容许输入频率值,则视为无效输入,将输入频率值f按照最大容许输入频率值处理;所述最大容许输入频率值为小于***时钟频率的整数值;
例如,当***时钟频率为50MHz,若预设最大容许输入频率值为500KHz,当输入频率值大于500KHz时,将输入频率值视为无效输入,按照f等于500KHz进行除法运算,产生整数频率脉冲信号。
所述除法模块接收除法使能信号,进行***时钟的频率与输入频率值的除法运算,输出商Q、余数R和除法完成使能信号;
所述波形产生模块受除法完成使能信号的触发,根据所述商和余数生成脉冲信号,单位时间内生成的脉冲信号分为两部分,其中R个脉冲以(Q+1)作为计数周期,(f-R)个脉冲以Q作为计数周期。
实施例1的各模块间信号连接关系如图2所示,其中,Clk为***时钟信号,Rst_n为***复位信号,Div_en为除法使能信号,Div_done为除法完成使能脉冲信号,Run为脉冲输出使能信号,pnm为脉冲输出端口;
f为输入频率,输入频率值f随可根据需求设置;检测模块输出的除法使能信号Div_en,用作除法模块的驱动使能信号;
当除法模块接收到除法使能信号Div_en后,在下一个***时钟周期的上升沿进行除法计算,被除数为写入除法模块的***时钟信号的频率值,除数为输入频率值f;
当除法模块完成除法计算后,在下一个***时钟周期上升沿输出除法完成使能信号Div_done、商Q、余数R;这三个信号均输入至波形产生模块,每当波形产生模块接收到除法完成使能脉冲信号Div_done,则按照接收到的相应Q、R值产生整数频率脉冲信号;当波形产生模块收到的脉冲输出使能信号为高电平时,将生成的整数频率脉冲信号经pnm端口输出;当收到的脉冲输出使能信号为低电平时,则停止脉冲信号输出。
如图3所示,本发明实施例2的信号产生方法的流程具体如下:
(1)判断输入频率值f是否为零,若是,则将脉冲输出使能信号置低;若否,则将脉冲输出使能信号置高,并进入步骤(2);
(2)判断输入频率值f是否超出预设的最大容许输入频率值,若否,则生成除法使能信号,进入步骤(3);若是,则将输入频率值f视为无效输入,将最大容许输入频率值作为输入频率值,并生成除法使能信号,进入步骤(3);
(3)接收到所述除法使能信号后,将***时钟信号的频率值与输入频率值f进行除法运算,所述***时钟信号的频率值作被除数,获取商Q、余数R和除法完成使能信号;
(4)接收到所述除法完成使能信号后,根据所述商Q和余数R值产生整数频率脉冲信号:单位时间内生成的脉冲信号分为两部分,其中R个脉冲以(Q+1)作为计数周期,(f-R)个脉冲以Q作为计数周期,两种计数周期的脉冲均匀分布;若脉冲输出使能信号为高,则将产生的整数频率脉冲信号输出;若脉冲输出使能信号为低,则停止脉冲信号输出;
(5)检测输入频率值f是否有变化,若否,则持续输出单位时间内以(Q+1)为计数周期的R个脉冲,以Q为计数周期的(f-R)个脉冲,两种计数周期的脉冲均匀分布;若是,则进入步骤(1)。
以下结合具体实施例1和实施例2,将本发明的工作原理具体阐述如下:
当余数R为非零,表明输入频率所对应的脉冲的计数周期应为大于Q,小于(Q+1)的小数,设为A;本发明的目的是将所述小数A转化为R个整数(Q+1)与(f-R)个整数Q平均值,即A=[R*(Q+1)+(f-R)Q]/f;输出单位时间内以(Q+1)为计数周期的R个脉冲,以Q为计数周期的(f-R)个脉冲,输出的两种计数周期的脉冲信号均匀分布;
当余数R为零,单位时间内输出以(Q+1)为计数周期的R个脉冲,以Q为计数周期的(f-R)个脉冲,输出的两种计数周期的脉冲信号均匀分布;
若所用***时钟频率为fclk,时钟周期为Tclk;,则输出整数频率脉冲信号的周期为:R个脉冲的周期为(Q+1)*Tclk,(f-R)个脉冲的周期为Q*Tclk。
本发明有效解决***时钟信号频率固定的情况下,整数频率输入值会导致非整数周期计数的问题。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种产生整数频率脉冲的信号发生器,其特征在于,所述信号发生器包括依次连接的检测模块、除法模块和波形产生模块,所述检测模块、除法模块和波形产生模块均接收同一个***时钟信号;
所述检测模块用于检测输入频率值,将输入频率值与预设值进行比较,根据比较结果输出除法使能信号和脉冲输出使能信号;
所述除法模块用于在除法使能信号的触发下将***时钟信号的频率值与输入频率值进行除法运算,输出商、余数和除法完成使能信号;
所述波形产生模块用于在除法完成使能信号的触发下根据所述商和余数生成整数频率脉冲信号,并根据脉冲输出使能信号确定是否输出所述整数频率脉冲信号。
2.如权利要求1所述的信号发生器,其特征在于,所述除法使能信号和脉冲输出使能信号均是高电平有效。
3.如权利要求2所述的信号发生器,其特征在于,所述检测模块预设有最大容许输入频率值fmax;若输入频率值为零,则脉冲输出使能信号和除法使能信号为低电平;若输入频率值大于0且小于等于fmax,则脉冲输出使能信号和除法使能信号均为高电平。
4.如权利要求3所述的信号发生器,其特征在于,若输入频率值大于fmax,脉冲输出使能信号和除法使能信号均为高电平且将输入频率值视为无效输入,将fmax作为输入频率值与***时钟信号的频率值进行除法运算。
5.如权利要求3或4所述的信号发生器,其特征在于,所述最大容许输入频率值fmax为小于***时钟频率的整数值。
6.如权利要求1至5任一项所述的信号发生器,其特征在于,所述波形产生模块根据所述商和余数生成的整数频率脉冲信号具体如下:以Q表示商,以R表示余数,生成单位时间内以(Q+1)为计数周期的R个脉冲,以Q为计数周期的(f-R)个脉冲,两种计数周期的整数频率脉冲均匀分布。
7.一种采用权利要求1至6任一项所述的信号发生器的信号产生方法,其特征在于,所述方法具体如下:
(1)判断输入频率值f是否为零,若是,则将脉冲输出使能信号置低;若否,则将脉冲输出使能信号置高,并进入步骤(2);
(2)判断输入频率值f是否超出预设的最大容许输入频率值,若否,则生成除法使能信号,进入步骤(3);若是,则将输入频率值f视为无效输入,将最大容许输入频率值作为输入频率值,并生成除法使能信号,进入步骤(3);
(3)接收到所述除法使能信号后,将***时钟信号的频率值与输入频率值f进行除法运算,所述***时钟信号的频率值作被除数,获取商Q、余数R和除法完成使能信号;
(4)接收到所述除法完成使能信号后,根据所述商Q和余数R值产生整数频率脉冲信号:单位时间内生成的脉冲信号分为两部分,其中R个脉冲以(Q+1)作为计数周期,(f-R)个脉冲以Q作为计数周期,两种计数周期的脉冲均匀分布;若脉冲输出使能信号为高电平,则将产生的整数频率脉冲信号输出;若脉冲输出使能信号为低电平,则停止脉冲信号输出;
(5)检测输入频率值f是否有变化,若否,则持续输出单位时间内以(Q+1)为计数周期的R个脉冲,以Q为计数周期的(f-R)个脉冲,两种计数周期的脉冲均匀分布;若是,则进入步骤(1)。
8.如权利要求7所述的信号产生方法,其特征在于,所述步骤(5)中,在***时钟信号的上升沿时刻或下降沿时刻检测输入频率值是否变化,若在***时钟信号的上升沿时刻检测到输入频率值f有变化,则在***时钟信号的下一个上升沿时刻产生输入值改变标志位并进入步骤(1);若在***时钟信号的下降沿时刻检测到输入频率值f有变化,则在***时钟信号的下一个下降沿时刻产生输入值改变标志位并进入步骤(1)。
9.如权利要求8所述的信号产生方法,其特征在于,在输入频率值f有变化的情况下,所述除法使能信号由所述脉冲输出使能信号与输入值改变标志位进行逻辑与操作获得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510058501.XA CN104660220B (zh) | 2015-02-04 | 2015-02-04 | 一种产生整数频率脉冲的信号发生器及信号产生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510058501.XA CN104660220B (zh) | 2015-02-04 | 2015-02-04 | 一种产生整数频率脉冲的信号发生器及信号产生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104660220A true CN104660220A (zh) | 2015-05-27 |
CN104660220B CN104660220B (zh) | 2017-05-10 |
Family
ID=53250982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510058501.XA Active CN104660220B (zh) | 2015-02-04 | 2015-02-04 | 一种产生整数频率脉冲的信号发生器及信号产生方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104660220B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105549681A (zh) * | 2015-12-22 | 2016-05-04 | 武汉华中数控股份有限公司 | 一种跨时钟域准确输出脉冲数的方法及*** |
CN107153352A (zh) * | 2017-04-25 | 2017-09-12 | 华南理工大学 | 一种基于数字频率合成技术的脉冲生成方法 |
CN108055006A (zh) * | 2017-12-29 | 2018-05-18 | 成都锐成芯微科技股份有限公司 | 一种数字倍频器 |
CN109327210A (zh) * | 2018-09-29 | 2019-02-12 | 深圳市新川电气技术有限公司 | 脉冲信号产生方法及装置 |
CN110635854A (zh) * | 2019-10-24 | 2019-12-31 | 深圳市富满电子集团股份有限公司 | 一种传输协议自适应解码***及方法 |
CN111257628A (zh) * | 2020-03-05 | 2020-06-09 | 成都飞机工业(集团)有限责任公司 | 一种交流信号转换为脉冲信号的抗干扰方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050036564A1 (en) * | 2003-08-14 | 2005-02-17 | Stefan Peter | Method for processing an OFDM signal |
CN1773980A (zh) * | 2004-11-09 | 2006-05-17 | 华为技术有限公司 | 一种正交频分复用整数频率同步的方法 |
CN103731145A (zh) * | 2013-12-31 | 2014-04-16 | 中国国土资源航空物探遥感中心 | 一种基于标准时间脉冲信号的时标信号发生器 |
-
2015
- 2015-02-04 CN CN201510058501.XA patent/CN104660220B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050036564A1 (en) * | 2003-08-14 | 2005-02-17 | Stefan Peter | Method for processing an OFDM signal |
CN1773980A (zh) * | 2004-11-09 | 2006-05-17 | 华为技术有限公司 | 一种正交频分复用整数频率同步的方法 |
CN103731145A (zh) * | 2013-12-31 | 2014-04-16 | 中国国土资源航空物探遥感中心 | 一种基于标准时间脉冲信号的时标信号发生器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105549681A (zh) * | 2015-12-22 | 2016-05-04 | 武汉华中数控股份有限公司 | 一种跨时钟域准确输出脉冲数的方法及*** |
CN107153352A (zh) * | 2017-04-25 | 2017-09-12 | 华南理工大学 | 一种基于数字频率合成技术的脉冲生成方法 |
CN108055006A (zh) * | 2017-12-29 | 2018-05-18 | 成都锐成芯微科技股份有限公司 | 一种数字倍频器 |
CN109327210A (zh) * | 2018-09-29 | 2019-02-12 | 深圳市新川电气技术有限公司 | 脉冲信号产生方法及装置 |
CN110635854A (zh) * | 2019-10-24 | 2019-12-31 | 深圳市富满电子集团股份有限公司 | 一种传输协议自适应解码***及方法 |
CN111257628A (zh) * | 2020-03-05 | 2020-06-09 | 成都飞机工业(集团)有限责任公司 | 一种交流信号转换为脉冲信号的抗干扰方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104660220B (zh) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104660220A (zh) | 一种产生整数频率脉冲的信号发生器及信号产生方法 | |
CN101685135B (zh) | 用于测试电路板的测试装置和方法 | |
CN103117732B (zh) | 多路视频脉冲信号发生装置及方法 | |
CN102035472B (zh) | 可编程数字倍频器 | |
CN100550631C (zh) | 脉冲宽度调制装置 | |
CN104158515B (zh) | 一种自动同步的多通道并行存储dds信号发生器 | |
CN110887992A (zh) | 一种时钟频率检测电路 | |
CN104378089B (zh) | 数字脉冲宽度产生器及其产生方法 | |
CN103675373A (zh) | 一种在fpga内实现的数字信号产生方法 | |
CN203883807U (zh) | 一种数字式原子频标***电路 | |
CN104133409B (zh) | 一种对称性可调的三角波合成装置 | |
CN104182203A (zh) | 真随机数的产生方法和装置 | |
CN108039883B (zh) | 一种锁相环输出时钟信号稳定度的检测方法及设备 | |
CN105653238B (zh) | 一种计时方法及装置 | |
CN104980130B (zh) | 基于fpga 的oserdes2的改变方波上升时间的方法 | |
CN109104171A (zh) | 一种pwm波形发生器 | |
CN101854160B (zh) | 一种脉冲群驱动信号发生器 | |
CN113054996B (zh) | 用于ct控制板内部低延迟连续穿越时钟域的电路和方法 | |
CN103064461B (zh) | 一种时钟使能信号的产生方法及装置 | |
CN209881765U (zh) | 检测控制装置 | |
CN108549329B (zh) | 一种基于fpga实现脉冲均匀输出的方法及装置 | |
CN209488539U (zh) | 一种基于dds的脉冲波调频电路及调频*** | |
CN201689650U (zh) | 液晶显示器驱动电路 | |
CN106441265B (zh) | 基于双标度输出的d/f转换方法 | |
CN105391423A (zh) | 一种fir滤波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20211213 Address after: 277500 workshop A3 in Tengzhou Mozi science and Technology Innovation Park, Xizhong Road, Jinghe street, Tengzhou City, Zaozhuang City, Shandong Province Patentee after: Shandong Huashu Intelligent Technology Co.,Ltd. Address before: 430223 No. 2, 6th Road, Huagong Science Park, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: WUHAN HUAZHONG NUMERICAL CONTROL Co.,Ltd. |
|
TR01 | Transfer of patent right |