CN104658899B - 一种蚀刻栅极介电层的方法 - Google Patents

一种蚀刻栅极介电层的方法 Download PDF

Info

Publication number
CN104658899B
CN104658899B CN201310597012.2A CN201310597012A CN104658899B CN 104658899 B CN104658899 B CN 104658899B CN 201310597012 A CN201310597012 A CN 201310597012A CN 104658899 B CN104658899 B CN 104658899B
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
gate dielectric
photoresist layer
oxynitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310597012.2A
Other languages
English (en)
Other versions
CN104658899A (zh
Inventor
刘佳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310597012.2A priority Critical patent/CN104658899B/zh
Publication of CN104658899A publication Critical patent/CN104658899A/zh
Application granted granted Critical
Publication of CN104658899B publication Critical patent/CN104658899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种蚀刻栅极介电层的方法，包括：提供半导体衬底，在半导体衬底上沉积氧化物层；执行去耦极等离子体氮化工艺，在氧化物层中掺杂氮以形成氮氧化物层；在半导体衬底上形成图案化的光刻胶层，露出部分氮氧化物层；以图案化的光刻胶层为掩膜，蚀刻去除露出的氮氧化物层；采用臭氧水或者SC1溶液处理露出的半导体衬底的表面；采用湿法清洗去除光刻胶层，其中，光刻胶层下方的氮氧化物层构成栅极介电层。根据本发明，可以在半导体衬底的实现不同功能的器件区域形成具有不同厚度的栅极介电层，且所述形成过程不会对栅极介电层造成损伤。

Description

一种蚀刻栅极介电层的方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种蚀刻栅极介电层的方法。
背景技术
随着半导体器件特征尺寸的不断减小，晶体管需要具有更大电容的栅极介电层来抑制短沟道效应，通过减小栅极介电层的厚度可以做到这一点。但是，栅极介电层的厚度的降低导致栅极漏电流的增加。当栅极介电层的材料为二氧化硅或者氮氧化物且其厚度小于3.0nm时，栅极漏电流大到不可接受。
针对上述问题，现有的解决方案是用具有更高介电常数的材料（以下简称为高k材料）代替二氧化硅或者氮氧化物作为栅极介电层的材料，相比传统的栅极介电层的材料，高k材料在具有更大厚度的情况下可以降低栅极漏电流。然而，在维持晶体管的高驱动电流方面，引入高k材料遇到下述问题：由于高k材料本身固有的声子模（phonon modes）所引发的散射，其下方的衬底沟道区的载流子迁移率大幅下降。为了解决这一问题，需要在衬底硅材料和高k材料之间布置薄层界面层，所述界面层的材料与传统的栅极介电层的材料相同，通常为二氧化硅。
为了进一步提升等效栅极介电层厚度（EOT），在构成界面层的氧化物中掺杂氮，这是因为氮化硅的介电常数高于二氧化硅的介电常数。但是，在氧化物中掺杂氮带来的问题是：在不破坏氮氧化物（例如SiON）层的前提下，如何在同一晶圆的不同区域通过蚀刻形成具有不同厚度的氮氧化物层。
采用现有技术在同一晶圆的不同区域形成具有不同厚度的由氮氧化物层构成的栅极介电层的步骤如下：首先，在晶圆的衬底上沉积氧化物层；接着，实施离子注入，以在氧化物层中掺杂氮形成氮氧化物层；然后，在氮氧化物层上旋涂光刻胶层，并对光刻胶层实施曝光、显影，以露出部分氮氧化物层；接着，通过腐蚀液为稀释的氢氟酸的湿法蚀刻去除露出的氮氧化物层；最后，采用SPM（硫酸和双氧水的混合液）去除光刻胶层。在去除光刻胶层的时候，氮氧化物层受到破坏，后续在其上形成构成栅极结构的其它材料层之后，将会导致栅极结构的电学性能的显著下降。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种蚀刻栅极介电层的方法，包括：提供半导体衬底，在所述半导体衬底上沉积氧化物层；执行去耦极等离子体氮化工艺，在所述氧化物层中掺杂氮以形成氮氧化物层；在所述半导体衬底上形成图案化的光刻胶层，露出部分所述氮氧化物层；以所述图案化的光刻胶层为掩膜，蚀刻去除所述露出的氮氧化物层；采用臭氧水或者SC1溶液处理露出的所述半导体衬底的表面；采用湿法清洗去除所述光刻胶层，其中，所述光刻胶层下方的所述氮氧化物层构成所述栅极介电层。
进一步，所述氧化物层的厚度为5-50埃。
进一步，所述氮的掺杂浓度为1.0×e14-1.0×e16atom/cm2。
进一步，采用湿法蚀刻实施所述蚀刻。
进一步，所述湿法蚀刻的腐蚀液为稀释的氢氟酸，所述稀释的氢氟酸的浓度为0.01％-1.0％。
进一步，所述臭氧水或者SC1溶液处理的持续时间为5sec-5min。
进一步，所述臭氧水的浓度为1-100ppm，所述SC1溶液的浓度为1:1:1000-1:1:5。
进一步，所述湿法清洗采用基于NMP的溶液，所述基于NMP的溶液的温度为20-80℃，处理时间为5sec-5min。
根据本发明，可以在所述半导体衬底的实现不同功能的器件区域形成具有不同厚度的栅极介电层，且所述形成过程不会对栅极介电层造成损伤。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1E为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的蚀刻栅极介电层的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图1A-图1E和图2来描述根据本发明示例性实施例的方法蚀刻栅极介电层的详细步骤。
参照图1A-图1E，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。在半导体衬底100中形成有隔离结构、各种阱(well)结构，为了简化，图示中予以省略。
在半导体衬底100上形成氧化物层101，例如二氧化硅（SiO2）层。氧化物层101的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。氧化物层101的厚度为5-50埃，在半导体衬底100的实现不同功能的器件区域可以形成具有不同厚度的形成氧化物层101。
接着，如图1B所示，执行去耦极等离子体氮化工艺，在氧化物层101中掺杂氮以形成氮氧化物层102。所述氮的掺杂浓度为1.0×e14-1.0×e16atom/cm2。
接着，如图1C所示，在半导体衬底100上形成图案化的光刻胶层103，露出部分氮氧化物层102。在本实施例中，依次实施旋涂、曝光、显影等工艺形成图案化的光刻胶层103。
接着，如图1D所示，以图案化的光刻胶层103为掩膜，蚀刻去除露出的氮氧化物层102。在本实施例中，采用湿法蚀刻实施所述蚀刻，腐蚀液为稀释的氢氟酸，其浓度为0.01％-1.0％。
接下来，采用臭氧水或者SC1溶液（1号标准清洗液）处理露出的半导体衬底100的表面。所述臭氧水或者SC1溶液处理的持续时间为5sec-5min，臭氧水的浓度为1-100ppm，SC1溶液的浓度（氨水:双氧水:水）为1:1:1000-1:1:5。
接着，如图1E所示，采用湿法清洗去除光刻胶层103。所述湿法清洗采用基于NMP（N-甲基-2-砒硌酮）的溶液，所述基于NMP的溶液的温度为20-80℃，处理时间为5sec-5min。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，氮氧化物层102构成后续形成的栅极结构的栅极介电层。接下来，可以通过后续工艺完成整个半导体器件的制作，包括形成栅极结构以及栅极结构两侧的侧壁结构。根据本发明，可以在半导体衬底100的实现不同功能的器件区域形成具有不同厚度的栅极介电层，且所述形成过程不会对栅极介电层造成损伤。
参照图2，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在半导体衬底上沉积氧化物层；
在步骤202中，执行去耦极等离子体氮化工艺，在氧化物层中掺杂氮以形成氮氧化物层；
在步骤203中，在半导体衬底上形成图案化的光刻胶层，露出部分氮氧化物层；
在步骤204中，以图案化的光刻胶层为掩膜，蚀刻去除露出的氮氧化物层；
在步骤205中，采用臭氧水或者SC1溶液处理露出的半导体衬底的表面；
在步骤206中，采用湿法清洗去除光刻胶层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种蚀刻栅极介电层的方法，包括：
提供半导体衬底，在所述半导体衬底上沉积氧化物层；
执行去耦极等离子体氮化工艺，在所述氧化物层中掺杂氮以形成氮氧化物层；
在所述半导体衬底上形成图案化的光刻胶层，露出部分所述氮氧化物层；
以所述图案化的光刻胶层为掩膜，蚀刻去除所述露出的氮氧化物层；
采用臭氧水或者SC1溶液处理露出的所述半导体衬底的表面；
采用基于NMP的溶液湿法清洗去除覆盖在所述氮氧化物层上的所述光刻胶层，其中，所述光刻胶层下方的所述氮氧化物层构成所述栅极介电层。
2.根据权利要求1所述的方法，其特征在于，所述氧化物层的厚度为5-50埃。
3.根据权利要求1所述的方法，其特征在于，所述氮的掺杂浓度为1.0×e14-1.0×e16atom/cm2。
4.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻实施所述蚀刻。
5.根据权利要求4所述的方法，其特征在于，所述湿法蚀刻的腐蚀液为稀释的氢氟酸，所述稀释的氢氟酸的浓度为0.01％-1.0％。
6.根据权利要求1所述的方法，其特征在于，所述臭氧水或者SC1溶液处理的持续时间为5sec-5min。
7.根据权利要求6所述的方法，其特征在于，所述臭氧水的浓度为1-100ppm，所述SC1溶液的浓度为1:1:1000-1:1:5。
8.根据权利要求1所述的方法，其特征在于，所述基于NMP的溶液的温度为20-80℃，处理时间为5sec-5min。
CN201310597012.2A 2013-11-22 2013-11-22 一种蚀刻栅极介电层的方法 Active CN104658899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310597012.2A CN104658899B (zh) 2013-11-22 2013-11-22 一种蚀刻栅极介电层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310597012.2A CN104658899B (zh) 2013-11-22 2013-11-22 一种蚀刻栅极介电层的方法

Publications (2)

Publication Number Publication Date
CN104658899A CN104658899A (zh) 2015-05-27
CN104658899B true CN104658899B (zh) 2017-11-10

Family

ID=53249881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310597012.2A Active CN104658899B (zh) 2013-11-22 2013-11-22 一种蚀刻栅极介电层的方法

Country Status (1)

Country Link
CN (1) CN104658899B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106541506B (zh) * 2016-10-27 2018-06-12 天津大学 激光晶体等离子体辅助刻蚀加工方法
CN112652518B (zh) * 2019-10-11 2023-04-28 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420548A (zh) * 2001-11-15 2003-05-28 株式会社日立制作所 半导体集成电路器件的制造方法
CN1650235A (zh) * 2002-04-26 2005-08-03 东京应化工业株式会社 光致抗蚀剂剥离方法
CN101443886A (zh) * 2006-05-30 2009-05-27 Hoya株式会社 抗蚀剂膜剥离方法、掩膜基板的制造方法及转印掩膜的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470942B1 (ko) * 2003-06-27 2005-03-14 주식회사 하이닉스반도체 반도체 소자의 터널산화막 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420548A (zh) * 2001-11-15 2003-05-28 株式会社日立制作所 半导体集成电路器件的制造方法
CN1650235A (zh) * 2002-04-26 2005-08-03 东京应化工业株式会社 光致抗蚀剂剥离方法
CN101443886A (zh) * 2006-05-30 2009-05-27 Hoya株式会社 抗蚀剂膜剥离方法、掩膜基板的制造方法及转印掩膜的制造方法

Also Published As

Publication number Publication date
CN104658899A (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
US9048087B2 (en) Methods for wet clean of oxide layers over epitaxial layers
JP4961668B2 (ja) 半導体装置の製造方法
CN101924026B (zh) 降低界面层厚度的方法
CN105810729B (zh) 鳍式场效应晶体管及其制造方法
TW201241936A (en) Semiconductor structure
CN104576501B (zh) 一种半导体器件及其制造方法
CN103545185B (zh) 一种采用伪栅极制造半导体器件的方法
CN104658899B (zh) 一种蚀刻栅极介电层的方法
CN103855021B (zh) 一种FinFET器件的制造方法
WO2016008194A1 (zh) 半导体器件及其制造方法
US20140227878A1 (en) Method for Manufacturing Small-Size Fin-Shaped Structure
US20060138570A1 (en) Semiconductor device and fabricating method thereof
CN102709162B (zh) 形成锗硅沟道以及pmos晶体管的方法
CN109285811A (zh) 半导体结构及其形成方法
CN103779217A (zh) 一种鳍片型场效应晶体管及其制作方法
JP2005064052A (ja) 半導体装置の製造方法
JP2010123669A (ja) 半導体装置およびその製造方法
CN100585816C (zh) 制作应变硅沟道金属半导体晶体管的方法
CN103681340A (zh) 一种半导体器件及其制造方法
CN105448715B (zh) 一种半导体器件的制造方法
CN104124142B (zh) 一种半导体器件及其制造方法
JP2002343965A (ja) Ｍｉｓ型半導体装置及びその製造方法
CN104241343B (zh) 一种高k/金属栅极结构及其制作方法
CN107665807A (zh) 一种半导体器件及其制作方法
TWI326472B (en) Method of fabricating strained silicon channel metal oxide semiconductor transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant