CN104637861A - 硅通孔工艺方法 - Google Patents
硅通孔工艺方法 Download PDFInfo
- Publication number
- CN104637861A CN104637861A CN201310557105.2A CN201310557105A CN104637861A CN 104637861 A CN104637861 A CN 104637861A CN 201310557105 A CN201310557105 A CN 201310557105A CN 104637861 A CN104637861 A CN 104637861A
- Authority
- CN
- China
- Prior art keywords
- hole
- tungsten
- layer
- silicon
- deep trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种硅通孔工艺方法，与有源器件的工艺相集成，是在硅片上有源器件制作完成之后，先在硅片上淀积一层金属前介质；然后对硅通孔区域进行刻蚀，然后形成氧化层及淀积钛和氮化钛，再淀积一层金属钨；回刻并再淀积第二层金属钨；进行接触孔刻蚀及金属互连工艺；背面减薄。该方法在不改变现有工艺方法和流程的基础上实现了硅通孔工艺的集成，降低了器件的电阻和电感，提高了RF产品的性能。
Description
技术领域
本发明涉及半导体制造领域，特别是指一种与有源器件工艺相集成的硅通孔工艺方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD:Critical Dimension)越小。
硅通孔(TSV：through silicon via)工艺是一种新兴的集成电路制作工艺，它可将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进的三维堆叠，这样元件封装更为紧凑，芯片引线距离更短，从而可以极大地提高电路的频率特性和功率特性。现有的硅通孔工艺，包括：利用等离子刻蚀在晶圆表面刻蚀通孔；采用化学气相沉积方法在通孔表面形成绝缘层；金属化硅通孔，采取铜电镀方法填充通孔，并采用CMP移除多余的铜电镀层；进行晶圆背面磨削，暴露出铜导体层，完成硅通孔结构。
上述工艺使得TSV与器件的集成具有较大的难度：硅通孔在硅片内的比例太大时，硅片应力较大，容易翘曲变形，影响后续工艺步骤；较难控制硅通孔在硅片背面的暴露长度。
发明内容
本发明所要解决的技术问题是提供一种硅通孔工艺方法，是与有源器件工艺相集成，包含如下的步骤：
步骤一，硅片上完成有源器件的制作之后，在硅片上淀积一层金属前介质层，该介质层厚度取决于有源器件和无源器件的高度；
步骤二，利用光刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的金属前介质层和硅片，形成深沟槽或孔；
步骤三，整个硅片表面形成氧化层，深沟槽或孔的侧壁和底部同步形成氧化层；
步骤四，淀积一层钛和氮化钛；所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域；
步骤五，在所述钛和氮化钛上淀积第一层钨，所述第一层钨不将深沟槽或孔填满；
步骤六，对所述第一层钨进行回刻；
步骤七，在形成有所述第一层钨的深沟槽或孔侧壁和底部中淀积第二层钨，所述第二层钨将所述深沟槽或孔填满或不填满；所述第二层钨同时也淀积到所述深沟槽或孔外部的表面区域；
步骤八，对由所述第一层钨和所述第二层钨组成的钨层进行回刻或化学机械研磨；
步骤九，接触孔刻蚀及正面金属互连完成之后，对所述硅片的背面进行减薄，从所述深沟槽或孔的底部将填充于所述深沟槽或孔中的所述钛和氮化钛、所述第一层钨和第二层钨露出；
步骤十，硅片的背面进行金属淀积并制作背面金属图形，与沟槽或孔中的金属钨形成电性连接。
进一步地，步骤一中，淀积的金属前介质层将硅片上有源器件和无源器件完全覆盖住。
进一步地，步骤八中,回刻或化学机械研磨至衬底表面的钛和氮化钛层露出。
本发明所述的硅通孔工艺方法，能够在不改变传统工艺方法和流程的基础上实现与有源器件工艺的集成，降低了产品内部互连的电阻和电感，提高了RF产品的性能。
附图说明
图1～10是本发明硅通孔工艺方法的步骤图；
图11是本发明硅通孔工艺方法的工艺流程图。
附图标记说明
1是硅衬底，2是金属前介质层，3是深沟槽或孔，4是氧化层，5是钛和氮化钛，6是金属钨（6A是第一层金属钨，6B是第二层金属钨），7是金属互连线，8是介质层，9是背面金属。
具体实施方式
本发明所述的一种硅通孔工艺方法，是与有源器件工艺相集成，包含如下的步骤：
步骤一，如图1所示，硅片上完成有源器件的制作之后，在硅片上淀积一层金属前介质层，该介质层厚度取决于有源器件和无源器件的高度。
步骤二，如图2所示，利用光刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的金属前介质层和硅片，形成深沟槽或孔。
步骤三，如图3所示，整个硅片表面形成氧化层，深沟槽或孔的侧壁和底部同步形成氧化层。
步骤四，如图4所示，淀积一层钛和氮化钛；所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域。
步骤五，如图5所示，在所述钛和氮化钛上淀积第一层钨，所述第一层钨不将深沟槽或孔填满。
步骤六，如图6所示，对所述第一层钨进行回刻。
步骤七，如图7所示，在形成有所述第一层钨的深沟槽或孔侧壁和底部中淀积第二层钨，所述第二层钨将所述深沟槽或孔填满；所述第二层钨同时也淀积到所述深沟槽或孔外部的表面区域。
步骤八，如图8所示，对由所述第一层钨和所述第二层钨组成的钨层进行回刻或化学机械研磨；回刻或化学机械研磨至衬底表面的钛和氮化钛层露出。
步骤九，如图9所示，接触孔刻蚀及正面金属互连完成之后，对所述硅片的背面进行减薄，从所述深沟槽或孔的底部将填充于所述深沟槽或孔中的所述钛和氮化钛、所述第一层钨和所述第二层钨露出。
步骤十，如图10所示，硅片的背面进行金属淀积并制作背面金属图形，与沟槽或孔中的金属钨形成电性连接，硅通孔工艺完成。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种硅通孔工艺方法，是与有源器件工艺相集成，其特征在于：包含如下的步骤：
步骤一，硅片上完成有源器件的制作之后，在硅片上淀积一层金属前介质层，该介质层厚度取决于有源器件和无源器件的高度；
步骤二，利用光刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的金属前介质层和硅片，形成深沟槽或孔；
步骤三，整个硅片表面形成氧化层，深沟槽或孔的侧壁和底部同步形成氧化层；
步骤四，淀积一层钛和氮化钛；所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域；
步骤五，在所述钛和氮化钛上淀积第一层钨，所述第一层钨不将深沟槽或孔填满；
步骤六，对所述第一层钨进行回刻；
步骤七，在形成有所述第一层钨的深沟槽或孔侧壁和底部中淀积第二层钨，所述第二层钨将所述深沟槽或孔填满；所述第二层钨同时也淀积到所述深沟槽或孔外部的表面区域；
步骤八，对由所述第一层钨和所述第二层钨组成的钨层进行回刻或化学机械研磨；
步骤九，接触孔刻蚀及正面金属互连完成之后，对所述硅片的背面进行减薄，从所述深沟槽或孔的底部将填充于所述深沟槽或孔中的所述钛和氮化钛、所述第一层钨和第二层钨露出；
步骤十，硅片的背面进行金属淀积并制作背面金属图形，与沟槽或孔中的金属钨形成电性连接。
2.如权利要求1所述的硅通孔工艺方法，其特征在于：步骤一中，淀积的金属前介质层将硅片上有源器件和无源器件完全覆盖住。
3.如权利要求1所述的硅通孔工艺方法，其特征在于：步骤八中,回刻或化学机械研磨至衬底表面的钛和氮化钛层露出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310557105.2A CN104637861A (zh) | 2013-11-11 | 2013-11-11 | 硅通孔工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310557105.2A CN104637861A (zh) | 2013-11-11 | 2013-11-11 | 硅通孔工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104637861A true CN104637861A (zh) | 2015-05-20 |
Family
ID=53216446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310557105.2A Pending CN104637861A (zh) | 2013-11-11 | 2013-11-11 | 硅通孔工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637861A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611018A (zh) * | 2017-09-26 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 一种改善晶圆应力的方法和晶圆结构 |
| CN107934907A (zh) * | 2017-12-12 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种深Si通孔结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412194A (zh) * | 2011-08-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔的制作方法 |
| CN102412193A (zh) * | 2011-06-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔填充方法 |
| US20130113105A1 (en) * | 2009-03-23 | 2013-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd | Barrier For Through-Silicon Via |
| US20130181330A1 (en) * | 2012-01-13 | 2013-07-18 | Qualcomm Incorporated | Integrating through substrate vias into middle-of-line layers of integrated circuits |
-
2013
- 2013-11-11 CN CN201310557105.2A patent/CN104637861A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130113105A1 (en) * | 2009-03-23 | 2013-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd | Barrier For Through-Silicon Via |
| CN102412193A (zh) * | 2011-06-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔填充方法 |
| CN102412194A (zh) * | 2011-08-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔的制作方法 |
| US20130181330A1 (en) * | 2012-01-13 | 2013-07-18 | Qualcomm Incorporated | Integrating through substrate vias into middle-of-line layers of integrated circuits |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611018A (zh) * | 2017-09-26 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 一种改善晶圆应力的方法和晶圆结构 |
| CN107934907A (zh) * | 2017-12-12 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种深Si通孔结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
| US8399180B2 (en) | Three dimensional integration with through silicon vias having multiple diameters | |
| CN101483150B (zh) | 一种加工硅通孔互连结构的工艺方法 | |
| US9831184B2 (en) | Buried TSVs used for decaps | |
| US8309402B2 (en) | Method of fabricating oxide material layer with openings attached to device layers | |
| KR101750185B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN103367285B (zh) | 一种通孔结构及其制作方法 | |
| US20140203394A1 (en) | Chip With Through Silicon Via Electrode And Method Of Forming The Same | |
| US20160233160A1 (en) | Microelectronic devices with through-silicon vias and associated methods of manufacturing | |
| US11239156B2 (en) | Planar slab vias for integrated circuit interconnects | |
| CN103377984A (zh) | 硅通孔背面导通的制造工艺方法 | |
| CN103779351A (zh) | 三维封装结构及其制造方法 | |
| CN102412193A (zh) | 硅通孔填充方法 | |
| CN104167353A (zh) | 键合衬底表面的处理方法 | |
| CN111968953A (zh) | 硅通孔结构及其制备方法 | |
| US9842774B1 (en) | Through substrate via structure for noise reduction | |
| CN103219303A (zh) | 一种tsv背面漏孔的封装结构及方法 | |
| CN102760710A (zh) | 硅穿孔结构及其形成方法 | |
| CN106057757A (zh) | 一种硅通孔结构及其制作方法 | |
| CN104637861A (zh) | 硅通孔工艺方法 | |
| CN113380648A (zh) | 键合半导体器件及其制备方法 | |
| TWI707401B (zh) | 基本原則區域中完全對準介層窗 | |
| TWI497677B (zh) | 具有側邊矽貫通電極之半導體結構與其形成方法 | |
| CN212257389U (zh) | 半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150520 |