CN104603962A - 用于制造具有反射电极的光电子半导体芯片的方法 - Google Patents

用于制造具有反射电极的光电子半导体芯片的方法 Download PDF

Info

Publication number
CN104603962A
CN104603962A CN201380045537.3A CN201380045537A CN104603962A CN 104603962 A CN104603962 A CN 104603962A CN 201380045537 A CN201380045537 A CN 201380045537A CN 104603962 A CN104603962 A CN 104603962A
Authority
CN
China
Prior art keywords
layer
mirror
protective layer
sequence
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380045537.3A
Other languages
English (en)
Other versions
CN104603962B (zh
Inventor
亚历山大·普福伊费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104603962A publication Critical patent/CN104603962A/zh
Application granted granted Critical
Publication of CN104603962B publication Critical patent/CN104603962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提出一种用于制造光电子半导体芯片(1)的方法，所述方法包括下述步骤：-提供半导体层序列(10)；-将金属的镜层(21)设置在半导体层序列(10)的上侧上；-将镜保护层(3)至少设置在镜层的露出的侧面(21c)上；-部分地移除半导体层序列(10)，其中-镜层(21)具有朝向所述半导体层序列(10)的开口(23)，所述开口沿着横向方向由镜保护层(3)围边，-至少部分地移除半导体层序列(10)在镜层(21)的开口(23)的区域中进行，-以自调节的方式将镜保护层(3)设置在镜层(21)的露出的侧面(21c)上。

Description

用于制造具有反射电极的光电子半导体芯片的方法
技术领域
本发明提出一种用于制造光电子半导体芯片的方法。
发明内容
待实现的目的在于：提出一种用于制造光电子半导体芯片的方法，其中能够使用制成的半导体芯片中的半导体芯片的有源面的尤其大的份额。
根据所述方法的至少一个实施方式，通过所述方法制造光电子半导体芯片。光电子半导体芯片能够是接收辐射的半导体芯片、例如光电二极管或者太阳能电池。此外可行的是，光电子半导体芯片是发光的半导体芯片、例如发光二极管芯片。
通过所述方法尤其能够制造一种光电子半导体芯片，所述光电子半导体芯片在其上侧上没有金属的电路扩展连接片并且没有电接触部位、例如焊盘，其中在运行时待接收或者待发射的电磁辐射例如穿过所述上侧。以这种方式来减小电磁辐射的一部分通过电接触部位被遮暗和/或吸收的危险。能够以这种方式有利地弃用与制造这样的接触部位、例如抛光半导体芯片的上侧和/或制造用于电流扩展的金属连接片相结合的耗费的方法步骤和/或弃用如下措施，所述措施限制或者防止电流在电接触部位的下方注入到光电子芯片的区域中，例如在接触部位下方构成电绝缘层、肖特基势垒和/或离子注入区域。这样的半导体芯片例如在文献US 2010/0171135 A1中描述，所述文献就此明确地通过参引并入本文。
根据光电子半导体芯片的至少一个实施方式，首选提供半导体层序列。半导体层序列例如外延地沉积在生长衬底上。生长衬底例如能够通过蓝宝石或者硅形成。例如至少一个n型传导的半导体区域、有源区域和p型传导的半导体区域外延地生长到生长衬底上。有源区域在此能够在已制成的光电子半导体芯片中设置用于接收或者用于产生电磁辐射。此外，半导体层序列能够包括其它的半导体区域、例如用于结晶的缓冲区域、蚀刻停止层、牺牲层、电流扩展层和接触层。
根据所述方法的至少一个实施方式，接下来将金属的镜层设置在半导体层序列的上侧上，所述上侧例如背离生长衬底。在此设置有至少一个金属的镜层。在此可行的是，设置有镜层序列，所述镜层序列包括至少一个金属的镜层。镜层序列能够包括例如由纯金属或者金属合金构成的金属层。此外，镜层序列能够包括掺杂的金属氧化物和/或陶瓷材料。金属的镜层在此能够直接邻接于半导体层序列，或者在半导体层序列和金属的镜层之间设置其它的层，所述其它的层例如应禁止金属的镜层的材料扩散到半导体层序列中和/或所述其它的层改进金属的镜层和半导体层序列之间的电接触。这些附加的层因此通过在运行时对于待接收或者待产生的电磁辐射而言可透过的材料形成，或者这些附加的层具有开口，电磁辐射能够穿过所述开口到达镜层。
在接下来的方法步骤中，镜保护层至少设置在镜层的露出的侧面上。金属的镜层为此例如以结构化的方式设置半导体层序列的上侧上，使得金属的镜层具有多个彼此隔开的区域，所述区域通过在其中不存在金属的镜层的材料的沟道彼此分开。金属的镜层的各个区域因此沿着横向方向通过露出的侧面限界。横向方向在此例如在一个平面中伸展，所述平面平行于半导体层序列的或者生长衬底的生长面的主延伸平面伸展。金属的镜层的露出的侧面能够垂直于或者横向于所述主延伸平面从而垂直于或者横向于横向方向伸展。
根据所述方法的至少一个实施方式，在下一个方法步骤中局部地移除半导体层序列。半导体层序列的移除例如能够借助于化学工艺、例如蚀刻来进行，其中镜保护层在半导体层序列被移除时保护其覆盖的金属的镜层的区域。镜保护层能够直接邻接于金属的镜层、即与金属的镜层直接接触。
根据所述方法的至少一个实施方式，镜层具有朝向半导体层序列的开口，所述开口沿着横向方向由镜保护层围边，也就是说，开口沿着横向方向由镜层的露出的侧面限界，所述镜层又由镜保护层覆盖，使得镜保护层沿着横向方向对开口围边。在此，镜保护层优选完全地覆盖金属的镜层的侧面，使得金属的镜层在制造公差的范围中至少在侧面上在任何部位处都不露出。
根据所述方法的至少一个实施方式，部分地移除半导体层序列在镜层的开口的区域中进行。也就是说，半导体层序列的材料穿过开口来剥离。凹处或者开口从镜层中的开口起在半导体层序列移除之后延伸到半导体层序列中。然而在此半导体层序列不被完全地穿透，而是半导体层序列中的凹处或者开口仅延伸直至特定的穿透深度，所述穿透深度例如为半导体层序列的厚度的至多80％。换句话说，通过在开口的区域中部分地移除半导体层序列，不露出生长衬底，而是在半导体层序列中的穿过镜层的开口而产生的凹处或者开口的底面通过半导体层序列的材料、例如通过缓冲层形成。
根据所述方法的至少一个实施方式，以自调节的方式将镜保护层设置在镜层的露出的侧面上。换句话说，产生镜的侧壁经过部，而不进行光刻工艺或者另一方法，其中例如相对于镜层的侧面进行调节是必要的。也就是说，由于自调节式的工艺在将镜保护层设置在镜层的露出的侧面上时尤其是能够弃用掩膜技术，在所述掩膜技术中例如以相对于镜层的露出的侧面的位置进行调节的方式来对光刻胶曝光。也就是说，设置镜层尤其是经由没有掩膜或者光刻工艺的制程步骤来进行。
根据用于制造光电子半导体芯片的所述方法的至少一个实施方式，所述方法至少包括下述步骤：
-提供半导体层序列，
-将金属的镜层设置在半导体层序列的上侧上，
-将镜保护层至少设置在镜层的露出的侧面上，
-部分地移除半导体层序列，其中
-镜层具有朝向半导体层序列的开口，所述开口沿着横向方向由镜保护层围边，
-部分地移除半导体层序列在镜层的开口的区域中进行，
-自调节式地将镜保护层设置在镜层的露出的侧面上。
所述方法能够包括在时间上先于或者后于在此所描述的方法步骤的其它的方法步骤，所述其它的方法步骤在所提到的方法步骤之间执行。所给出的方法步骤的顺序在此是优选的。
根据在此所描述的方法，在镜层的开口的区域中部分地移除半导体层序列之前将镜保护层以自调节的方式施加到镜层的露出的侧面上。
替选地，也可行的是，例如使用两个分开的光刻技术以用于结构化金属的镜层并且部分地移除半导体层序列。为了安全地调节，这两个对此必要的掩膜因此彼此间必须具有通常几微米的错位，这会导致相对高的面积损失，也就是说，有源区域在这种情况下会沿着横向方向非常远地突出于金属的镜层的露出的侧面几微米。在突出的区域中，对于产生辐射的光电子半导体芯片而言在有源区域中不产生辐射。
借助于在此所描述的方法可行的是，减小有源区域超出于金属的镜层的侧面的横向突出部从而增大有源区域的可用的面。这引起通电的半导体面的增大从而引起更高的光产生。如果镜金属中的留空部的大小能够被保持，那么替选地存在增大贯通接触部的连接面积的可行性。减小过渡电阻引起构件的电效率的提高。此外也能够致力于结合地利用这两个作用机制。
此外，在此所介绍的用于制造光电子半导体芯片的方法对于半导体芯片的各个层而言是尤其节省材料的，由此例如能够防止在金属的镜层和/或半导体层序列上的损坏。在于此所描述的方法中，与在通常的方法中这种情况相比，在光电子半导体芯片上出现更少的污染物。此外在半导体层序列中不产生例如因溅镀工艺而引起的晶体缺陷。最后，所述方法尤其是由于弃用了另一光刻工艺所以可尤其节省时间地从而尤其经济地执行。
根据所述方法的至少一个实施方式，为了自调节地将镜保护层设置在镜层的露出的侧面上，实施下述方法步骤：
首先将镜保护层设置在镜层的背离半导体层序列的上侧上，其中镜保护层具有朝向镜层的开口。也就是说，镜保护层在该方法步骤中尚未覆盖金属的镜层的侧面，而是局部地在镜层的背离半导体层序列的一侧上覆盖所述镜层。镜保护层具有朝向镜层的开口，穿过所述开口能够产生镜层中的开口。在此可行的是，镜保护层直接或间接地设置在镜层的上侧上。如果镜保护层直接地设置在上侧上，那么所述镜保护层在金属的镜层的上侧上与该金属的镜层直接接触。在间接设置的情况下，在金属的镜层和镜保护层之间存在至少一个其它的层，所述其它的层能够在所述金属的镜层的背离半导体层序列的上侧上例如完全地覆盖所述金属的镜层。
根据所述方法的至少一个实施方式，金属的镜层在镜保护层的开口的区域中局部地被移除以用于产生镜层中的开口。所述移除例如能够通过湿化学法、如湿化学蚀刻进行，其中镜保护层在移除期间用作为用于所述方法的掩膜。在穿过镜保护层的开口移除镜层时，金属的镜层被移除，使得设置在镜层的上侧上的镜保护层沿着横向方向突出于镜层的露出的侧面。例如使用镜保护层作为蚀刻掩膜，以便借助于湿化学的蚀刻步骤将镜层拉到镜保护层的侧面后方。
在另一个方法步骤中，软化镜保护层，使得镜保护层的沿着横向方向突出于镜层的侧面的至少一部分沿着镜层的侧面下落并且在下落后覆盖所述侧面。也就是说，例如通过热处理使镜保护层软化，并且镜保护层能够例如遵循重力而变形。由此金属的镜层的露出的侧面通过镜保护层包封并且在紧接着对半导体层序列结构化时通过该镜保护层受到保护。在该方法中不需要附加的保护层。软化的镜保护层沿着镜层的侧面的流动能够通过重力、静电力、毛细管力和/或离心力增强。在此可行的是，半导体层序列例如设置在电场和/或离心机中。
在该方法中会被认为不利的是，必要的镜回缩、即镜保护层沿着横向方向突出于镜层的露出的侧面是相对大的从而限制镜层的侧面和半导体层序列中的开口之间的最小的间距。
根据所述方法的至少一个实施方式，镜保护层通过可光刻结构化的材料形成。这就是说，镜保护层尤其能够是光刻胶。这具有下述优点：镜保护层中的朝向镜层的开口能够尤其简单地产生。此外可光刻结构化的材料尤其好地适合于在例如通过加热软化时沿着镜层的侧面下落。
根据所述方法的至少一个实施方式，为了自调节地将镜保护层设置在镜层的露出的侧面上，实施下述步骤：将镜保护层一致地沉积在镜层的背离半导体层序列的上侧和镜层的露出的侧面上。经由该方法，实现了在金属的镜层的露出的侧面和半导体层序列中的开口之间的非常小的间距。通过沉积镜保护层，镜层不仅以均匀的厚度覆盖在其背离半导体层序列的一侧上而且以均匀的厚度覆盖在其具有镜保护层的材料的露出的侧面上。为此尤其是能够使用如等离子体增强化学气相沉积、原子层沉积或者化学气相沉积的方法。特别地，原子层沉积(也称为ALD)尤其好地适合于一致地沉积尤其紧密的镜保护层。
较不一致和较不紧密但是对此具有尤其高的沉积率的SiO2层能够替选地通过PECVD法在使用前体材料、即正硅酸乙酯(TEOS)时产生。根据所述方法的至少一个实施方式，镜保护层通过氧化物或者氮化物形成。镜保护层例如能够包括氧化硅、氮化硅、氮化铝、氧化铝和/或氧化钛。为了构成镜保护层也能够组合不同的方法。较不紧密的层例如能够与ALD层组合。
在该方法中能够有利的是，在施加镜保护层之间在镜层的上侧上施加中间保护层，所述中间保护层不覆盖镜层的露出的侧面。中间保护层的材料用作为覆盖材料。该中间保护层能够适合于在施加镜保护层时保护位于其下的镜层免受因例如镜保护层的高能材料或者反应性的离子或者气体而引起的损伤。
在一致地沉淀镜保护层之后，在面上进行所述镜保护层的完全的回蚀。特别地，选择对此尽可行各向异性的方法，例如借助于反应性离子的干化学蚀刻或者纯机械的反溅射工艺(Rücksputterporzesse)。为了尽可行少地剥离可能的中间保护层，对于所述制程提供终点识别。通过各向异性的蚀刻特性仅在层级处保留镜保护层的材料并且构成用于半导体材料的后续蚀刻的自调节的开口。
替选地，当借助于共同的光刻掩膜通过剥离法使镜层或者镜层堆叠和镜保护层结构化时，能够取消镜保护层的开口。在这种情况下，镜保护层也会承担中间保护层的功能。对于剥离法而言，在这种情况下需要低温法用于沉积介电质。这能够通过CVD、PECVD、蒸镀或者溅射来进行。关键是漆的温度负荷，所述温度负荷应为最大200℃至220℃。镜层应借助于尽可行定向的方法来沉淀(例如通过蒸镀)并且镜保护层应通过尽可行非定向的方法来沉淀(例如通过低温CVD、溅镀)。由此通过镜保护层实现对镜层的完全的覆盖。
在镜层的侧面和半导体层序列中的相对应的开口之间设定的间隔在该方法中位于镜保护层的厚度的范围中。有利地，可行的是，中间保护层和/或镜保护层的至少一部分在其它的方法过程中能够保留作为半导体构件中的电绝缘层。以这种方式可行的是，所述方法使得施加总归必要的绝缘层作为附加的方法步骤是多余的从而实现了尤其节省时间并且经济地制造光电子半导体芯片。通过中间保护层和/或镜保护层能够形成镜的气密的封装部。
此外有利的是，镜的气密的封装部已经沉淀并且通过后续的干化学的蚀刻过程来检查密封性。因为在不密封的情况下出现明显的镜腐蚀，所以能够通过光学检查容易地找到这些部位。
根据所述方法的至少一个实施方式，在将镜保护层自调节地设置在镜层的露出的侧面上之前，将至少一个中间保护层设置在镜层的背离半导体层序列的上侧上。
在将镜保护层自调节地设置在镜层的露出的侧面上时，随后也由镜保护层覆盖所述至少一个中间保护层的露出的侧面。中间保护层和镜保护层在此能够由相同的或者不同的材料形成。尤其是在施加镜保护层的过程中，中间保护层能够保护镜层免受损坏。
中间保护层例如通过氧化物或者氮化物、尤其是通过下述材料中的至少一种材料形成：二氧化硅、氮化硅、氧化铝、氮化铝、氧化钛。
中间保护层在此尤其能够与原本的镜层相比更厚地构成。中间保护层例如具有至少200nm的厚度，反之金属的镜层具有小于200nm的厚度。但是替选地，也可行的是，中间保护层与镜层相比更薄。对于中间保护层的厚度重要的是，当在后续的蚀刻制程中该层因轻微的过蚀而变薄时，该中间保护层是化学密封的并且保持化学密封。
中间保护层尤其是在如下方法中证实尤其有利于保护镜层以免在沉积期间受到损坏，在所述方法中镜保护层一致地沉积。
根据所述方法的至少一个实施方式，镜层包括银，并且部分地移除半导体层序列通过用含卤化物的材料蚀刻来进行。在此尤其可行的是，金属的镜层由银构成。银的特征在于其对于可见光谱范围中的光而言高的反射性。但是银会由多种化学材料侵蚀并且在此失去其优选的光学特性。例如银相对于卤化物、如氟和氯是非常敏感的。然而这些卤化物优选用于以干化学的方式对半导体层序列结构化或者用于对绝缘层结构化，所述绝缘层例如通过二氧化硅形成。因此优选以干化学的方式借助于含氯的蚀刻剂部分地移除半导体层序列。
替选于或者除了银，镜层也能够通过其它的金属、例如铝、金或者铑形成。这些金属相对于卤素也是敏感的并且在与卤素接触时会失去其良好的反射特性。金尤其适合于反射红色/红外光谱范围中的电磁辐射。
镜保护层当前选择为，使得其适合于阻碍干化学的蚀刻剂，所述蚀刻剂包含卤素。
根据所述方法的至少一个实施方式，在部分地移除半导体层序列时，穿透半导体层序列中的有源区域并且露出有源区域的侧面。也就是说，部分地移除半导体层序列用于产生穿过有源区域的穿口。例如通过移除在半导体层序列中产生凹处或者开口，所述凹处或者开口穿过p型传导的半导体层和有源区域伸展直至进入n型传导的半导体层中或者超出所述n型传导的半导体层。经由半导体层序列中的这样制造的凹处或者开口随后能够实现半导体层的接触部，所述接触部设置在半导体层序列的有源区域的背离镜层的一侧上。
在有源区域的侧面露出之后，优选将另一保护层自调节地设置在有源区域的露出的侧面上，也就是说，除了将镜保护层自调节地设置在镜的露出的侧面上之外，在后续的方法步骤中还将另一保护层自调节地设置有源区域在凹处或者开口内部的露出的侧面上，所述凹处或者开口延伸穿过半导体层序列。这引起贯通接触部中的露出的pn结的自调节的钝化。另一保护层尤其是用作为半导体钝化层并且能够局部地直接邻接于半导体材料。
根据所述方法的至少一个实施方式，通过将另一保护层一致地沉积在镜层的背离半导体层序列的上侧和有源区域的露出的侧面上，进行自调节地设置另一保护层。由此尤其可行的是，另一保护层沿着半导体层序列中的整个凹处或者开口延伸并且尤其是也覆盖该凹处或者开口的底面。一致的沉积又能够借助于上述方法中的一种来实现。特别地，能够再次使用氧化物或者氮化物、如二氧化硅、Si3N4和/或Al2O3作为所述另一保护层的材料。在此尤其可行的是，也能够使用由该材料构成的层堆，其中层堆的不同层能够通过不同的材料形成。
为了局部地移除所述另一保护层，例如在通过部分地移除半导体层序列而产生的凹处或开口的底面上，能够进行各向异性的蚀刻步骤，所述蚀刻步骤例如借助于等离子体蚀刻、例如借助于F-RIE进行。优选在蚀刻工艺中实现终点识别，以便尽可行少地剥离可能存在的中间保护层。
根据所述方法的至少一个实施方式，在有源区域的背离镜层的一侧上露出半导体层序中的半导体缓冲区。特别地，露出半导体层序列中的电连接层，所述电连接层是半导体缓冲区域的一部分，所述部分用作为生长衬底和真正的有源区之间的结晶的适配层。半导体缓冲区域例如能够是掺杂的或者不掺杂的。尤其可行的是，半导体缓冲区域例如构成为是n型传导的。导电材料被施加到露出的半导体缓冲区域上、即例如电连接层上，所述导电材料能够沿着另一保护层延伸，其中另一保护层尤其是将有源区域的侧面与导电材料电绝缘，使得通过导电材料不产生短路、尤其不在半导体层序列的pn结上产生短路。换句话说，另一保护层随后形成电绝缘层以用于将穿过有源区域的贯通接触部电绝缘，所述贯通接触部例如从半导体层序列的n型传导的侧延伸到半导体层序列的p型传导的侧中。以这种方式可行的是，例如产生对半导体本体的p型传导的侧或者n型传导的侧的接触，而不必在光电子半导体芯片的辐射穿过面上设置具有上述缺点的接触面。
根据在此所描述的方法的至少一个实施方式，在有源区域的侧面露出之后，有源区域和/或中间保护层沿着横向方向超出镜层，其中有源区域和/或中间保护层以至多2000nm、尤其是至多1000nm超出镜层。也就是说，有源区域的在金属的镜层的侧面和有源区域的侧面之间的尤其是不可用于产生辐射的面被保持得非常小。
根据在此所描述的方法的至少一个实施方式，中间保护层和/或镜保护层保留在制成的光电子半导体芯片中并且用于保护半导体芯片的部件和/或将半导体芯片的部件电绝缘。在此可行的是，半导体层序列的侧面没有镜保护层。
附图说明
在下文中根据实施例和与其所属的附图详细阐述在此所描述的方法。
结合图1A至1J详细阐述在此所描述的方法的第一实施例。
结合图2A至2P详细阐述在此所描述的方法的另一个实施例。
结合图3A至3K详细阐述在此所描述的方法的另一个实施例。
结合图4A至4H详细阐述在此所描述的方法的另一个实施例。
图5A至5C示出光电子半导体芯片的部分区域的示意图，所述光电子半导体芯片通过在此所描述的方法制造。
图6示出光电子半导体芯片的示意图，所述光电子半导体芯片不通过在此所描述的方法制造。
图7A至7I示出光电子半导体芯片的部分区域的示意图。
图8A至8C示出光电子半导体芯片的部分区域的示意图，所述光电子半导体芯片通过在此所描述的方法制造。
图9A至9C示出光电子半导体芯片的部分区域的示意图。
具体实施方式
相同的、相同类型的或者起相同作用的元件在附图中设有相同的附图标记。附图和在附图中所示出的元件彼此间的大小关系不能够视为是按比例的。更确切地说，为了更好的描述和/或为了更好的理解能够夸张大地示出个别元件。图1至4示出待制造的光电子半导体芯片的一部分的断面。所述断面能够分别在剖视图的右侧和左侧能够相应地延续。
结合图1A至1J的示意性的剖视图详细阐述在此所描述的方法的第一实施例。图1A示出第一方法步骤，其中半导体缓冲区域14沉积在生长衬底5的上侧上。生长衬底例如是蓝宝石衬底或者硅衬底，半导体层序列10沉积到所述生长衬底或硅衬底上，所述半导体层序列例如基于氮化物-化合物-半导体材料。半导体缓冲区域14例如是通过GaN构成的层。
接下来，图1B：外延地沉积n型掺杂的区域13、有源区域12和p型掺杂的区域。
接下来，图1C：将金属的镜层21设置在半导体层序列10的背离生长衬底5的上侧上。金属的镜层21例如是银镜，所述银镜例如能够具有至少100nm和至多200nm、尤其是大约140nm的厚度。金属的镜层例如被蒸镀或者溅镀。
在接下来的方法步骤中，将镜保护层3施加到金属的镜层21的上侧21a上。当前，镜保护层3是可光刻结构化的材料、例如正性光刻胶(图1D)。
接下来，图1E：例如穿过未示出的掩膜对保护层3曝光。图1F：以这种方式产生结构化的镜保护层3。
在接下来的方法步骤中，图1G：进行湿化学的蚀刻步骤A，其中镜层21沿着横向方向被拉到保护层3的侧面3c的后方，使得镜保护层3的部分30沿着横向方向1突出于金属的镜层21的露出的侧面21c。通过镜层21的结构化在镜层中产生开口23。
接下来例如通过加热软化镜保护层3。至少镜保护层3的横向突出的部分30例如由于重力沿着镜层21的露出的侧面21c在朝半导体层序列10的方向上流动，由此露出的侧面21c由镜保护层3润湿和覆盖。图1H：镜层21的侧面21c此时由镜保护层3保护。
接下来进行干蚀刻步骤，其中半导体层序列10的材料至少部分地被移除，使得在半导体层序列10中产生凹处或者开口。在开口的区域中分别露出镜保护层3的侧面3c、p型传导区域的侧面11c、有源区域的侧面12c和n型传导区域的侧面13c。
在另一个结合图1J来阐述的方法步骤中，镜保护层3例如能够通过脱去移除。接下来的用于接触和完成光电子半导体芯片的方法步骤，例如能够如结合图2L至2P所描述的那样执行，所述方法步骤在下文中阐述。
结合图2A至2P的示意性的剖面图详细阐述在此所描述的方法的另一个实施例。
首先提供生长衬底5，半导体缓冲区域14外延地沉积在所述生长衬底上(图2A)。
接下来，图2B：半导体层序列10外延地以n型传导区域13、有源区域12和p型传导区域11来补充。如果光电子半导体芯片例如是产生辐射的半导体芯片，那么在制成的半导体芯片中在有源区域12中产生电磁辐射。
在接下来的方法步骤中，图2C：金属的镜层21沉积在半导体层序列10的背离半导体衬底5的上侧上。
结合图2D描述了一个方法步骤，其中光刻胶层81被施加到、例如被离心涂镀到半导体层序列10的背离生长衬底5的上侧上，所述光刻胶层例如通过负性光刻胶形成。
在接下来的方法步骤中，图2E：光刻胶层曝光并且显影为光刻掩膜81，见图2E和2F。以这种方式通过光刻掩膜81对如下区域结构化，镜层21能够以结构化的方式被施加到所述区域中。在将镜层21施加到半导体层序列上的通过光刻掩膜81结构化的开口中之后，在背离半导体层序列的一侧上施加中间保护层4。中间保护层4例如通过由硅烷形成的二氧化硅形成。替选地，中间保护层也能够被蒸镀或者溅镀。
在另一个方法步骤中，图2H，将光刻掩膜81移除，使得镜层21的侧面21c露出，也就是说，在镜层21的开口23中，侧面21c是可自由接近的。除此之外，中间保护层4的侧面4c也是可自由接近的。
在下一个方法步骤中，图2I，将镜保护层3一致地沉积到中间保护层4的背离生长衬底5的上侧以及中间保护层4和镜层21的侧面上。中间保护层4在该沉积过程中保护镜层免受损坏。经由一致的沉积实现了金属的镜层21的露出的侧面和在半导体层序列10中随后产生的开口之间的非常小的间距。通过一致地沉积镜保护层3，镜层21不仅在其背离半导体层序列10的一侧上而且在其露出的侧面21c上由镜保护层3的材料以均匀的厚度覆盖。为此尤其能够使用如等离子体增强化学气相沉积、原子层沉积或者化学气相沉积的方法。特别地，原子层沉积(也称为ALD)尤其好地适合于一致地沉积尤其紧密的镜保护层3。较不一致和紧密的SiO2层，但是对此具有尤其高的沉积速率，能够替选地通过PECVD法在使用前体材料正硅酸乙酯(TEOS)的情况下产生。
根据所述方法的至少一个实施方式，镜保护层通过氧化物或者氮化物形成。镜保护层例如能够包括氧化硅、氮化硅、氮化铝和/或氧化铝。
在接下来的方法步骤中，进行各向异性的蚀刻，其中镜保护层3在中间保护层4的背离生长衬底5的上侧上完全地被移除并且半导体层序列10在镜保护层3的材料的开口23中露出，图2J。在此，中间保护层保护镜免于反应性的和剧烈加速的氯离子和氩离子影响。
接下来进行干化学的蚀刻，例如利用卤素、如氯进行蚀刻，借助于所述干化学的蚀刻，半导体层序列在镜层21的开口23中部分地被移除，使得在这样产生的凹处或者开口的底面上例如在开口23中露出半导体缓冲区域14，图2K。
在下一个方法步骤中，图2L：再次一致地沉积另一保护层8，使得镜层21的侧面21c和有源区域12的侧面由另一保护层8覆盖。这在图2L中示出。
由此尤其可行的是，另一保护层8沿着半导体层序列10中的整个凹处或者开口延伸并且尤其也覆盖该凹处或者开口的底面。
一致的沉积能够再次借助于上述方法中的一个来进行。特别地，氧化物或者氮化物、如二氧化硅、Si3N4和/或Al2O3能够再次用作为另一保护层8的材料。在此尤其可行的是，也使用由该材料构成的层堆，其中层堆的不同层能够通过不同的材料形成。
结合图2M描述了一个方法步骤，其中光刻掩膜81被施加在另一保护层8的背离生长衬底5的一侧上。接下来，图2N：通过各向异性的回蚀部分地移除另一保护层8。以这种方式局部地露出半导体缓冲层14并且另一保护层8尤其用于钝化pn结、即有源区域的侧面12c。另一保护层8的一部分能够保留在中间保护层4上并且光刻掩膜81能够用于对金属层、例如导电材料7结构化，例如通过剥离法。
作为替选方案，结合图2O描述了一个方法步骤，其中通过各向异性的蚀刻从半导体层序列的背离生长衬底5的一侧移除另一保护层8。以这种方式露出半导体缓冲层14并且另一保护层8尤其用于钝化pn结、即有缘区域的侧面12c。另一保护层8在此能够从中间保护层4的背离生长衬底5的一侧起被完全地移除。
在接下来的方法步骤中，图2P：例如将导电材料7填充到开口23中，所述导电材料电接触半导体缓冲区域14的半导体材料。此外施加载体6并且生长衬底5能够被移除，其中半导体缓冲区域14的背离载体6的上侧能够被粗化。
总的来说，以这种方式制造光电子半导体芯片，所述光电子半导体芯片的背离载体6的上侧没有接触部位，所述上侧由待检测或者待产生的辐射穿过。电流供给从载体6的所述侧起进行。
结合图3A至3H的示意性的剖面图详细阐述在此所描述的方法的另一个实施例。
首先提供生长衬底5，例如半导体缓冲区域14外延地沉积在所述生长衬底上(图3A)。接下来，半导体层序列10外延地以n型传导区域13、有源区域12和p型传导区域11来补充。如果光电子半导体芯片例如是产生辐射的半导体芯片，那么在制成的半导体芯片中在有源区域12中产生电磁辐射。
与结合图2A至2P所描述的方法相比，在接下来的步骤中将另一个层22施加到金属的半导体层21上，所述金属的半导体层例如能够具有140nm的厚度并且其例如由银构成，所述另一个层例如包含钛或者由钛构成并且具有至多20nm、例如10nm的厚度。中间保护层4跟随另一个镜层23的背离生长衬底5的一侧上，所述中间保护层例如具有至少300nm、例如330nm的厚度。
在下一个方法步骤中，将光刻掩膜81施加到中间保护层4的上侧上。当前，光刻掩膜81是可光刻结构化的材料，例如是正性光刻胶，图3C。
接下来，图3D：进行湿化学蚀刻步骤，其中镜层21沿着横向方向1被拉到中间保护层4和另一个镜层22的侧面的后方，使得这些层的一部分沿着横向方向1超出金属的镜层21的露出的侧面21c。通过镜层21的结构化在镜层中产生开口23。紧接着移除光刻掩膜81，图3E。
在下一个方法步骤中，图3F：将镜保护层3一致地沉积到中间保护层4的背离生长衬底5的上侧以及中间保护层4的、另一个镜层22的和镜层21的侧面上。中间保护层4在该沉积过程中保护镜层21、22免受损坏。
在下一个方法步骤中，进行各向异性蚀刻，其中镜保护层3在中间保护层4的背离生长衬底5的上侧上被完全地移除并且半导体层序列10在开口23中通过镜保护层3的材料露出，图3G。紧接着进行到半导体层序列10中的干蚀刻。
如在图3H中所示出的，能够通过在此所描述的方法实现有源区域12超出镜层21或者镜层序列20的非常小的横向超出d。以这种方式将有源区域的不可用于产生辐射或者检测辐射的区域保持得非常小。这例如也从图5A至5C的视图中可见。
在下一个方法步骤中，图3I：另一保护层8再次一致地沉积，使得至少镜层序列20的侧面和有源区域12的侧面由另一保护层8覆盖。
由此尤其可行的是，另一保护层8沿着半导体层序列10中的整个凹处或者开口延伸并且尤其是也覆盖该凹处或者开口的底面。一致的沉积能够再次借助于在上文中所提到的方法中的一种来进行。特别地，能够再次使用氧化物或者氮化物、如二氧化硅、Si3N4和/或Al2O3作为用于另一保护层8的材料。在此尤其可行的是，使用由该材料构成的层堆，其中层堆的不同的层能够通过不同的材料的形成。
结合图3J描述了一个方法步骤，其中通过各向异性蚀刻从半导体缓冲层的背离生长衬底5的一侧移除另一保护层8。以这种方式将半导体缓冲层14露出并且另一保护层8尤其是用于钝化pn结、即有源区域的侧面12c。
在接下来的方法步骤中，例如将导电材料7填充到开口23中，所述导电材料电接触半导体缓冲区域14的半导体材料。此外，施加载体6并且能够移除生长衬底5，其中能够粗化半导体缓冲区域14的背离载体6的上侧，见图3K。
结合图4A至4H的示意性的剖视图详细阐述在此所描述的方法的另一个实施例。
图4A示出第一方法步骤，在所述第一方法步骤中在生长衬底5的上侧上沉积半导体缓冲区域14。生长衬底例如是蓝宝石衬底或者硅衬底，例如将基于氮化化合物半导体材料的半导体层序列10沉积到所述生长衬底上。半导体缓冲区域14例如是通过GaN形成的层。
接下来，图4B：外延地沉积n型掺杂的区域13、有源区域12和p型掺杂的区域。
接下来，图4C：将金属的镜层21设置在半导体层序列10的背离生长衬底5的上侧上。金属的镜层21例如是银镜。金属的镜层例如被蒸镀或者溅镀。在此，镜层21也能够是镜层序列的一部分，如其在上文中所描述。
在施加镜层21或者镜层序列之后，在镜层21的背离半导体层序列的一侧上施加中间保护层4。中间保护层4例如通过由硅烷形成的二氧化硅形成。替选地，中间保护层也能够被蒸镀或者溅镀。
在下一个方法步骤中，图4D：将例如通过正性光刻胶形成的光刻胶层81施加到、例如离心涂镀到中间保护层4的背离生长衬底5的上侧上。随后将光刻胶层81曝光和显影为光刻掩膜81，见图4E。
接下来，通过蚀刻步骤在使用光刻掩膜81的条件下结构化中间保护层4和镜层21。在此在中间保护层4的下方构成凹口15，在所述凹口的区域中镜层相对于中间保护层4沿着横向方向回缩。凹口15接下来能够通过镜保护层3的材料填充。为此可行的是，背离生长衬底5的整个侧通过镜保护层3覆盖，图4G。
镜保护层3在该实例中由如下材料构成，所述材料已通过ALD工艺沉积。在此有利的是，镜保护层3的层厚度至少为凹口15的一半高度。由此凹口15完全地通过镜保护层15涂层。
在该实例中，此时通过各向同性的湿化学蚀刻工艺再次完全地移除面中的镜保护层3并且镜保护层仅在凹口15的区域中至少在到镜层的边界面上保持完好，图4H。凹口15的相对于镜保护层3的蚀刻速率足够的深度尤其是对于制程性能是有利的，因为强制性地设置镜保护层3在中间保护层4后方的回缩。对于所述制程有利的是，镜保护层3能够尽可行选择性地相对于中间保护层4被蚀刻和/或这两个层的厚度是强烈不同的。也就是说，凹口15通过镜保护层3来填充，镜保护层3的边棱略微回缩到中间保护层4的边棱后方。
如下为其它的、如结合图2K至2P所描述的方法步骤。
图5A示出穿过镜层21的贯通接触部，半导体缓冲区域14能够通过所述贯通接触部来接触。参照图6，对于传统的光电子半导体芯片相同的情况，示出对于根据在此所描述的方法制造的半导体芯片1一样超出d是极其小的。以这种方式也将非有源区域100保持得非常小。非有源区域100的厚度d在图5A的实施例中例如为至多1000nm，反之其在图6的半导体芯片1中能够为几微米。沿着线AA’的剖视图的断面例如结合图2、3或者4示出。
以这种方式可行的是，例如实现在图5B中所示出的光电子半导体芯片1，所述光电子半导体芯片具有大量单独可控制的有源区域，所述有源区域通过非常薄的沟道彼此分开。也就是说，借助于在此所介绍的方法例如能够实现具有边棱长为几微米的像素大小的所谓的LED微显示器，而在各个像素之间不存在不允许宽的分隔沟道，而存在不允许宽的分隔沟道会导致半导体芯片的有源区域12的差的面利用。
借助于产生如在图6中所示出的半导体芯片1的传统的制造方法，能够实现镜中的接触留空部的大约50％的面使用。在此每平方毫米芯片面积产生大约在10和30之间的穿过有源区域的贯通接触部。
借助于在此所描述的方法，如在图5C中所示出的半导体芯片1是可行的，对于该半导体芯片而言，贯通接触部的数量能够为每平方毫米至少100个贯通接触部直至每平方毫米几千个贯通接触部。接触留空部的面积利用能够大于90％，这产生了尤其均匀的电流分布从而在整个芯片面上产生了尤其均匀的辐射产生或者辐射检测。此外以这种方式降低了在贯通接触部下方的焊料中的影响、即在载体6和半导体层序列10之间在导电材料7中的影响。
图7A至7I示出光电子半导体芯片的部分区域的示意图。图7A至7I在此示出开口23、即穿过有源区12的贯通接触部的区域中的剖视图。
图7A示出穿过不具有中间保护层4的半导体芯片的剖视图。如果在此镜保护层3的上边棱、即镜保护层3的背离镜层21的上侧遵循朝贯通接触部的中心的方向，那么在镜边棱下游间接或者直接连接有镜保护层3的转变阶梯。在其上跟随着区域A1至A2，在所述区域中，镜保护层3的上边棱平行于镜层21和半导体层序列10之间的边界面伸展。接着连接有半导体转变边棱，在该处镜保护层3覆盖半导体层序列10的朝向开口23的侧面，并且随后跟随着区域B1至B2。在该区域中，镜保护层3的上边棱也平行于镜层21和半导体层序列10之间的边界面伸展。
图7B和7C示出穿过具有中间保护层4的半导体芯片的剖视图。图7B示出在中间保护层4的下方不具有凹口的构成方案的一个变型形式，图7C示出在中间保护层7下方具有凹口的构成方案的一个变型形式。
如果镜保护层3的上边棱遵循朝向贯通接触部的中心的方向，那么在镜层边棱和间接或者直接跟随的转变阶梯下游不连接有区域A1至A2，在所述区域中镜保护层3的上边棱平行于镜层21和半导体层序列10之间的边界面伸展。在半导体中在转变阶梯下游也不存在的区域B1至B2，在所述区域中镜保护层3的上边棱会平行于镜层21和半导体层序列10之间的边界面伸展。在这种情况下，镜保护层3因此仅覆盖镜层21和中间保护层4的侧面。半导体层序列10的侧面保持没有镜保护层3。由于在这些实施例中遮盖镜保护层3的小的面积并且由于镜保护层不在阶梯边棱上、例如不在半导体层序列的上侧和半导体层序列的侧面之间构成的事实，镜保护层在该实施例中可尤其紧密地构成。
图7D和7E示出结合图7C所描述的实施例的变形形式，其中由于未优化的制程在保护层3中存在空位31。然而这些空位31不影响或者几乎不影响保护层3的功能。
在图7C至7E中示出的在中间保护层4下方的凹口具有小于1μm的长度。
结合图7F至7I示出如下变型形式，其中凹口具有大于1μm的长度。保护层3在此侧向地不超出中间保护层4。
结合图7F示出一个变型形式，其中凹口完全借助于ALD法来涂层。
结合图7G示出一个变型形式，其中由于未优化的制程，凹口具有空位31。
在图7H的变型形式中，空位31邻接于镜层21构成。
图7I示出一个变型形式，其中凹口仅在其朝向镜层21的一侧上构成并且朝向其它的保护层8具有空位31。
图8A示出穿过镜层21的贯通接触部，通过所述贯通接触部，半导体缓冲区域14能够被接触。为了电连接能够施加金属化部71，使得半导体缓冲区域14在贯通接触部中并且围绕镜层21被电连接。这结合图8B示出。也就是说，借助于在此所描述的方法也能够制造框接触部，所述框接触部例如能够用于蓝宝石倒装芯片或者显示芯片。
替选地，可行的是，在镜层21的区域和半导体缓冲区域14之间设置有沟道72，所述沟道断开金属化部71，使得仅在贯通接触部的区域中建立电接触。也就是说，框接触部通过金属化部71中的中断电惰性地接入。
图9A至9C示出光电子半导体芯片的部分区域的示意图。图9A至9C在此示出开口23、即穿过有源区12的贯通接触部的区域中的剖视图。
在图9A中示出如下贯通接触部，在所述贯通接触部中，半导体层11至14和镜层21以纯机械的方式溅射穿过。保护层3在此能够在这样的方法中取消。
结合图9B描述了一个变型形式，其中保护层3通过侧壁钝化部99形成，所述侧壁钝化部在蚀刻时产生。在使用这样的侧壁钝化部99的情况下，在干化学的蚀刻制程中例如能够添加CHF3和/或BCI3。
在图9C的变型形式中，侧壁钝化部99在施加另一保护层8之前已再次被移除。
本申请要求德国专利申请102012107921.8的优先权，所述德国专利申请的公开内容由此通过参引并入本文。
本发明不通过根据实施例的描述而受限于此。更确切地说，本发明包括各个新的特征以及特征的各个组合，这尤其是包含在权利要求中的特征的各个组合，即使该特征或者该组合本身未详细地在权利要求或者实施例中给出时也是如此。

Claims (15)

1.一种用于制造光电子半导体芯片(1)的方法，所述方法包括下述步骤：
-提供半导体层序列(10)；
-将金属的镜层(21)设置在所述半导体层序列(10)的上侧上；
-将镜保护层(3)至少设置在所述镜层的露出的侧面(21c)上；
-部分地移除所述半导体层序列(10)，其中
-所述镜层(21)具有朝向所述半导体层序列(10)的开口(23)，所述开口沿着横向方向由所述镜保护层(3)围边，
-在所述镜层(21)的所述开口(23)的区域中进行上述至少部分地移除所述半导体层序列(10)，
-以自调节的方式进行上述将所述镜保护层(3)设置在所述镜层(21)的露出的所述侧面(21c)上。
2.根据权利要求1所述的方法，
其中在至少部分地移除所述半导体层序列(10)之前，将所述镜保护层(3)施加到所述镜层(21)的露出的所述侧面(21c)上。
3.根据上述权利要求中任一项所述的方法，
其中为了自调节地将所述镜保护层(3)设置到所述镜层(21)的露出的所述侧面(21c)上，执行下述方法步骤：
-将所述镜保护层(3)设置在所述镜层的背离所述半导体层序列(10)的上侧(21a)上，其中所述镜保护层(3)具有朝向所述镜层(21)的开口，
-在所述镜保护层(3)的所述开口的区域中移除所述镜层(21)以用于在所述镜层中产生所述开口(23)，其中所述镜保护层(3)沿着横向方向(1)突出于所述镜层(21)的在所述镜层(21)的所述开口(23)中露出的所述侧面(21c)，
-将所述镜保护层(3)软化为，使得所述镜保护层(3)的沿着横向方向(1)突出于所述镜层(21)的所述侧面(21c)的至少一部分(30)沿着所述镜层(21)的所述侧面(21c)下落并且覆盖所述侧面。
4.根据上一项权利要求所述的方法，
其中所述镜保护层(3)通过能光刻结构化的材料形成。
5.根据权利要求1或2所述的方法，
其中为了自调节地将所述镜保护层(3)设置在所述镜层(21)的露出的所述侧面(21c)上，实施下述方法步骤：
-将所述镜保护层(3)一致地沉积在所述镜层(21)的背离所述半导体层序列(10)的上侧和所述镜层(21)的露出的所述侧面(21c)上。
6.根据上一项权利要求所述的方法，
其中通过氧化物或者氮化物形成所述镜保护层(3)，并且通过下述方法中的一种方法进行所述镜保护层(3)的一致的沉积：等离子体增强的化学气相沉积、原子层沉积、化学气相沉积、气相沉积、溅射、蒸镀。
7.根据上述权利要求中任一项所述的方法，
其中
-在自调节地将所述镜保护层(3)设置在所述镜层(21)的露出的所述侧面(21c)上之前，将至少一个中间保护层(4)设置在所述镜层(21)的背离所述半导体层序列(10)的上侧上，并且
-在自调节地将所述镜保护层(3)设置在所述镜层(21)的露出的所述侧面上时，也由所述镜保护层(3)覆盖至少一个所述中间保护层(4)的露出的侧面。
8.根据上一项权利要求所述的方法，
其中在结构化所述中间保护层(4)和所述镜层(21)时，在所述中间保护层(4)的下方构成凹口(15)，在所述凹口中，所述镜层(21)沿着横向方向(1)相对于所述中间保护层(4)回缩。
9.根据上述权利要求中任一项所述的方法，其中
-所述镜层(21)包括银，并且
-至少部分地移除所述半导体层序列(10)通过用含卤化物的材料进行蚀刻来实现。
10.根据上述权利要求中任一项所述的方法，
其中
-在部分地移除所述半导体层序列(10)时，穿透所述半导体层序列(10)中的有源区域并且露出所述有源区域的侧面，
-在露出所述有源区域的侧面之后，将另一保护层(8)自调节地设置在所述有源区域的露出的侧面上。
11.根据上一项权利要求所述的方法，
其中通过将所述另一保护层一致地沉积在所述镜层(21)的背离所述半导体层序列(10)的上侧和所述有源区域的露出的侧面上来进行上述自调节地设置所述另一保护层(8)。
12.根据上两项权利要求中任一项所述的方法，
其中
-在所述有源区域的背离所述镜层(21)的一侧上露出半导体缓冲区域(14)，
-将导电材料(7)施加到所述半导体缓冲区域(14)上，并且
-所述导电材料(7)沿着所述另一保护层(8)延伸。
13.根据上三项权利要求中任一项所述的方法，
其中
-在露出所述有源区域的侧面之后，使所述有源区域和/或所述中间保护层沿着横向方向(1)突出于所述镜层(21)，其中
-所述有源区域和/或所述中间保护层(4)突出所述镜层(21)至多2000nm。
14.根据上述权利要求中任一项所述的方法，
其中
所述中间保护层(4)和/或所述镜保护层(3)在制成的光电子半导体芯片(1)中保留。
15.根据上一项权利要求所述的方法，
其中
所述半导体层序列(10)的所述侧面没有所述镜保护层(3)。
CN201380045537.3A 2012-08-28 2013-08-22 用于制造具有反射电极的光电子半导体芯片的方法 Active CN104603962B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012107921.8A DE102012107921A1 (de) 2012-08-28 2012-08-28 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012107921.8 2012-08-28
PCT/EP2013/067445 WO2014033041A1 (de) 2012-08-28 2013-08-22 Verfahren zur herstellung eines optoelektronischen halbleiterchips mit reflektierender elektrode

Publications (2)

Publication Number Publication Date
CN104603962A true CN104603962A (zh) 2015-05-06
CN104603962B CN104603962B (zh) 2018-02-13

Family

ID=49084994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380045537.3A Active CN104603962B (zh) 2012-08-28 2013-08-22 用于制造具有反射电极的光电子半导体芯片的方法

Country Status (5)

Country Link
US (1) US9761772B2 (zh)
JP (1) JP6116690B2 (zh)
CN (1) CN104603962B (zh)
DE (2) DE102012107921A1 (zh)
WO (1) WO2014033041A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574032A (zh) * 2017-03-10 2018-09-25 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备
CN108701740A (zh) * 2016-02-22 2018-10-23 欧司朗光电半导体有限公司 半导体器件和用于制造半导体器件的方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014112750A1 (de) 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102014115253A1 (de) * 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102015102378B4 (de) * 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102374A1 (de) * 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
DE102015107590A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Verspiegelung von Mantelflächen von optischen Bauelementen für die Verwendung in optoelektronischen Halbleiterkörpern und oberflächenmontierbarer optoelektronischer Halbleiterkörper
JP6665466B2 (ja) * 2015-09-26 2020-03-13 日亜化学工業株式会社 半導体発光素子及びその製造方法
DE102015116865A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
DE102015119353B4 (de) * 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016106928A1 (de) * 2016-04-14 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016124847B4 (de) * 2016-12-19 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102018106970A1 (de) 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP2020154053A (ja) * 2019-03-18 2020-09-24 株式会社リコー 光偏向素子及びその製造方法、光偏向システム、光走査システム
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
FR3102613A1 (fr) * 2019-10-28 2021-04-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une diode photo-emettrice ou photo-receptrice

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025320A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20120007121A1 (en) * 2010-09-17 2012-01-12 Lg Innotek Co., Ltd. Light emitting device
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294491A (ja) * 1997-04-22 1998-11-04 Toshiba Corp 半導体発光素子およびその製造方法ならびに発光装置
JP2003008055A (ja) 2001-06-20 2003-01-10 Daido Steel Co Ltd 半導体発光素子の製造方法
JP2005252086A (ja) * 2004-03-05 2005-09-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
FR2906896B1 (fr) * 2006-10-04 2009-01-23 Commissariat Energie Atomique Dispositif de couplage ameliore entre une fibre optique et un guide optique integre sur un substrat.
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20120104413A1 (en) * 2009-06-29 2012-05-03 Bougrov Vladislav E Light emitting semiconductor device and method for manufacturing
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025320A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
US20120007121A1 (en) * 2010-09-17 2012-01-12 Lg Innotek Co., Ltd. Light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701740A (zh) * 2016-02-22 2018-10-23 欧司朗光电半导体有限公司 半导体器件和用于制造半导体器件的方法
CN108574032A (zh) * 2017-03-10 2018-09-25 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备

Also Published As

Publication number Publication date
DE112013004276A5 (de) 2015-05-28
DE102012107921A1 (de) 2014-03-06
JP2015532785A (ja) 2015-11-12
CN104603962B (zh) 2018-02-13
JP6116690B2 (ja) 2017-04-19
US20150255692A1 (en) 2015-09-10
US9761772B2 (en) 2017-09-12
DE112013004276B4 (de) 2019-08-29
WO2014033041A1 (de) 2014-03-06

Similar Documents

Publication Publication Date Title
CN104603962A (zh) 用于制造具有反射电极的光电子半导体芯片的方法
US10297722B2 (en) Micro-light emitting diode with metal side mirror
US11063172B2 (en) Method for producing a device with light emitting and/or light receiving diodes and with self-aligned collimation grid
US7723732B2 (en) Semiconductor light-emitting device and manufacturing method thereof
CN102947936B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
CN102130090B (zh) 芯片封装体及其制造方法
CN100585885C (zh) 蓝宝石衬底粗糙化的发光二极管及其制造方法
TWI499090B (zh) 光電半導體晶片
CN105977359B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
US10784408B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
US20040113167A1 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
CN104218022A (zh) 晶片封装体及其制造方法
US8969175B2 (en) Method for producing singulated semiconductor devices
CN103098242A (zh) 发光二极管芯片
US7898052B2 (en) Component with a semiconductor junction and method for the production thereof
CN104956501A (zh) 用ald层封装的光电子半导体芯片和相应的制造方法
CN101471413B (zh) 发光元件及其制造方法
TWI557944B (zh) 光電半導體晶片
CN107871796B (zh) 集成电路及其形成方法
CN107251238A (zh) 用于制造半导体本体的方法
CN102163671A (zh) 光半导体装置及其制造方法、光半导体模块
CN106848006A (zh) 倒装led芯片及其制备方法
CN107017242A (zh) 用于与发光芯片集成的半导体器件及其模块
US9786809B2 (en) Method of forming electrode pattern and method of manufacturing solar cell
CN214176057U (zh) 一种led芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant