CN104579623B - 一种电力***二次设备网络对时***及方法 - Google Patents
一种电力***二次设备网络对时***及方法 Download PDFInfo
- Publication number
- CN104579623B CN104579623B CN201410811331.3A CN201410811331A CN104579623B CN 104579623 B CN104579623 B CN 104579623B CN 201410811331 A CN201410811331 A CN 201410811331A CN 104579623 B CN104579623 B CN 104579623B
- Authority
- CN
- China
- Prior art keywords
- fpga
- message
- cpu
- network pair
- ieee1588
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种电力***二次设备网络对时***及方法，其特征在于，包括CPU，FPGA，物理层网卡芯片PHY，恒温晶振OCXO；所述CPU与FPGA通过PCIE总线连接；所述FPGA包括通过FPGA实现的以太网媒体访问控制器MAC和硬件时间戳探测及生成模块和锁相回路PLL；通过网络对时输入，过滤报文并提高报文对时同步精度，采用FPGA给报文添加硬件时间戳，网络对时同步，网络对时输出的对时方法，本发明以FPGA为核心，可以在不变更硬件结构的条件下，使用较低的成本实现多通道的高精度网络对时；同时通过PLL锁相回路以及加盖在MII层的硬件时间戳技术，还可以大大提高网络对时精度；扩展性能强。
Description
技术领域
本发明涉及一种电力***二次设备网络对时***及方法，属于电力自动化技术领域。
背景技术
在智能变电站中，二次设备同步对时应用开始由脉冲逻辑对时向数字化网络对时过渡，这是智能变电站全数字化的必然需求。由于智能变电站内合并单元、PMU(相量测量单元)等二次设备对于对时精度及稳定性的要求很高，其余二次设备为了提高采样精度和方便事故分析，对对时精度要求也会越来越高。因此高精度网络对时成为了电力***二次设备的一个基本功能。
目前在电力***二次设备中实现网络对时主要是借助国外现成的芯片技术，如DP83640；该类芯片是物理层芯片，能够达到基本的网络对时精度，但是芯片易受温度、电磁环境、网络等外部因素干扰且使用该类芯片需重新制板，成本太高，扩展性能差，独立端口少，破环原有稳定的硬件环境。
智能变电站二次设备中的时钟设备作为网络对时的发起端，其余二次设备作为网络对时的接收端，有着不同的应用需求。绝大多数二次设备需要接入两个相互独立的网络，来接收两路网络对时信号，那么二次设备必须正确隔离及处理这两路对时信号。而时钟设备则需要向大量独立网络发送对时信号，那么时钟装置可以输出的独立端口数量必须大大增加。
在IEEE1588规范中明确了最佳主时钟算法，该算法可以从接收来的多路IEEE1588报文中选择其中一路，并将该路的发起源作为主时钟源。IEEE1588报文中存在通知报文，通知报文内部有精度字段、时间源字段、优先级字段以及端口信息字段。最佳主时钟算法会先判断各路报文的精度字段，精度字段表示报文发起源本身的授时精度，算法优先选择精度最高的发起源；若精度一样，再比较时间源字段，在我国，北斗源优先于GPS源；若时间源一样，则比较优先级字段，它指代发起源在整个***的优先级，算法选择优先级高的发起源；若以上都一样，会根据端口信息做比较，由于端口信息每个发起源均不同，算法会根据端口数字大小顺序选择发起源。
发明内容
为解决现有技术中的不足，本发明提供一种电力***二次设备网络对时***及其对时方法，解决了对时芯片成本高、二次设备输入及输出的独立端口数量受限的问题。
为了实现上述目标，本发明采用如下技术方案：一种电力***二次设备网络对时***，包括CPU，FPGA，物理层网卡芯片PHY，恒温晶振OCXO；所述CPU与FPGA通过PCIE总线连接；所述FPGA包括通过FPGA实现的以太网媒体访问控制器MAC和硬件时间戳探测及生成模块和锁相回路PLL；所述PHY与MAC通过媒体独立接口MII连接；所述OCXO与PLL连接，为FPGA提供时钟信号；所述锁相回路PLL用于消除OCXO输出时钟波形的扭曲和延迟；所述硬件时间戳探测及生成模块用于捕获IEEE1588报文进入MAC层和PHY层之间的MII层的时刻。
前述的一种电力***二次设备网络对时***，其特征是：所述MAC包括8个发送MAC和2个接收MAC；
前述的一种电力***二次设备网络对时***，其特征是：所述OCXO频率为20MHz，所述FPGA将OCXO频率倍频至100MHz，使得硬件时间戳最小分辨率由50ns提高至10ns。
前述的一种电力***二次设备网络对时***，其特征是：所述CPU采用不低于266MHz主频的POWERPC架构或者ARM架构的CPU。
前述的一种电力***二次设备网络对时***，其特征是：所述FPGA逻辑单元数量不少于24000个。
基于上述任一一种电力***二次设备网络对时***的对时方法，其特征在于：包括步骤：
1)网络对时输入：外部两个独立网络通道内的IEEE1588报文依次通过PHY层和MII层进入FPGA的两个接收MAC，判断这两路报文是否通过CPU的最佳主时钟算法，若否，则FPGA通过接收MAC将IEEE1588报文的特征信息传送给CPU，CPU通过最佳主时钟算法选择使用其中一个通道内报文的发起源作为主时钟，并告知FPGA只接收这一通道内的IEEE1588报文；
2)过滤报文并提高报文对时同步精度：若IEEE1588报文已经经过最佳主时钟算法的计算，则FPGA判断所选通道内的报文为IEEE1588报文还是为二次设备需要接收的相关报文；如果是相关报文，则选择接收，否则丢弃该报文；同时，当OCXO输出波形的出现扭曲或者产生延迟时，FPGA利用内部锁相回路PLL自身输出时钟信号作为输入时钟信号以保持整个时钟信号稳定，直至OCXO输出信号恢复稳定；PLL电源电路采用专用隔离电源电路，使PLL的电源与总线电源分开；
3)采用FPGA给报文添加硬件时间戳：FPGA通过硬件时间戳探测及生成模块捕获IEEE1588报文进入MAC层和PHY层之间的MII层的时刻，将此时刻的时间戳记录下来；FPGA将得到的硬件时间戳添加到IEEE1588报文后面，并将报文通过PCIE总线传输给CPU；
4)网络对时同步：CPU对步骤3)传输的IEEE1588报文利用IEEE1588标准技术进行延迟偏移计算和时钟频率修正，使得整个二次设备的内部时钟频率与IEEE1588发起源的时钟频率同步；当二次设备同步后，CPU再以自身时钟频率为基准构建新的IEEE1588报文发送给FPGA；
5)网络对时输出：FPGA同时向八个发送MAC输出上述步骤得到的对时同步报文，这些报文再依次通过MII层和PHY层进入独立的网络通道。
前述的一种电力***二次设备网络对时方法，其特征是：步骤1)中所述报文特征信息指IEEE1588报文内的精度字段、时间源字段、优先级字段以及端口信息字段。
前述的一种电力***二次设备网络对时方法，其特征是：步骤1)中所述最佳主时钟算法为CPU获取两路IEEE1588报文的特征信息，并按照优先级顺序逐个比较特征信息，直至选中其中一路报文，并将这路报文的发起源作为主时钟。
前述的一种电力***二次设备网络对时方法，其特征是：所述相关报文为二次设备正常运行需要的报文，包括GOOSE报文、SV报文。
本发明所达到的有益效果：本发明以FPGA为核心，可以在不变更硬件结构的条件下，使用较低的成本实现多通道的高精度网络对时；同时通过PLL锁相回路以及加盖在MII层的硬件时间戳技术，还可以大大提高网络对时精度；本发明输入独立端口数能达2个，输出独立端口数能达8个，成本低、扩展性能强，可广泛应用于变电站综合自动化***的二次设备。
附图说明
图1是电力***二次设备网络对时***结构图；
图2是电力***二次设备网络对时方法流程图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
如图1所示，一种电力***二次设备网络对时***，包括CPU，FPGA，物理层网卡芯片PHY，恒温晶振OCXO；所述CPU与FPGA通过PCIE总线连接；所述FPGA包括通过FPGA实现的以太网媒体访问控制器MAC和硬件时间戳探测及生成模块和锁相回路PLL；所述MAC包括8个发送MAC和2个接收MAC；所述PHY与MAC通过媒体独立接口MII连接；所述OCXO与PLL连接，为FPGA提供时钟信号；所述锁相回路PLL用于消除OCXO输出时钟波形的扭曲和延迟；所述硬件时间戳探测及生成模块用于捕获IEEE1588报文进入MAC层和PHY层之间的MII层的时刻，将此时刻的时间戳记录下来。
外部恒温晶振OCXO频率为20MHz，FPGA将OCXO频率倍频至100MHz，使得硬件时间戳最小分辨率由50ns提高至10ns，进而提高整个***的同步精度。
CPU采用不低于266MHz主频的POWERPC架构或者ARM架构的CPU。
FPGA逻辑单元数量不少于24000个，以确保FPGA内部十个MAC的构建。
如图2所示，基于上述一种电力***二次设备网络对时***的对时方法，步骤包括：
1)网络对时输入：外部两个独立网络通道内的IEEE1588报文依次通过PHY层和MII层进入FPGA的两个接收MAC，判断这两路报文是否通过CPU的最佳主时钟算法，若否，则FPGA通过接收MAC将IEEE1588报文的特征信息传送给CPU，CPU通过最佳主时钟算法选择使用其中一个通道内报文的发起源作为主时钟，并告知FPGA只接收这一通道内的IEEE1588报文；所述报文特征信息指IEEE1588报文内的精度字段、时间源字段、优先级字段以及端口信息字段；
所述最佳主时钟算法为CPU获取两路IEEE1588报文的特征信息，并按照特征信息内部字段优先级顺序逐个比较特征信息，直至选中其中一路报文，并将这路报文的发起源作为主时钟。
2)过滤报文并提高报文对时同步精度：若已经经过最佳主时钟算法的计算，则FPGA判断所选通道内的报文为IEEE1588报文还是为二次设备需要接收的相关报文，如GOOSE报文或者SV报文；如果是相关报文，则选择接收，否则丢弃该报文；同时，利用FPGA内部锁相回路PLL消除上述OCXO输出波形的扭曲和延迟，这是由于PLL在工作的时候，当PLL输出信号的时钟频率和OCXO输入给PLL的时钟频率相等时，PLL输出信号电压与OCXO输入给PLL输入信号电压保持固定的相位差值，同时PLL会将自身的输出信号也作为备选输入信号；当上述OCXO输出信号波形出现扭曲和延迟时，电压相位差值开始大幅变化，PLL就会使用自身输出信号作为输入信号以保持整个时钟信号稳定，直至上述OCXO输出信号恢复稳定；由于总线电源易受到外部干扰，PLL电源电路采用专用隔离电源电路，使PLL的电源与总线电源分开，增加可靠性。
3)采用FPGA给报文添加硬件时间戳：FPGA通过硬件时间戳探测及生成模块捕获IEEE1588报文进入MAC层和PHY层之间的MII层的时刻，将此时刻的时间戳记录下来；FPGA将得到的硬件时间戳添加到IEEE1588报文后面，并将报文通过PCIE传输给CPU；
4)网络对时同步：CPU对步骤3)传输的IEEE1588报文利用IEEE1588标准技术进行延迟偏移计算和时钟频率修正，使得整个二次设备的内部时钟频率与IEEE1588发起源的时钟频率同步；当二次设备同步后，CPU再以自身时钟频率为基准构建新的IEEE1588报文发送给FPGA；
5)网络对时输出：FPGA同时向八个发送MAC输出上述步骤得到的对时同步报文，这些报文再依次通过MII层和PHY层进入独立的网络通道。
IEEE1588标准规定在IEEE1588标准的以太网实现中，时钟同步报文的时间标记点应该与帧开始标志(SFD)后的第一个字节中第一位的前沿相对应，这决定了时钟同步的精度主要取决于时间戳的精度。本发明采用FPGA硬件加盖时间戳的方式，将时间戳加盖在MAC层和PHY层之间的MII层，这种方式可以避免协议栈上部较大的时间抖动，消除报文传输中的网络延迟，从而获得更高的同步精度。采用单块FPGA实现八路IEEE1588网络对时输出，通过FPGA控制通道之间的频率一致，并保证每路端口都有独立的发送MAC，使得网络输出端口相互之间隔离。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (9)
1.一种电力***二次设备网络对时***，包括CPU，FPGA，物理层网卡芯片PHY，恒温晶振OCXO；所述CPU与FPGA通过PCIE总线连接；所述FPGA包括通过FPGA实现的以太网媒体访问控制器MAC和硬件时间戳探测及生成模块和锁相回路PLL；所述PHY与MAC通过媒体独立接口MII连接；所述OCXO与PLL连接，为FPGA提供时钟信号；所述锁相回路PLL用于消除OCXO输出时钟波形的扭曲和延迟；所述硬件时间戳探测及生成模块用于捕获IEEE1588报文进入MAC层和PHY层之间的MII层的时刻。
2.根据权利要求1所述的一种电力***二次设备网络对时***，其特征是：所述MAC包括8个发送MAC和2个接收MAC。
3.根据权利要求1所述的一种电力***二次设备网络对时***，其特征是：所述OCXO频率为20MHz，所述FPGA将OCXO频率倍频至100MHz，使得硬件时间戳最小分辨率由50ns提高至10ns。
4.根据权利要求1所述的一种电力***二次设备网络对时***，其特征是：所述CPU采用不低于266MHz主频的POWERPC架构或者ARM架构的CPU。
5.根据权利要求1所述的一种电力***二次设备网络对时***，其特征是：所述FPGA逻辑单元数量不少于24000个。
6.基于上述任一权利要求所述的一种电力***二次设备网络对时***的对时方法，其特征在于：包括步骤：
1)网络对时输入：外部两个独立网络通道内的IEEE1588报文依次通过PHY层和MII层进入FPGA的两个接收MAC，判断这两路报文是否通过CPU的最佳主时钟算法，若否，则FPGA通过接收MAC将IEEE1588报文的特征信息传送给CPU，CPU通过最佳主时钟算法选择使用其中一个通道内报文的发起源作为主时钟，并告知FPGA只接收这一通道内的IEEE1588报文；
2)过滤报文并提高报文对时同步精度：若IEEE1588报文已经经过最佳主时钟算法的计算，则FPGA判断所选通道内的报文为IEEE1588报文还是为二次设备需要接收的相关报文；如果是相关报文，则选择接收，否则丢弃该报文；同时，当OCXO输出波形出现扭曲或者产生延迟时，FPGA利用内部锁相回路PLL自身输出时钟信号作为输入时钟信号以保持整个时钟信号稳定，直至OCXO输出信号恢复稳定；PLL电源电路采用专用隔离电源电路，使PLL的电源与总线电源分开；
3)采用FPGA给报文添加硬件时间戳：FPGA通过硬件时间戳探测及生成模块捕获IEEE1588报文进入MAC层和PHY层之间的MII层的时刻，将此时刻的时间戳记录下来；FPGA将得到的硬件时间戳添加到IEEE1588报文后面，并将报文通过PCIE总线传输给CPU；
4)网络对时同步：CPU对步骤3)传输的IEEE1588报文利用IEEE1588标准技术进行延迟偏移计算和时钟频率修正，使得整个二次设备的内部时钟频率与IEEE1588发起源的时钟频率同步；当二次设备同步后，CPU再以自身时钟频率为基准构建新的IEEE1588报文发送给FPGA；
5)网络对时输出：FPGA同时向八个发送MAC输出上述步骤得到的对时同步报文，这些报文再依次通过MII层和PHY层进入独立的网络通道。
7.根据权利要求6所述的一种电力***二次设备网络对时***的对时方法，其特征是：步骤1)中所述报文特征信息指IEEE1588报文内的精度字段、时间源字段、优先级字段以及端口信息字段。
8.根据权利要求6所述的一种电力***二次设备网络对时***的对时方法，其特征是：步骤1)中所述最佳主时钟算法为CPU获取两路IEEE1588报文的特征信息，并按照优先级顺序逐个比较特征信息，直至选中其中一路报文，并将这路报文的发起源作为主时钟。
9.根据权利要求6所述的一种电力***二次设备网络对时***的对时方法，其特征是：所述相关报文为二次设备正常运行需要的报文，包括GOOSE报文、SV报文。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410811331.3A CN104579623B (zh) | 2014-12-23 | 2014-12-23 | 一种电力***二次设备网络对时***及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410811331.3A CN104579623B (zh) | 2014-12-23 | 2014-12-23 | 一种电力***二次设备网络对时***及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104579623A CN104579623A (zh) | 2015-04-29 |
| CN104579623B true CN104579623B (zh) | 2017-10-13 |
Family
ID=53094911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410811331.3A Active CN104579623B (zh) | 2014-12-23 | 2014-12-23 | 一种电力***二次设备网络对时***及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104579623B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104901844B (zh) * | 2015-05-13 | 2019-01-22 | 国家计算机网络与信息安全管理中心 | 基于pcie的高精度时间戳获取方法、装置及网卡 |
| CN105391509B (zh) * | 2015-11-27 | 2018-09-18 | 积成电子股份有限公司 | 基于fpga的网口高精度时间标定方法 |
| CN106201970B (zh) * | 2016-06-22 | 2020-09-29 | 广东电网有限责任公司电力科学研究院 | 一种信息采集装置及方法 |
| CN108181798A (zh) * | 2017-11-28 | 2018-06-19 | 东莞理工学院 | 一种电网二次设备自适应对时方法 |
| CN109581856B (zh) * | 2018-12-13 | 2020-09-29 | 国电南瑞科技股份有限公司 | 一种基于高性能晶振频率校准的对时守时方法 |
| CN111147177B (zh) * | 2019-12-16 | 2022-04-05 | 国家电网有限公司大数据中心 | 一种面向智能电网的移动网络授时方法和*** |
| CN112994824B (zh) * | 2021-03-03 | 2023-03-21 | 山东山大电力技术股份有限公司 | 一种irig-b码无延迟传输的时间同步方法、装置及*** |
| CN114861425B (zh) * | 2022-04-25 | 2023-02-28 | 南方电网科学研究院有限责任公司 | 电网仿真的数据通信时间计算方法、***及中央处理器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101739011A (zh) * | 2009-12-08 | 2010-06-16 | 中国科学院声学研究所 | 一种基于cpci总线的高精度时钟同步方法及其*** |
| CN101951300A (zh) * | 2010-09-21 | 2011-01-19 | 国网电力科学研究院 | 一种实现以太网精确对时的方法 |
| CN101977104A (zh) * | 2010-11-13 | 2011-02-16 | 上海交通大学 | 基于ieee1588精确时钟同步协议***及其同步方法 |
| CN203313199U (zh) * | 2013-06-03 | 2013-11-27 | 刘庆依 | 一种智能电子设备的ieee c37.238时间同步*** |
-
2014
- 2014-12-23 CN CN201410811331.3A patent/CN104579623B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101739011A (zh) * | 2009-12-08 | 2010-06-16 | 中国科学院声学研究所 | 一种基于cpci总线的高精度时钟同步方法及其*** |
| CN101951300A (zh) * | 2010-09-21 | 2011-01-19 | 国网电力科学研究院 | 一种实现以太网精确对时的方法 |
| CN101977104A (zh) * | 2010-11-13 | 2011-02-16 | 上海交通大学 | 基于ieee1588精确时钟同步协议***及其同步方法 |
| CN203313199U (zh) * | 2013-06-03 | 2013-11-27 | 刘庆依 | 一种智能电子设备的ieee c37.238时间同步*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104579623A (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104579623B (zh) | 一种电力***二次设备网络对时***及方法 | |
| US9742514B2 (en) | Method, apparatus, and system for generating timestamp | |
| CN101977104B (zh) | 基于ieee1588精确时钟同步协议***及其同步方法 | |
| CN103109501B (zh) | 网络时延测量方法、装置和*** | |
| CN108880723B (zh) | 一种时钟同步的方法和装置 | |
| EP2288070A1 (en) | Time synchronizing method, device and system of master clock side and slave clock side in synchronous network | |
| CN104918319B (zh) | 一种应用于无线传感器网络的时钟同步精简信息交互方法 | |
| WO2012075881A1 (zh) | 基于ieee1588多从钟的采样值多接口同步*** | |
| CN106547240B (zh) | 一种端口采样率可独立配置的就地化采集与控制公用终端及方法 | |
| CN102315985B (zh) | 采用ieee1588协议的智能装置时间同步精度测试方法 | |
| TW201530155A (zh) | 用於分散式電力系統測量之通訊系統與方法 | |
| CN109150357A (zh) | 基于rs485和以太网的混合总线的时间同步方法 | |
| CN108768577B (zh) | 一种基于ptp时间同步信号的通信网络授时方法及*** | |
| CN105391509B (zh) | 基于fpga的网口高精度时间标定方法 | |
| CN102594683B (zh) | 具备同步数字体系sdh网络精确对时功能的专用网络交换方法及设备 | |
| CN102916758B (zh) | 以太网时间同步装置和网络设备 | |
| CN102932083A (zh) | 一种微波同步对时的方法和装置 | |
| CN105703892A (zh) | 一种基于硬件时间戳实现ptp纳秒级精度的方法 | |
| CN103475461A (zh) | 一种1588时钟同步功能实现***及方法 | |
| CN101719867A (zh) | 一种包交换网络中的时钟恢复方法及*** | |
| WO2012103702A1 (zh) | 检测1588设备性能的方法及装置 | |
| CN106330420A (zh) | 时间同步方法、服务器以及*** | |
| CN108429595B (zh) | 基于as6802标准的交换设备时钟同步装置及方法 | |
| CN105450320B (zh) | 一种智能变电站全程us级精度无线以太网络同步装置及方法 | |
| CN107645768A (zh) | 一种用于局内分配的时间同步方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |