CN104575425A - 扫描驱动电路及其与非门逻辑运算电路 - Google Patents

扫描驱动电路及其与非门逻辑运算电路 Download PDF

Info

Publication number
CN104575425A
CN104575425A CN201510013180.1A CN201510013180A CN104575425A CN 104575425 A CN104575425 A CN 104575425A CN 201510013180 A CN201510013180 A CN 201510013180A CN 104575425 A CN104575425 A CN 104575425A
Authority
CN
China
Prior art keywords
electrically connected
phase inverter
transistor
grid
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510013180.1A
Other languages
English (en)
Other versions
CN104575425B (zh
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201510013180.1A priority Critical patent/CN104575425B/zh
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/433,857 priority patent/US9786692B2/en
Priority to JP2017534672A priority patent/JP6637506B2/ja
Priority to PCT/CN2015/071705 priority patent/WO2016109994A1/zh
Priority to DE112015005530.4T priority patent/DE112015005530T5/de
Priority to KR1020177022111A priority patent/KR101894199B1/ko
Priority to RU2017128297A priority patent/RU2648614C1/ru
Priority to GB1708791.7A priority patent/GB2549862B/en
Publication of CN104575425A publication Critical patent/CN104575425A/zh
Application granted granted Critical
Publication of CN104575425B publication Critical patent/CN104575425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H03K19/168—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using thin-film devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其与非门逻辑运算电路，包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及多个晶体管，利用NTFT与反相器的结合替代原有的PMOS元件的功能，实现类似原来的CMOS？NAND运算电路的特性，从而解决了IGZO？TFT单型器件逻辑运算电路的设计问题，更适合大型的数字集成电路集成在液晶显示器。

Description

扫描驱动电路及其与非门逻辑运算电路
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其与非门逻辑运算电路。
背景技术
对于大规模集成电路而言，逻辑运算电路最基本的三个器件就是反相器(Inverter)、与非门(NAND)、或非门(NOR)，而通常这三种器件都是采用CMOS FET做成，也就是电路中有PMOS和NMOS两种器件。
在氧化物半导体器件中，IGZO已经成为了下一代显示器关注的焦点，而氧化半导体由于特殊的材料结构决定了其具备较好的NTFT特性。但是，在薄膜晶体管TFT中也有NTFT和PTFT两种器件，但是一般只有LTPS制程才能获得性能较好的PTFT器件，因此如何利用单型的器件(PTFT或NTFT)制作出Inverter、NAND或NOR也成为一个亟待解决的问题。
发明内容
本发明主要解决的技术问题是提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其与非门逻辑运算电路，能够利用单型的器件(PTFT或NTFT)制作出NAND。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种与非门逻辑运算电路，所述电路包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及第九晶体管(T9)，栅极电性连接于所述第一反相器的输出端，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述逻辑运算电路的输出端(Vout)；第十晶体管(T10)，栅极电性连接于所述第二反相器的输出端，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于所述逻辑运算电路的输出端(Vout)；第十一晶体管(T11)，栅极电性连接于所述逻辑运算电路的第一输入端(A)，漏极电性连接于所述逻辑运算电路的输出端(Vout)；第十二晶体管(T12)，栅极电性连接于所述逻辑运算电路的第二输入端(B)，漏极电性连接于所述第一十一晶体管(T11)的源极，源极电性连接于恒压低电位(DCL)。
其中，所述第一反相器与所述第二反相器相同，均包括：第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)；第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)；第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，所述第一反相器和所述第二反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号。
其中，所述第一反相器与所述第二反相器相同，均包括：第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二十二晶体管(T22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第二十四晶体管(T24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第二十六晶体管(T26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，所述第一反相器和所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
其中，所述第一反相器包括：第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)；第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)；第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)；所述第二反相器包括：第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二十二晶体管(T22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第二十四晶体管(T24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第二十六晶体管(T26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，所述第一反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号，所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
其中，所述第一负电位(VSS1)、第二负电位(VSS2)与恒压低电位(DCL)的关系为：恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)。
其中，所述与非门逻辑运算电路通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路，所述电路包括与非门逻辑运算电路。
本发明的有益效果是：本发明提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其与非门逻辑运算电路，包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及多个晶体管，利用NTFT与反相器的结合替代原有的PMOS元件的功能，实现类似原来的CMOS NAND运算电路的特性，从而解决了IGZO TFT单型器件逻辑运算电路的设计问题，更适合大型的数字集成电路集成在液晶显示器。
附图说明
图1为本发明实施方式中的与非门逻辑运算电路的电路图；
图2为本发明实施方式中的与非门逻辑运算电路中的第一反相器的电路图；
图3为本发明实施方式中的与非门逻辑运算电路中的第二反相器的电路图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
请参阅图1，为本发明实施方式中的与非门逻辑运算电路的电路图。其中，该与非门逻辑运算电路20为应用于用于氧化物半导体薄膜晶体管的扫描驱动电路的逻辑运算电路。
该电路10包括第一反相器100、第二反相器200，其中，该第一反相器100和第二反相器200均为应用于GOA电路下拉维持电路中反相器。
进一步地，该第一反相器100和第二反相器200均为应用于GOA电路下拉维持电路中的主反相器部分。
该电路10还包括：
第九晶体管(T9)，栅极电性连接于该第一反相器的输出端，漏极电性连接于恒压高电位(DCH)，源极电性连接于该逻辑运算电路的输出端(Vout)。
第十晶体管(T10)，栅极电性连接于该第二反相器的输出端，漏极电性连接于该恒压高电位(DCH)，源极电性连接于该逻辑运算电路的输出端(Vout)。
第十一晶体管(T11)，栅极电性连接于该逻辑运算电路的第一输入端(A)，漏极电性连接于该逻辑运算电路的输出端(Vout)。
第十二晶体管(T12)，栅极电性连接于该逻辑运算电路的第二输入端(B)，漏极电性连接于该第一十一晶体管(T11)的源极，源极电性连接于恒压低电位(DCL)。
其中，该与非门逻辑运算电路通过该恒压高电位(DCH)以及该恒压低电位(DCL)接收电路控制信号。
请同时参阅图2，为本发明一实施方式中的与非门逻辑运算电路中的反相器的电路图。该反相器的组成及连接关系如下：
第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)。
第二晶体管(T2)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)。
第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于该反相器的输出端(Vout)。
第四晶体管(T4)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于该反相器的输出端(Vout)，源极电性连接第二节点(K)。
第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)。
第六晶体管(T6)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)。
第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)。
第八晶体管(T8)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，该反相器通过该恒压低电位(DCL)以及该第一负电位(VSS1)接收电路控制信号。
第一负电位(VSS1)、第二负电位(VSS2)与恒压低电位(DCL)的关系为：恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)。
请参阅图3，为本发明另一实施方式中的与非门逻辑运算电路中的反相器的电路图。该反相器的组成及连接关系如下：
第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)。
第二十二晶体管(T22)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)。
第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于该反相器的输出端(Vout)。
第二十四晶体管(T24)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于该反相器的输出端(Vout)，源极电性连接第二节点(K)。
第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)。
第二十六晶体管(T26)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
其中，该反相器通过该恒压高电位(DCH)以及该恒压低电位(DCL)接收电路控制信号。
第一负电位(VSS1)、第二负电位(VSS2)与恒压低电位(DCL)的关系为：恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)。
在本实施方式中，该电路10包括的第一反相器和第二反相器均为如图2所示的反相器。
在另一实施方式中，该电路10包括的第一反相器和第二反相器均为如图3所示的反相器。
再一实施方式中，该电路10包括的第一反相器为如图2所示的反相器，第二反相器均为如图3所示的反相器。
本发明提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其与非门逻辑运算电路，包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及多个晶体管，利用NTFT与反相器的结合替代原有的PMOS元件的功能，实现类似原来的CMOS NAND运算电路的特性，从而解决了IGZO TFT单型器件逻辑运算电路的设计问题，更适合大型的数字集成电路集成在液晶显示器。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种与非门逻辑运算电路，其特征在于，所述电路包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及
第九晶体管(T9)，栅极电性连接于所述第一反相器的输出端，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述逻辑运算电路的输出端(Vout)；
第十晶体管(T10)，栅极电性连接于所述第二反相器的输出端，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于所述逻辑运算电路的输出端(Vout)；
第十一晶体管(T11)，栅极电性连接于所述逻辑运算电路的第一输入端(A)，漏极电性连接于所述逻辑运算电路的输出端(Vout)；
第十二晶体管(T12)，栅极电性连接于所述逻辑运算电路的第二输入端(B)，漏极电性连接于所述第一十一晶体管(T11)的源极，源极电性连接于恒压低电位(DCL)。
2.根据权利要求1所述的与非门逻辑运算电路，其特征在于，所述第一反相器与所述第二反相器相同，均包括：
第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；
第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；
第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；
第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；
第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)；
第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)；
第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；
第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
3.根据权利要求2所述的与非门逻辑运算电路，其特征在于，所述第一反相器和所述第二反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号。
4.根据权利要求1所述的与非门逻辑运算电路，其特征在于，所述第一反相器与所述第二反相器相同，均包括：
第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；
第二十二晶体管(T22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；
第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；
第二十四晶体管(T24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；
第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；
第二十六晶体管(T26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
5.根据权利要求4所述的与非门逻辑运算电路，其特征在于，所述第一反相器和所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
6.根据权利要求1所述的与非门逻辑运算电路，其特征在于，所述第一反相器包括：
第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；
第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；
第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；
第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；
第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)；
第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)；
第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；
第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)；
所述第二反相器包括：
第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；
第二十二晶体管(T22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；
第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；
第二十四晶体管(T24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；
第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；
第二十六晶体管(T26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
7.根据权利要求6所述的与非门逻辑运算电路，其特征在于，所述第一反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号，所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
8.根据权利要求1至7任一项所述的与非门逻辑运算电路，其特征在于，所述第一负电位(VSS1)、第二负电位(VSS2)与恒压低电位(DCL)的关系为：恒压低电位(DCL)<第二负电位(VSS2)<第一负电位(VSS1)。
9.根据权利要求1所述的与非门逻辑运算电路，其特征在于，所述与非门逻辑运算电路通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
10.一种用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述电路包括如权利要求1至9任意一项所述的与非门逻辑运算电路。
CN201510013180.1A 2015-01-09 2015-01-09 扫描驱动电路及其与非门逻辑运算电路 Expired - Fee Related CN104575425B (zh)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201510013180.1A CN104575425B (zh) 2015-01-09 2015-01-09 扫描驱动电路及其与非门逻辑运算电路
JP2017534672A JP6637506B2 (ja) 2015-01-09 2015-01-28 走査駆動回路及びそのｎａｎｄ論理回路
PCT/CN2015/071705 WO2016109994A1 (zh) 2015-01-09 2015-01-28 扫描驱动电路及其与非门逻辑运算电路
DE112015005530.4T DE112015005530T5 (de) 2015-01-09 2015-01-28 Abtasttreiberschaltung und NAND-Gatter-Logikverknüpfungsschaltung hierfür
US14/433,857 US9786692B2 (en) 2015-01-09 2015-01-28 Scan driving circuit and NAND logic operation circuit thereof
KR1020177022111A KR101894199B1 (ko) 2015-01-09 2015-01-28 스캐닝 구동 회로 및 그 낸드 논리 연산 회로
RU2017128297A RU2648614C1 (ru) 2015-01-09 2015-01-28 Схема возбуждения сканирования и схема логической операции и-не такой схемы
GB1708791.7A GB2549862B (en) 2015-01-09 2015-01-28 Scan driving circuit and nand logic operation circuit therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510013180.1A CN104575425B (zh) 2015-01-09 2015-01-09 扫描驱动电路及其与非门逻辑运算电路

Publications (2)

Publication Number Publication Date
CN104575425A true CN104575425A (zh) 2015-04-29
CN104575425B CN104575425B (zh) 2017-04-12

Family

ID=53091339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510013180.1A Expired - Fee Related CN104575425B (zh) 2015-01-09 2015-01-09 扫描驱动电路及其与非门逻辑运算电路

Country Status (8)

Country Link
US (1) US9786692B2 (zh)
JP (1) JP6637506B2 (zh)
KR (1) KR101894199B1 (zh)
CN (1) CN104575425B (zh)
DE (1) DE112015005530T5 (zh)
GB (1) GB2549862B (zh)
RU (1) RU2648614C1 (zh)
WO (1) WO2016109994A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106685397A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685395A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685392A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685393A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685394A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN108735163A (zh) * 2018-05-30 2018-11-02 京东方科技集团股份有限公司 用于阵列基板行驱动单元的或逻辑运算电路
WO2018214478A1 (en) * 2017-05-24 2018-11-29 Boe Technology Group Co., Ltd. Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217429B1 (en) * 2017-10-25 2019-02-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit
CN109767720B (zh) * 2019-03-27 2024-01-30 深圳市思坦科技有限公司 一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置
CN110728940B (zh) * 2019-09-17 2020-12-08 深圳市华星光电半导体显示技术有限公司 反相器、goa电路及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113657A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corporation Technique for mitigating gate leakage during a sleep state
CN102214437A (zh) * 2010-04-01 2011-10-12 索尼公司 反相器电路和显示设备
CN102332907A (zh) * 2011-07-26 2012-01-25 华南理工大学 基于cmos数字逻辑门电路的抗nbti效应加固方法
CN102750898A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器
CN203054660U (zh) * 2013-01-22 2013-07-10 山东大学 一种应用于电源管理电路中的快速下电控制电路
CN103560782A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 与非门电路、显示器背板和显示器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2107387C1 (ru) * 1995-12-26 1998-03-20 Институт проблем управления РАН Парафазный логический элемент на мдп-транзисторах
US6552574B1 (en) * 2002-03-01 2003-04-22 Piconetics, Inc. Low power dynamic logic gate with full voltage swing operation
US6972599B2 (en) * 2002-08-27 2005-12-06 Micron Technology Inc. Pseudo CMOS dynamic logic with delayed clocks
KR100602350B1 (ko) * 2004-03-31 2006-07-14 매그나칩 반도체 유한회사 다중 전압 출력 회로 및 다중 전압 출력 회로용 논리게이트 회로
RU2407049C2 (ru) 2004-11-24 2010-12-20 Кэнон Кабусики Кайся Контейнер подачи проявителя
US20090230988A1 (en) * 2004-12-01 2009-09-17 Koninklijke Philips Electronics, N.V. Electronic device having logic circuitry and method for designing logic circuitry
US8013633B2 (en) * 2007-06-20 2011-09-06 Hewlett-Packard Development Company, L.P. Thin film transistor logic
US7825703B2 (en) * 2008-08-18 2010-11-02 Qualcomm Incorporated Divide-by-three quadrature frequency divider
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI642043B (zh) * 2009-09-10 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
CN202143046U (zh) * 2011-07-26 2012-02-08 华南理工大学 抗nbti效应的cmos数字逻辑门电路结构
US8797061B2 (en) * 2011-12-21 2014-08-05 Altera Corporation Partial reconfiguration circuitry
TW201513128A (zh) * 2013-07-05 2015-04-01 Semiconductor Energy Lab 半導體裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113657A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corporation Technique for mitigating gate leakage during a sleep state
CN102214437A (zh) * 2010-04-01 2011-10-12 索尼公司 反相器电路和显示设备
CN102750898A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器
CN102332907A (zh) * 2011-07-26 2012-01-25 华南理工大学 基于cmos数字逻辑门电路的抗nbti效应加固方法
CN203054660U (zh) * 2013-01-22 2013-07-10 山东大学 一种应用于电源管理电路中的快速下电控制电路
CN103560782A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 与非门电路、显示器背板和显示器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106685397A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685395A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685392A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685393A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
CN106685394A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 六输入端组合逻辑电路的晶体管级实现方案的电路
WO2018214478A1 (en) * 2017-05-24 2018-11-29 Boe Technology Group Co., Ltd. Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus
CN108932932A (zh) * 2017-05-24 2018-12-04 京东方科技集团股份有限公司 锁存单元、像素电路、像素驱动方法和显示装置
US11100876B2 (en) 2017-05-24 2021-08-24 Boe Technology Group Co., Ltd. Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus
CN108735163A (zh) * 2018-05-30 2018-11-02 京东方科技集团股份有限公司 用于阵列基板行驱动单元的或逻辑运算电路
US11393402B2 (en) 2018-05-30 2022-07-19 Hefei Xinsheng Optoelectronics Technology Co., Ltd. OR logic operation circuit and driving method, shift register unit, gate drive circuit, and display device

Also Published As

Publication number Publication date
KR101894199B1 (ko) 2018-10-04
JP2018509020A (ja) 2018-03-29
US20170229081A1 (en) 2017-08-10
WO2016109994A1 (zh) 2016-07-14
GB2549862B (en) 2021-07-14
GB201708791D0 (en) 2017-07-19
KR20170103904A (ko) 2017-09-13
JP6637506B2 (ja) 2020-01-29
GB2549862A (en) 2017-11-01
DE112015005530T5 (de) 2017-09-21
CN104575425B (zh) 2017-04-12
RU2648614C1 (ru) 2018-03-26
US9786692B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
CN104575425A (zh) 扫描驱动电路及其与非门逻辑运算电路
CN104575424A (zh) 扫描驱动电路及其或非门逻辑运算电路
KR101944640B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
US11011089B2 (en) Shift register unit and method for driving the same, gate driving circuit, array substrate and display apparatus
US9626928B2 (en) Liquid crystal display device comprising gate driver on array circuit
KR101944641B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
US20160189647A1 (en) Goa circuit applied to liquid crystal display device
US9437152B2 (en) Scan driving circuit
US10553161B2 (en) Gate driving unit, gate driving circuit, display driving circuit and display device
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
KR20160117709A (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
CN104485079A (zh) 用于液晶显示装置的goa电路
CN106504721B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US20160343336A1 (en) Scan driving circuit for oxide semiconductor thin film transistor
WO2021012313A1 (zh) 栅极驱动电路
CN110648638B (zh) 栅极驱动电路、像素电路、显示面板和显示设备
US9325315B2 (en) Nand gate circuit, display back plate, display device and electronic device
CN209748522U (zh) 电压电平移位器
CN109686332B (zh) 补偿模块及逻辑门电路、栅极驱动电路和显示装置
US9906222B2 (en) Gate driving circuit and liquid crystal display having the same
US10276120B2 (en) Driving circuit and a pull down maintaining circuit and a display apparatus thereof are provided
US20190019460A1 (en) Scanning driving circuit and display apparatus
CN108022549B (zh) 一种逻辑电路、移位寄存器、驱动电路及显示面板
CN110176926B (zh) 一种或门电路、栅极驱动电路及显示面板
CN110391797B (zh) 一种基于igzo tft的d触发器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

CF01 Termination of patent right due to non-payment of annual fee