CN104540323A - 一种低成本印刷电路板制程工艺 - Google Patents

一种低成本印刷电路板制程工艺 Download PDF

Info

Publication number
CN104540323A
CN104540323A CN201410810692.6A CN201410810692A CN104540323A CN 104540323 A CN104540323 A CN 104540323A CN 201410810692 A CN201410810692 A CN 201410810692A CN 104540323 A CN104540323 A CN 104540323A
Authority
CN
China
Prior art keywords
circuit board
gold
plated
low cost
cost printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410810692.6A
Other languages
English (en)
Inventor
李新暄
程文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUNSHAN YUANMAO ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
KUNSHAN YUANMAO ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KUNSHAN YUANMAO ELECTRONIC TECHNOLOGY Co Ltd filed Critical KUNSHAN YUANMAO ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201410810692.6A priority Critical patent/CN104540323A/zh
Publication of CN104540323A publication Critical patent/CN104540323A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及PCB制作工艺领域，具体涉及一种低成本印刷电路板制程工艺，包括如下步骤：蚀刻多层板内层线路；多层板压合；在多层板上钻孔；通孔镀铜；蚀刻外层线路；二次镀铜；防焊处理；镀金，喷锡，其特征在于，镀金步骤具体为：在电路板的插接端连接圆弧形接口，在所述圆弧形接口的两个端点及中央设置3个镀金点。本发明所达到的有益效果：本发明采用在电路板的插接端连接圆弧形接口，在所述圆弧形接口的两个端点及中央设置3个镀金点，圆弧形接口的其余部分涂覆镍层的方法，即保护了端点并提供了良好的电路接通性能，又减少金的消耗，减少成本；采用塑胶将相邻两层粘合，粘合时将相邻两层的端部固定，防止粘合时电路板发生错误位移。

Description

一种低成本印刷电路板制程工艺
技术领域
本发明涉及PCB制作工艺领域，具体涉及一种低成本印刷电路板制程工艺。
背景技术
目前印刷线路板插接端先镀上镍层再镀上金层来保护端点并提供良好电路接通性能，但金的消耗较大，成本较高。
发明内容
本发明的目的在于克服上述问题，提供一种减少金的消耗、防止粘合时电路板发生错误位移的低成本印刷电路板制程工艺。
为解决上述技术问题，本发明所采用的技术方案为：一种低成本印刷电路板制程工艺，包括如下步骤：蚀刻多层板内层线路；多层板压合；在多层板上钻孔；通孔镀铜；蚀刻外层线路；二次镀铜；防焊处理；镀金，喷锡，其特征在于，镀金步骤具体为：在电路板的插接端连接圆弧形接口，在所述圆弧形接口的两个端点及中央设置3个镀金点。
前述的一种低成本印刷电路板制程工艺，在所述的多层板压合步骤中，多层板压合前需经氧化处理，多层板压合时采用塑胶将相邻两层粘合，粘合时将相邻两层的端部固定。
前述的一种低成本印刷线路板制程工艺，通孔镀铜的通孔指的是在多层板上钻孔而形成的孔，通孔贯通多层板。
前述的一种低成本印刷线路板制程工艺，所述的防焊处理是采用绝缘树脂涂覆于外层线路并使绝缘树脂固化。
前述的一种低成本印刷线路板制程工艺，所述的镀金和喷锡均针对电路板的插接端，外接电路与电路板的插接端通过3个镀金点连接。
前述的一种低成本印刷线路板制程工艺，除3个镀金点外，圆弧形接口的其余部分涂覆镍层。
本发明所达到的有益效果：本发明采用在电路板的插接端连接圆弧形接口，在所述圆弧形接口的两个端点及中央设置3个镀金点，圆弧形接口的其余部分涂覆镍层的方法，即保护了端点并提供了良好的电路接通性能，又减少金的消耗，减少成本；采用塑胶将相邻两层粘合，粘合时将相邻两层的端部固定，防止粘合时电路板发生错误位移。
具体实施方式
为使本发明实现的技术方案、技术特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
一种低成本印刷电路板制程工艺，包括如下步骤：蚀刻多层板内层线路；多层板压合；在多层板上钻孔；通孔镀铜；蚀刻外层线路；二次镀铜；防焊处理；镀金，喷锡，其特征在于，镀金步骤具体为：在电路板的插接端连接圆弧形接口，在所述圆弧形接口的两个端点及中央设置3个镀金点。
在所述的多层板压合步骤中，多层板压合前需经氧化处理，多层板压合时采用塑胶将相邻两层粘合，粘合时将相邻两层的端部固定。
通孔镀铜的通孔指的是在多层板上钻孔而形成的孔，通孔贯通多层板。
所述的防焊处理是采用绝缘树脂涂覆于外层线路并使绝缘树脂固化。
所述的镀金和喷锡均针对电路板的插接端，外接电路与电路板的插接端通过3个镀金点连接，喷锡能保护电路板端点并提供良好的焊接性能。
除3个镀金点外，圆弧形接口的其余部分涂覆镍层，镍层有助于耐磨损。
本发明采用在电路板的插接端连接圆弧形接口，在所述圆弧形接口的两个端点及中央设置3个镀金点，圆弧形接口的其余部分涂覆镍层的方法，即保护了端点并提供了良好的电路接通性能，又减少金的消耗，减少成本。采用塑胶将相邻两层粘合，粘合时将相邻两层的端部固定，防止粘合时电路板发生错误位移。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种低成本印刷电路板制程工艺，包括如下步骤：蚀刻多层板内层线路；多层板压合；在多层板上钻孔；通孔镀铜；蚀刻外层线路；二次镀铜；防焊处理；镀金，喷锡，其特征在于，镀金步骤具体为：在电路板的插接端连接圆弧形接口，在所述圆弧形接口的两个端点及中央设置3个镀金点。
2.根据权利要求1所述的一种低成本印刷电路板制程工艺，其特征在于，在所述的多层板压合步骤中，多层板压合前需经氧化处理，多层板压合时采用塑胶将相邻两层粘合，粘合时将相邻两层的端部固定。
3.根据权利要求1所述的一种低成本印刷线路板制程工艺，其特征在于，通孔镀铜的通孔指的是在多层板上钻孔而形成的孔，通孔贯通多层板。
4.根据权利要求1所述的一种低成本印刷线路板制程工艺，其特征在于，所述的防焊处理是采用绝缘树脂涂覆于外层线路并使绝缘树脂固化。
5.根据权利要求1所述的一种低成本印刷线路板制程工艺，其特征在于，所述的镀金和喷锡均针对电路板的插接端，外接电路与电路板的插接端通过3个镀金点连接。
6.根据权利要求1所述的一种低成本印刷线路板制程工艺，其特征在于，除3个镀金点外，圆弧形接口的其余部分涂覆镍层。
CN201410810692.6A 2014-12-24 2014-12-24 一种低成本印刷电路板制程工艺 Pending CN104540323A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410810692.6A CN104540323A (zh) 2014-12-24 2014-12-24 一种低成本印刷电路板制程工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410810692.6A CN104540323A (zh) 2014-12-24 2014-12-24 一种低成本印刷电路板制程工艺

Publications (1)

Publication Number Publication Date
CN104540323A true CN104540323A (zh) 2015-04-22

Family

ID=52855737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410810692.6A Pending CN104540323A (zh) 2014-12-24 2014-12-24 一种低成本印刷电路板制程工艺

Country Status (1)

Country Link
CN (1) CN104540323A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1291858A (zh) * 1999-08-16 2001-04-18 索尼公司 多层印刷配线板和其制造方法
US20020142509A1 (en) * 2001-03-28 2002-10-03 Atsuo Hattori Probe unit having resilient metal leads
CN1781346A (zh) * 2003-04-30 2006-05-31 日本压着端子制造株式会社 印刷线路板的连接结构
CN101740918A (zh) * 2008-11-21 2010-06-16 富士康(昆山)电脑接插件有限公司 电连接器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1291858A (zh) * 1999-08-16 2001-04-18 索尼公司 多层印刷配线板和其制造方法
US20020142509A1 (en) * 2001-03-28 2002-10-03 Atsuo Hattori Probe unit having resilient metal leads
CN1781346A (zh) * 2003-04-30 2006-05-31 日本压着端子制造株式会社 印刷线路板的连接结构
CN101740918A (zh) * 2008-11-21 2010-06-16 富士康(昆山)电脑接插件有限公司 电连接器

Similar Documents

Publication Publication Date Title
US20140078706A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
CN103687344A (zh) 电路板制作方法
JP2006344828A (ja) 多層基板及びその製造方法
CN103108491A (zh) 电路板及其制作方法
CN105657965B (zh) 具有定形导电层的印刷电路板及其制造方法
US8723050B2 (en) Multilayer printed circuit board and method for making same
CN103871996A (zh) 封装结构及其制作方法
CN101534613B (zh) 一种具有断差结构的电路板的制作方法
US20130092420A1 (en) Embedded multilayer printed circuit board and method
CN103906370A (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US10548229B2 (en) Method for producing a foil arrangement and corresponding foil arrangement
CN102427673B (zh) 盲孔pcb板的加工方法
CN103460819A (zh) 布线基板
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
US10098232B2 (en) Embedded board and method of manufacturing the same
CN110519915B (zh) 一种盲埋孔印制电路板及其制作方法
CN104540323A (zh) 一种低成本印刷电路板制程工艺
KR20140073758A (ko) 인쇄회로기판
KR20090121676A (ko) 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
CN201336772Y (zh) 多层布线板
CN103857210A (zh) 承载电路板、承载电路板的制作方法及封装结构
JP2006253347A (ja) 多層フレキシブル回路配線基板及びその製造方法
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
KR101313155B1 (ko) 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150422

RJ01 Rejection of invention patent application after publication