CN104517973B - 电子结构、电池结构、和用于制造电子结构的方法 - Google Patents

电子结构、电池结构、和用于制造电子结构的方法 Download PDF

Info

Publication number
CN104517973B
CN104517973B CN201410502518.5A CN201410502518A CN104517973B CN 104517973 B CN104517973 B CN 104517973B CN 201410502518 A CN201410502518 A CN 201410502518A CN 104517973 B CN104517973 B CN 104517973B
Authority
CN
China
Prior art keywords
battery
layer
hull cell
cell
various embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410502518.5A
Other languages
English (en)
Other versions
CN104517973A (zh
Inventor
M.莱姆克
S.特根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104517973A publication Critical patent/CN104517973A/zh
Application granted granted Critical
Publication of CN104517973B publication Critical patent/CN104517973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/0436—Small-sized flat cells or batteries for portable equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/40—Printed batteries, e.g. thin film batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/08—Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及电子结构、电池结构、和用于制造电子结构的方法。依据各种实施例，可以提供电子结构，所述电子结构可以包含：半导体载体，以及与半导体载体单片集成的电池结构，所述电池结构包含多个薄膜电池。

Description

电子结构、电池结构、和用于制造电子结构的方法
技术领域
各种实施例大体上涉及电子结构、电池结构、和用于制造电子结构的方法。
背景技术
在半导体工业中多种工艺可以被用于制造电子器件，诸如集成电路、存储器芯片、传感器等等。此外，可以期望的是使用如在半导体工艺中其被使用的类似的制作技术来开发用于电池（例如薄膜电池）的制作工艺。普遍使用的薄膜沉积技术可以允许在薄膜技术中形成电池或形成可再充电的电池的功能层的制作。典型地，薄膜电池可以包含将以半导体薄膜技术可加工的固态电解质。
发明内容
依据各种实施例，电子结构可以被提供，所述电子结构可包含：半导体载体；和多个薄膜电池，所述薄膜电池与所述半导体载体单片集成。
附图说明
在附图中，相同的参考符号通常指的是贯穿不同视图的相同的部件。附图不必成比例，而通常将重点放在图示本发明的原理上。在下面描述中，参考下面附图描述本发明的各种实施例，在附图中：
图1A到1F以示意截面视图或侧视图分别示出依据各种实施例的电子结构或电池结构；
图2A和2B以示意截面视图或侧视图分别示出依据各种实施例的电池层堆叠；
图3A和3B以示意工艺流程图分别示出依据各种实施例的用于制造电子结构的方法；
图4A到4H以示意截面视图或侧视图分别示出依据各种实施例的在制造期间的电子结构或电池结构；
图5A到5G以示意截面视图或侧视图分别示出依据各种实施例的在制造期间的电子结构或电池结构；
图6A和6B以示意截面视图或侧视图分别示出依据各种实施例的电子结构或电池结构；
图7A到7D以示意截面视图或侧视图分别示出依据各种实施例的在制造期间的电子结构或电池结构；
图8A和8B以示意截面视图或侧视图分别示出依据各种实施例的电子结构或电池结构；并且
图9以示意截面视图或侧视图示出依据各种实施例的电子结构或电池结构。
具体实施方式
下面详细的描述参考附图，所述附图借助于图解示出其中可以实践本发明的特定细节和实施例。
关于“在一侧或表面之上”形成的沉积的材料或“在载体之上”沉积层所使用的词“在…之上”本文中可以被用来意指沉积的材料可以被“直接形成在暗示的侧、表面、或载体上”，例如与暗示的侧、表面、或载体直接接触。关于“在一侧或表面之上”形成的沉积的材料或“在载体之上”沉积层所使用的词“在…之上”本文中可以被用来意指沉积的材料可以“间接形成在暗示的侧、表面、或载体上”，其中一个或多个额外的层被布置在暗示的侧、表面、或载体和沉积的材料之间。
关于结构的（或载体的）“横向的”延伸或被“横向地”移动所使用的术语“横向的”本文中可以被用来意指沿着与载体的表面平行的方向的延伸。那意指载体的表面（例如衬底的表面，或晶片的表面）可以用作参考，其普遍被称为晶片的主加工表面（或另一类型的载体的主加工表面）。进一步地，关于结构的（或例如腔体的结构元件的）“宽度”所使用的术语“宽度”本文中可以被用来意指结构横向的延伸。进一步地，关于结构的（或结构元件的）高度所使用的术语“高度”本文中可以被用来意指结构沿着与载体的表面垂直（例如与载体的主加工表面垂直）的方向的延伸。进一步地，关于腔体的（或孔的）深度所使用的术语“深度”本文中可以被用来意指腔体沿着与载体的表面垂直（例如与载体的主加工表面垂直）的方向的延伸。
关于覆盖结构（或结构元件，或侧壁）的沉积的材料所使用的词“覆盖”本文中可以被用来意指沉积的材料可以完全地覆盖结构（或结构元件，或侧壁），例如覆盖结构所有暴露的侧和表面。关于覆盖结构（或结构元件，或侧壁）的沉积的材料所使用的词“覆盖”本文中可以被用来意指沉积的材料可以至少部分地覆盖结构，例如材料可以至少部分地覆盖结构暴露的侧和表面。
依据各种实施例，如本文中所描述的形成层（例如沉积层，沉积材料，和/或施加成层工艺）也可以包含形成层，其中所述层可以包含各种子层，由此不同子层可以分别包含不同材料。换句话说，各种不同子层可以被包含在层中，或各种不同区可以被包含在沉积的层中和/或在沉积的材料中。
由于可以存在许多在半导体加工中（例如在电池结构或电子结构的制造期间，例如在加工包含电池结构或电子结构的晶片或载体期间）使用的通常依次执行的个别工艺，所以若干基本制造技术在总体制造工艺中至少可以被使用一次。下面基本技术的描述应该被理解为说明示例，其技术可以被包含在本文中描述的工艺中。示范性描述的基本技术可以不必定需要被解释为比其它技术或方法优选或有优点，由于它们可以用来说明本发明的一个或多个实施例可以如何被实践。为了简短起见，示范性描述的基本技术的图解可以只是简略的概述并且不应该被认为是详尽无遗的说明。
依据各种实施例，下面技术中的至少一个可以被用于制造电子结构或电池结构，如本文中所描述。依据各种实施例，如在下面所描述，技术中的至少一个可以被包含在用于制造电子结构的方法中或在用于制造电池结构的方法中，或例如在用于制造包含用来控制电池结构的集成电路的电池结构的方法中，如本文中所描述。
依据各种实施例，至少一个成层（或成层工艺）可以被用于制造电子结构或电池结构，如本文中所描述。在成层工艺中，依据各种实施例，层（通常也被称为膜或薄膜）可以使用沉积技术来沉积在表面之上（例如在载体之上、在晶片之上、在衬底之上、在另一层之上、在多个结构元件之上等等），所述沉积技术可以包含化学气相沉积（CVD，或CVD工艺）和/或物理气相沉积（PVD，或PVD工艺）。沉积的层的厚度取决于其特定的功能而可以在从几纳米一直到若干微米的范围内。沉积的层的厚度可以被认为是沉积的层沿着其生长的方向的空间延伸。在几纳米范围内的薄层（例如具有小于50nm的层厚度）可以使用原子层沉积（ALD）来形成。共形层（例如覆盖结构元件的侧壁或覆盖腔体的内侧壁）可以使用原子层沉积（ALD）或另一合适的共形沉积工艺（如例如低压化学气相沉积（LPCVD））来形成。
依据各种实施例，沉积的（形成的或提供的）层可以包含电绝缘材料、半导电材料、和/或导电材料中的至少一个，这取决于沉积的层的各自特定的功能。依据各种实施例，导电材料（如例如铝、铝-硅合金、铝-铜合金、铜、镍铬铁合金（镍、铬、和/或铁的合金）、钨、钛、氮化钛、钼、铂、金、碳（石墨）等等）可以使用CVD工艺或PVD工艺来沉积。依据各种实施例，半导体材料（如例如硅（例如硅、多晶的硅（也被称为多晶硅）、或非晶硅）、锗、诸如砷化镓（GaAs）、磷化铟（InP）、或砷化铟镓（InGaAs）的半导体化合物材料）可以使用CVD工艺来沉积。绝缘材料（如例如氧化硅、氮化硅、氧氮化硅、金属氧化物（例如氧化铝）、有机化合物、聚合物等等）可以使用CVD工艺或PVD工艺来沉积。依据各种实施例，可以使用如下面所描述的这些工艺的修改。
依据各种实施例，化学气相沉积工艺（CVD工艺）可以包含多种修改，如例如常压CVD（APCVD）、低压CVD（LPCVD）、超高真空CVD（UHVCVD）、等离子体增强CVD（PECVD）、高密度等离子体CVD（HDPCVD）、远程等离子体增强CVD（RPECVD）、原子层CVD（ALCVD）、气相外延（VPE）、金属有机物CVD（MOCVD）、混合物理CVD（HPCVD）等等。依据各种实施例，硅、多晶硅、非晶硅、二氧化硅、氮化硅等等可以使用LPCVD或ALCVD来沉积。依据各种实施例，例如铂、氮化钛、氧化钛、LIPON、LLT、LTO、氮化铜、氧化钒、LiFePO4、和LiCoOx可以使用原子层沉积（ALD或ALCVD）来沉积。
依据各种实施例，物理气相沉积工艺可以包含多种修改，如例如磁控溅射、离子束溅射（IBS）、反应溅射、高功率脉冲磁控溅射（HIPIMS）、真空蒸发、分子束外延（MBE）等等。
依据各种实施例，成层工艺可以进一步包含热氧化（也被称为热氧化工艺）。依据各种实施例，热氧化可以被用来例如在从大约800℃到大约1200℃范围内的温度下在硅表面上生长高质量氧化硅层（所谓的高温氧化层（HTO））。热氧化可以在常压或在高压下执行，并且如进一步修改，被执行为快速热氧化工艺（RTO）。依据各种实施例，也可以例如使用快速热氮化（例如在一直到大约1300℃的温度下）来施加热氮化以生成高质量氮化物层或氧氮化物层（例如氮化硅层或氧氮化硅层）。
进一步地，依据各种实施例，可以被施加以生成金属层的工艺可以是镀，例如电镀或无电镀。导电材料（像金、银、钯、镍、铝、铜和/或像磷化镍的化合物）可以使用镀工艺来沉积。依据各种实施例，镀工艺可以被用于形成金属化层结构或金属化。依据各种实施例，金属化层可以包含例如一个或多个金属线以及连接若干在载体上的结构或结构元件（例如将多个电池结构彼此连接，例如将多个电池或多个电池结构与集成电路连接）的一个或多个通孔。进一步地，金属化可以包含电介质结构或图案化的电介质层，其中布线可以被嵌入在电介质结构中或在电介质层中。
提及这个，可以施加至少一个金属化工艺，以制造电子结构的或电池结构的接触结构，或例如以制造电子结构或电池结构。金属化可以与电子结构的或电池结构的至少一个结构元件（或与载体上的至少一个结构，例如与薄膜电池或与集成电路）直接接触。因此，金属化工艺可以被用来提供所要求的在晶片上的电子结构的或电池结构的电连接（或互连）。金属化工艺可以包含至少一个成层工艺以及至少一个图案化工艺。金属化工艺可以包含：沉积电介质材料（例如低k电介质材料，例如未掺杂的硅酸盐玻璃等等）的层，在期望的位置形成接触孔（例如使用至少一个图案化工艺），并且使用成层工艺来用下述填充接触孔：至少一个导电材料（例如用金属（例如铝、铜、钨、钛、钼、金、铂等等）中的至少一个）、金属性材料（例如氮化钛、硅化铂、硅化钛、硅化钨、硅化钼等等）、导电多晶硅、以及金属合金（例如铝-硅合金、铝-铜合金、铝-硅-铜合金、镍铬铁合金、钛-钨合金等等）。进一步地，金属化工艺（或金属化工艺）可以包含形成例如作为势垒（例如包含钼、过渡金属氮化物（例如氮化钛）、硅化铂、硅化钛、硅化钨、硅化钼、硼化物、钽、钨等等中的至少一个）、或作为附着促进剂（例如包含硅化铂、硅化钛、硅化钨、硅化钼等等中的至少一个）的额外的层。进一步地，电介质层可以包含层堆叠，例如被设置在彼此之上的一层或多层，其包含例如氧化硅、氮化硅、和/或氧氮化硅。电介质层氧化硅、氮化硅、和/或氧氮化硅可以被用作在金属化顶上的最终电介质层或最终钝化层。进一步地，中间级电介质或中间层电介质（ILD）可以被用来电分离被布置在多级金属化的若干级别中的或被布置在多级金属化的金属化层中的布线结构（例如互连线、接触焊盘等等）的组件。ILD可以包含低k电介质材料（例如氧化硅、多孔硅等等）以减小在布线结构的相邻组件之间的电耦合。
如本文中使用的指代电介质材料、电介质层、电介质结构等等的术语“电介质”本文中可以被用来意指大体上电绝缘材料。进一步地，术语“电介质”可以指的是所谓的低k材料，如在任何半导体技术中的金属化结构中典型地使用的。依据各种实施例，下面材料中的至少一个可以被用来提供电介质层或电介质结构：氧化硅（电介质常数3.9）和具有比氧化硅更小电介质常数的材料，例如氟掺杂的二氧化硅、氟硅酸盐玻璃、碳掺杂的二氧化硅、多孔二氧化硅、多孔碳掺杂的二氧化硅、有机电介质、电介质聚合物、硅酮基聚合电介质、聚降冰片烯、苯并环丁烯、聚四氟乙烯、树脂、氢硅倍半氧烷（HSQ）、甲基硅倍半氧烷（MSQ）等等。
依据各种实施例，施加金属化工艺可以进一步包含载体表面（晶片表面、衬底表面等等）的平面化和/或在多级金属化工艺中包含的中间层的平面化（例如使用化学机械抛光（CMP））。
平面化工艺可以被施加例如以减小表面粗糙度或以减小在包含具有不同高度的结构元件的载体的表面的深度剖面中的变化，由于一些工艺可能要求平的表面（平面的表面）（例如高分辨率光刻）。因为执行的成层工艺和图案化工艺的数量增加并且因为可能要求平面的表面，所以平面化工艺可以是所期望的。化学机械抛光工艺（CMP或CMP工艺）可以被执行，其中该工艺可以对在载体的（晶片的、衬底的、表面层的、等等）表面上的特定材料是选择性的。化学机械抛光工艺（CMP）可以被执行，其中该工艺可以对在载体的（晶片的、衬底的、表面层的、等等）表面上的特定材料是非选择性的。平面化工艺可以被额外地包含在若干工艺中，例如在成层工艺、图案化工艺等等中。化学机械抛光工艺（CMP）可以被用来去除表面层或表面层的一部分。
应该注意的是，依据各种实施例的材料和工艺的多种组合可以被用在成层工艺中。依据各种实施例，根据要被形成的层的特定方面或期望属性（如例如晶体质量、表面粗糙度、边缘覆盖行为、生长速度以及产量），可以对于各自的材料施加最合适的工艺。
依据各种实施例，在制造集成电路期间的一些工艺可能要求共形沉积的层或共形沉积层（例如用于在结构元件的侧壁之上或在腔体的内侧壁之上形成层堆叠），这意指层（或形成层的材料）可以显示沿着与另一主体的界面只有小的厚度变化，例如层可以显示沿着界面形态的边缘、台阶或其它元件只有小的厚度变化。依据各种实施例，成层工艺（诸如镀、原子层沉积（ALD）、或若干CVD工艺（例如ALCVD、或LPCVD））可以是可合适于生成材料的共形层或共形沉积的层。依据各种实施例，使用例如原子层沉积（ALD）工艺，具有高深宽比（例如大于5、例如大于10、例如大于20）的结构可以用共形层或共形薄膜共形地覆盖。进一步地，依据各种实施例，使用例如原子层沉积（ALD）工艺，腔体的内侧壁或中空腔室的内侧壁可以用共形层或共形薄膜（完全地或部分地）覆盖。换句话说，使用原子层沉积可以允许用材料层（例如用共形材料层）涂布腔体的内侧壁或沟槽的侧壁，如果腔体或沟槽可以具有至少一个开口以使得形成材料层的材料可以到达沟槽或腔体的内部。
依据各种实施例，至少一个图案化或至少一个图案化工艺可以被用于形成电子结构或电池结构，如本文中所描述。至少一个图案化或至少一个图案化工艺可以被使用在用于制造电子结构的方法中或在用于制造电池结构的方法中，如本文中所描述。图案化工艺可以包含去除表面层选择的部分或材料选择的部分。在表面层可以被部分地去除之后，图案（或图案化的层或图案化的表面层或多个结构元件）可以保留在下方结构中和下方结构之上中的至少一个（例如图案化的基层可以保留在下方结构上）。由于依据各种实施例的多个工艺可能被涉及，所以存在用来执行图案化工艺的各种可能性，其中各方面可以是：例如经由至少一个光刻工艺来选择将被去除的表面层的至少一部分（或材料的至少一部分，或晶片的至少一部分）；并且例如经由至少一个刻蚀工艺来去除表面层的选择的部分。
依据各种实施例，可以施加生成光刻掩模（所谓的光学掩模）的多种光刻工艺，如例如光学光刻、微光刻或纳光刻、电子束光刻、X射线光刻、极紫外光刻（EUV或EUVL）、干涉光刻等等。光刻工艺可以包含下面中的至少一个：初始清洁工艺、准备工艺、施加抗蚀剂（例如光抗蚀剂）、曝光抗蚀剂（例如使光抗蚀剂曝光于光的图案）、显影抗蚀剂（例如使用化学光抗蚀剂显影剂显影光抗蚀剂）。
可以被包含在光刻工艺中（或可以被包含在半导体加工中的一般工艺中）的初始清洁工艺或清洁工艺可以被施加，以例如经由湿化学处理来从表面（例如从表面层、从载体、从晶片、等等）去除有机或无机沾污（或材料）。初始清洁工艺或清洁工艺可以包含下面工艺中的至少一个：RCA（***）清洁（也被称为有机清洁（SC1）和离子清洁（SC2））；SCROD（在反复使用臭氧化的水和稀释的HF的情况下的单个晶片旋转清洁）；IMEC晶片清洁；后化学机械抛光（后CMP）清洁工艺；经由去离子水（DIW）的清洁，食人鱼刻蚀和/或金属刻蚀；等等。依据各种实施例，清洁工艺也可以被施加，以从表面（例如从表面层、从载体、或从晶片、等等）去除薄氧化层（例如薄氧化硅层）。
依据各种实施例，可以被包含在光刻工艺中的准备工艺可以被施加以促进光抗蚀剂到表面（例如到表面层、到载体、或到晶片、等等）的附着。准备工艺可以包含施加液体或气体的附着促进剂（例如双三甲基二硅氨烷（HMDS））。
可以被包含在光刻工艺中的抗蚀剂可以被施加以均匀地覆盖表面（例如表面层、载体、或晶片、等等）。施加抗蚀剂可以包含旋涂以生成抗蚀剂的薄层。然后，依据各种实施例，抗蚀剂可以被前烘以驱除过量的抗蚀剂溶剂。可以使用适于曝光抗蚀剂以实现期望的结果的工艺的若干类型的抗蚀剂（或光抗蚀剂）。正光抗蚀剂（例如DNQ酚醛树脂、PMMA、PMIPK、PBS、等等）可以被使用，和/或负光抗蚀剂（例如SU-8、聚异戊二烯、COP、等等）可以被使用。
依据各种实施例，光刻工艺可以包含例如通过使用光或电子来曝光抗蚀剂，使得期望的图案可以被转移到抗蚀剂，其中期望的图案可以由图案化的掩模（例如带有图案化铬层的玻璃载体）定义。无掩模光刻可以被施加，其中精确的射束（例如电子束或激光束）可以被直接投影到包含抗蚀剂的表面上而没有使用掩模。使用的光的波长的范围从可见光的波长到在紫外范围内的更小的波长。曝光可以使用具有甚至比紫外光更短波长的X射线或电子来执行。可以使用将掩模投影到包含抗蚀剂的表面上许多次以创建完整曝光图案的投影曝光***（步进器或扫描器）。
光刻工艺可以包含显影抗蚀剂（例如使用光抗蚀剂显影剂显影光抗蚀剂），以部分地去除抗蚀剂，从而生成保留在表面上（例如在表面层上或在载体、晶片上、等等）的图案化的抗蚀剂层。显影抗蚀剂可以包含在实际显影工艺可以被执行之前的后曝光烘焙（热处理，例如快速热加工）。显影工艺可以包含化学溶液（所谓的显影剂），如例如氢氧化钠或四甲基氢氧化铵（TMAH，无金属离子显影剂）。依据各种实施例，保留的图案化的抗蚀剂可以在硬烘焙工艺（热处理，例如快速热加工）中被固化，从而实现用于稍后工艺（如例如离子注入、湿化学刻蚀、或等离子体刻蚀（等等））的更持久的保护层。
独立于所描述的光刻工艺，抗蚀剂可以在期望的加工阶段（例如在刻蚀工艺、离子注入工艺、以及沉积工艺中的至少一个已经被执行之后）以所谓的抗蚀剂剥离工艺被完全地去除。抗蚀剂可以化学地和/或通过使用氧等离子体来去除。
应该注意的是，包含施加抗蚀剂、曝光抗蚀剂、并且显影抗蚀剂的光刻工艺也可以被认为是图案化工艺，其中图案化的抗蚀剂层（软掩模、或抗蚀剂掩模）可以通过光刻工艺来生成。随后地，图案可以使用刻蚀工艺来从图案化的抗蚀剂层转移到之前沉积的或生长的层（或载体等等），其中之前沉积的或生长的层可以包含硬掩模材料，如例如创建所谓的硬掩模的氧化物或氮化物（例如氧化硅、例如氮化硅）。
依据各种实施例，可以被包含在例如图案化工艺中或可以被用于形成腔体和/或凹槽的刻蚀工艺可以被施加，以将材料从之前沉积的层、生长的表面层、载体（或衬底、或晶片）等等去除。刻蚀工艺可以取决于对期望的工艺的特定要求而被适应并且被执行。刻蚀工艺可以包含湿法刻蚀工艺和/或干法刻蚀工艺。刻蚀工艺关于两种不同材料可以是选择性的或非选择性的，或可以被配置成选择性的或非选择性的，其中选择性的刻蚀工艺可以对第一材料提供与对第二材料不同的刻蚀速率，并且非选择性刻蚀工艺可以对第一材料和第二材料提供相同的刻蚀速率。刻蚀工艺可以是各向同性的或各向异性的，或可以被配置成各向同性的或各向异性的，其中各向异性刻蚀工艺可以具有沿着不同空间方向的不同刻蚀速率，并且各向同性刻蚀工艺可以具有沿着所有的空间方向的相同的刻蚀速率。刻蚀工艺由于沿着要被刻蚀的材料的不同晶体学方向的不同的刻蚀速率而可以是各向异性的。使用掩模材料的刻蚀工艺以及干法刻蚀工艺（例如等离子体刻蚀或反应离子刻蚀）可以允许形成各向异性结构，例如凹槽。
依据各种实施例，选择性刻蚀工艺可以包含特定的刻蚀剂（例如湿法刻蚀剂、例如等离子体刻蚀剂），所述特定的刻蚀剂可以允许刻蚀至少一个期望的材料而不伤害另一材料，例如层或载体的暴露区可以被去除（刻蚀）而掩模材料（或另一材料）可以保留。通过使用氢氟酸（HFaq），与硅相比，二氧化硅可以被选择性地去除（刻蚀）。通过使用硝酸和氢氟酸的混合物（HNO3/HFaq），二氧化硅可以与硅一起被去除（刻蚀）（非选择性）。
依据各种实施例，各向异性湿法刻蚀工艺可以沿着特定材料的各自晶体学方向显出不同的刻蚀速率。包含氢氧化钾（KOH）作为刻蚀剂的湿法刻蚀工艺可以被执行以各向异性地刻蚀硅（例如硅晶片）。包含（HNO3/HFaq）作为刻蚀剂的湿法刻蚀工艺可以被执行以各向同性地刻蚀硅（例如硅晶片）。各向异性干法刻蚀工艺可以对带有特定几何对准的表面显出不同的刻蚀速率。物理刻蚀工艺可以被施加（例如离子束铣、例如等离子体刻蚀）以执行材料的各向异性去除。
进一步地，深反应离子刻蚀（DRIE）可以被施加以创建在材料中（例如在晶片中、在衬底中、在沉积的或生长的层中、等等）的深穿透、陡侧孔、以及沟槽。脉冲刻蚀（时分复用刻蚀）可以被施加。
依据各种实施例，图案化的层也可以用作对其它工艺（如刻蚀、离子注入、和/或成层）的掩模（所谓的硬掩模）。进一步地，图案化的光抗蚀剂也可以用作掩模（所谓的软掩模）。掩模材料通常可以关于特定需要被选择，如例如化学稳定性，例如来执行不影响掩模材料的选择性刻蚀工艺（例如其可以不完全地刻蚀掉掩模材料），或机械稳定性，例如来保护区免受离子穿透，或来定义在成层工艺期间生成的结构元件的形状，等等。
依据各种实施例，至少一个掺杂工艺可以被用于形成集成电路结构，如本文中所描述。至少一个掺杂工艺可以被包含在用于制造集成电路结构的方法中，如本文中所描述。各种技术可以被施加或可以适于执行掺杂工艺，如例如热扩散和/或离子注入。电子掺杂的材料可以被称为n型（负型）并且空穴掺杂的材料可以被称为p型（正型）。在金属氧化物半导体技术（MOS技术）中沟道可以包含电子（n沟道，或nMOS）或空穴（p沟道，或pMOS），并且类似，金属氧化物半导体场效应晶体管（MOSFET）可以包含n沟道（nMOSFET）或p沟道（pMOSFET）。
依据各种实施例，热处理可以被施加以形成电子结构或电池结构；或热处理可以被包含在电子结构或电池结构的制造期间的各种工艺中（或在各种工艺阶段处），如本文中所描述，例如在与图案化工艺的组合中、在施加光抗蚀剂之后、和/或在沉积电接触之后，以将导电材料（例如金属）与载体（或与下层结构）合金，或以给成层工艺提供最佳沉积条件。载体（晶片、衬底、等等）的加热可以用直接接触（例如热板）、或通过辐射（例如使用激光或灯）来执行。可以在真空条件下使用激光加热器或灯加热器执行的快速热加工（RTP）可以被施加，其中材料（例如晶片、衬底、载体等等）可以在短时间周期之内，例如在若干秒之内（例如约1s到约10s）被加热一直到几百摄氏度或一直到约1000℃或甚至更高。快速热加工的子集是快速热退火（RTA）和快速热氧化（RTO）。
依据各种实施例，载体（例如衬底、晶片、等等）可以由各种类型的半导体材料制成，所述半导体材料包含硅、锗、Ш到V族或其它类型，其包含聚合物，例如尽管在另一实施例中，其它合适的材料也可以被使用。晶片衬底可以由硅（掺杂的或未掺杂的）制成，在替换的实施例中，晶片衬底可以是绝缘体上硅（SOI）晶片。作为替换，任何其它合适的半导体材料能够被用于晶片衬底，例如诸如砷化镓（GaAs）、磷化铟（InP）的半导体化合物材料，而且诸如砷化铟镓（InGaAs）之类的任何合适的三元半导体化合物材料或四元半导体化合物材料。载体可以包含涂布的结构，例如用硅涂布的金属带，等等。载体可以进一步包含聚合物、层压品、或金属。
依据各种实施例，包含被单片集成到单个载体中（例如到晶片、裸芯片、裸管芯、芯片、以及管芯中的至少一个中）的多个薄膜电池的电池结构（或电子结构）可以被提供。将多个电池集成到载体中可以允许基于薄膜的电池结构高效的制造，其中基于薄膜的电池结构与单个薄膜电池相比可以具有增强的属性。根据多个薄膜电池的布置，例如基于薄膜的电池结构的能量储存容量与普遍使用的薄膜电池相比可以被增强；例如多个薄膜电池中的薄膜电池可以至少部分地被堆叠在彼此之上。进一步地，与薄膜电池对比，首先在电池结构的操作期间并且其次在电池结构的充电期间，包含多个薄膜电池的电池结构在涉及操作的（提供的或施加的）电压和电流时可以是灵活的。进一步地，可以适应将多个薄膜电池中的薄膜电池彼此电连接的金属化或布线。提及这个，电池结构的两个或更多的薄膜电池可以被串联连接（例如到外部可及的接触结构）以改变电池结构的电压特性。进一步地，电池结构的两个或更多的薄膜电池可以被并联连接（例如到外部可及的接触结构）以改变电池结构的电流特性。
图解地，包含多个薄膜电池的电池结构可以在使用中更灵活，例如电池结构可以更快地充电由于多个电池中的每一个薄膜电池的容量可以小并且在电池结构中包含的薄膜电池可以被并联充电。进一步地，包含多个电池的电池结构由于电池结构可以从开始被分割而可以被形成在晶片级上并且可以被容易地封装。进一步地，将多个电池集成到电池结构中可以允许提供被连接到多个薄膜电池的电接触，其中电接触可以被配置成在同时提供不同的电压，例如包含单个薄膜电池单元的材料依赖的单元电压的多样性的单元电压。最后，包含多个电池的电池结构可以被集成电路结构控制（例如作为电池结构被集成到相同的载体中），以使得例如在电池结构的使用期间或例如在电池结构的充电期间可以经由如所期望的集成电路结构适应电池结构的电压特性和/或电流特性。因此，电池结构可以在对于充电的最佳条件下（例如在高电流在特定的充电电压下）被充电并且可以在对于操作电池是最佳的不同的条件下（例如在不同的电压或在不同的最大电流下）操作。
一般地，电池或可再充电电池（例如基于金属氢化物的薄膜电池或基于锂离子的薄膜电池）可以包含至少两个电极、分离器以及电解质。锂离子可以被化学地束缚到负电极以将能量储存在例如可再充电的基于锂离子的薄膜电池中。
在可再充电的电池可以包含固态电解质的情形下，电解质本身可以具有分离器的功能，以使得可以不必需额外的分离器或额外的分离器层。依据各种实施例，可能要求至少两个电流收集器（例如在两个电极处分别地邻接）以实现薄膜电池的电子传导性。用于电池的电流收集器可以包含具有高导电率的电子导体，像例如Cu、TiN、Pt、Al、AlCu、W、Au。
进一步地，在将一个或多个基于锂离子的薄膜电池集成到载体（芯片或晶片）中的情形下，例如在形成薄膜电池的层中包含的锂可以例如经由势垒层或势垒结构与其它电子组件或与载体分离，以阻止锂扩散出电池到电子组件中或到载体中。依据各种实施例，锂势垒可以是例如共形沉积的（例如紧密的或致密的）层或薄膜，所述层或薄膜包含下面组材料中的至少一个材料：氮化钛、氮化钨、氮化钽和氮化硅。依据各种实施例，势垒功能和电流收集功能可以例如通过提供包含例如氮化钛的导电势垒层来组合在单层之内。
依据各种实施例，在该情形下图解地，如果电池结构可以是独立的器件，则如本文中所描述的电子结构可以被认为是电池结构。进一步地，依据各种实施例，电池结构可以是电子结构的一部分或电子器件的一部分。进一步地，如本文中所描述，电子结构或电子器件可以被认为是电子-离子器件，或电池结构可以被认为是电子-离子结构或被认为是电子-离子器件的一部分。提及这个，电池或电池结构可以包含电子结构或离子结构的组合；例如包含被电场驱动的电子的运动（电子传导性）和被电场驱动和/或被化学势驱动的离子的运动（离子传导性）。电子运动可以发生在电池的外部部分（例如电流收集器或所谓的正极和负极）。离子运动可以发生在电池的内在部分（例如阳极、电解质、和/或阴极）。依据术语“电子”，可以使用术语“离子”，其中电池或电池结构可以被称为电子-离子器件。换句话说，如本文中所描述，电子器件也可以被认为是电子-离子器件。
图1A图示了依据各种实施例的电子结构100或电池结构100的示意视图。电子结构100可以包含半导体载体102（例如硅载体、硅晶片或硅芯片）以及与半导体载体102单片集成的（或被单片集成到半导体载体102中的）多个薄膜电池104。
依据各种实施例，多个薄膜电池104中的薄膜电池104a、104b、104c可以以下述方式彼此分离：各自的薄膜电池104a、104b、104c的各自的电解质区或电荷储存区可以与彼此分离。换句话说，各自的薄膜电池的电荷储存离子可以与彼此分离，以使得薄膜电池104a、104b、104c中的每一个电池可以具有特定的电荷储存容量。图解地，薄膜电池结构可以被分离到多个薄膜电池104a、104b、104c中或包含多个薄膜电池104a、104b、104c，其中多个薄膜电池104a、104b、104c可以彼此导电连接，其中电池的电荷储存区与彼此空间地分离。
依据各种实施例，电子结构100可以包含具有集体的电荷储存容量C的（n）多个薄膜电池104a、104b、104c，其中多个薄膜电池104中的每一个薄膜电池可以具有单个电荷储存容量C/n。因此，电子结构100可以包含多个薄膜电池104，例如两个或多于两个、例如十个或多于十个、例如一百个或多个一百个薄膜电池，或甚至一直到一千个薄膜电池，其中多个薄膜电池104中的每一个薄膜电池可以具有相对小的单个电荷储存容量C/n，其被组合到多个更大的集体的电荷储存容量C。由于对于充电单个电池单元的最小充电时间可以受单个电池单元的各自容量的限制，所以这可以允许包含多个薄膜电池104的电池结构100（或电子结构100）更快速的充电。图解地，多个薄膜电池104可以被并联充电以使得包含具有集体的电荷储存容量C的n多个薄膜电池的电池结构100可以比具有相同的电荷储存容量C的单个电池单元快得多地充电。
多个薄膜电池104中的薄膜电池104a、104b、104c可以包含下面类型电池中的至少一个类型：可再充电薄膜电池（次级单元）、固态电解质薄膜电池、可再充电基于锂离子的电池、可再充电基于锂离子的薄膜电池、可再充电基于锂离子的固态电解质电池、可再充电基于锂离子的固态电解质薄膜电池等等，例如硫化锂电池或锂空气电池。进一步地，多个薄膜电池104中的薄膜电池104a、104b、104c可以包含下面类型电池中的至少一个类型：可再充电镍金属氢化物电池、可再充电镍金属氢化物薄膜电池、可再充电基于镍金属氢化物的固态电解质薄膜电池、等等。
如本文中所描述，薄膜电池（例如多个薄膜电池104中的薄膜电池104a、104b、104）可以包含层堆叠（电池层堆叠），所述层堆叠包含有源电池层，例如阴极层、电解质层、阳极层、阳极电流收集器层以及阴极电流收集器层。
依据各种实施例，载体102可以具有第一表面102a，其中薄膜电池104可以被布置在所述第一表面102a上和所述第一表面102a之上中的至少一个。进一步地，多个薄膜电池104中的薄膜电池可以被布置在载体102中和载体102之上中的至少一个。
依据各种实施例，电池（薄膜电池104或薄膜电池104的一部分）可以被布置在载体102的背侧处。从而，可以例如通过硅通孔技术形成电连接以连接薄膜电池104的前侧布线和背侧布线。
如图1A中所图示，多个薄膜电池104中的至少两个薄膜电池104b、104c可以被形成在载体之上，所述薄膜电池104b、104c具有彼此之间的（例如横向或垂直）距离107。换句话说，多个薄膜电池104中的薄膜电池可以与彼此空间地分离。
依据各种实施例，多个薄膜电池104中的每一个薄膜电池可以具有在从大约0.1μAh（微安培小时）到大约100μAh范围内的电荷储存容量。进一步地，电池结构100或电子结构100可以包含一直到1000个薄膜电池104，这可以导致对于电池结构100的集体的电荷储存容量一直到大约100mAh。根据晶片的大小（晶片可以是例如300mm的晶片或可以具有等于或大于大约300mm的直径）以及多个薄膜电池104中的薄膜电池的布置，电池结构或电子结构的电荷储存容量可以大于100mAh，例如一直到大约1Ah，例如一直到大约10Ah，或甚至一直到大约100Ah。
依据各种实施例，多个薄膜电池104中的薄膜电池可以被形成在整个载体102之上，所述薄膜电池具有彼此之间的距离107，例如在从大约几十纳米到大约几微米、几十微米、或到大约几百微米的范围内。换句话说，晶片可以被加工为电池结构100，其中多个薄膜电池104可以被设置在晶片（硅晶片）的整个主加工表面之上。依据各种实施例，加工的晶片可以在薄膜电池104已经被形成之后被切片，以使得在晶片级上被加工的电池结构100可以被分离成在芯片级上的若干电池结构100。
进一步地，薄膜电池104可以在芯片级上被加工，其中晶片在形成多个薄膜电池之前已经被切片。进一步地，多个薄膜电池104中的薄膜电池104可以被形成在容易加工的集成电路102之上。换句话说，载体102可以包含容易加工的集成电路102，例如CMOS集成电路、双极晶体管、IGBT、和/或微机电***（MEMS）、或其它组件或结构，如例如：芯片、存储器芯片、管芯、微处理器、微控制器、存储器结构、电荷储存存储器、随机访问存储器、动态随机访问存储器、逻辑电路、传感器、纳传感器、集成收发机、微机械器件、微电子器件、纳电子器件、电气电路、数字电路、模拟电路、以及任何其它基于半导体技术的电子器件，如例如射频识别（RFID）芯片和芯片卡模块。
依据各种实施例，多个薄膜电池104中的每一个薄膜电池可以包含用于电接触薄膜电池的一个或多个接触或区。依据各种实施例，各自的薄膜电池的电流收集器层可以被用来个别地电接触多个薄膜电池104中的薄膜电池。图解地，每一个薄膜电池104a、104b、104c可以包含至少两个电池接触区（正端子和负端子）。
进一步地，依据各种实施例，多个薄膜电池104中的两个或多于两个的薄膜电池可以被彼此导电地耦合；并且从而可以适应电池结构100的电属性。
如图1B以示意视图所图示，接触结构106可以被设置在多个薄膜电池104之上，其中接触结构106可以被配置成将多个薄膜电池104（例如多个薄膜电池中的至少两个薄膜电池，或多个薄膜电池中的所有薄膜电池）彼此电连接。从而多个薄膜电池104中的至少两个薄膜电池可以被串联或并联导电地耦合。
进一步地，接触结构106可以包含多个电接触或接触焊盘，所述电接触或接触焊盘用于将电子结构100或电池结构100电连接到***器件，例如到要被供应有能量的电子器件或到用于对电子结构100或电池结构100进行充电的充电器件。
依据各种实施例，接触结构106可以包含布线结构，例如一个或多个金属线、例如一个或多个通孔、例如一个或多个着陆（landing）焊盘，所述布线结构将多个薄膜电池104中的薄膜电池彼此电连接和/或与多个电接触或接触焊盘电连接。布线结构可以被嵌入到电介质材料中或到电介质层中。进一步地，电子结构100或电池结构100可以包含形成接触结构106的多个接触结构层。
依据各种实施例，电子结构100或电池结构100可以包含将多个薄膜电池104中的薄膜电池彼此电连接和/或与多个电接触或接触焊盘电连接的金属化层106或金属化结构106。换句话说，接触结构106可以包含或可以是金属化结构，例如单级金属化或多级金属化。
如例如在图1C中所图示，接触结构106可以被配置成将薄膜电池104a、104b的各自端子114a、114b、116a、116b电连接到接触结构106的各自接触焊盘108a、108b、108c。图解地，接触结构106的接触焊盘108a、108b、108c可以被配置并且可以用来访问多个薄膜电池104中的薄膜电池104a、104b。依据各种实施例，接触结构106可以包含两个或多于两个的接触焊盘，例如三个接触焊盘或多于三个的接触焊盘。依据各种实施例，被包含在接触结构106中的接触焊盘的数量可以在从大约2（例如在多个薄膜电池中的所有薄膜电池被彼此连接的情形下）到大约2000（例如在多个薄膜电池中的每一个薄膜电池不得不个别寻址的情形下）的范围内，这取决于用于电连接多个薄膜电池104中的薄膜电池的所期望的布线设计。
如图1D和1E中所示，接触结构106可以被配置成将多个薄膜电池104中的至少两个薄膜电池104a、104b串联或并联电连接到接触结构106中的至少两个（例如两个或三个）接触焊盘108a、108b、108c。在没有失去一般性的情况下，薄膜电池104a、104b的第一端子114a、114b可以是正端子，并且第二端子116a、116b可以是负端子。依据各种实施例，接触结构106的布线110可以被嵌入到电介质材料112中，如已经描述的。
如图1D中所示意图示，第一薄膜电池104a的第一端子114a可以被导电连接到接触结构106的第一接触焊盘108a。进一步地，第二薄膜电池104b的第二端子116b可以被导电连接到接触结构106的第三接触焊盘108c。进一步地，第一薄膜电池104a的第二端子116a和第二薄膜电池104b的第一端子114b可以被导电连接到彼此；并且可选地被导电连接到接触结构106的第二接触焊盘108b。
提及这个，第一薄膜电池104a和第二薄膜电池104b可以被串联电连接到接触结构106的接触焊盘108。进一步地，接触结构106可以被配置为使得在第一接触焊盘108a和第二接触焊盘108b之间可以提供第一电压（例如由第一薄膜电池104a提供的单元电压），并且在第一接触焊盘108a和第三接触焊盘108c之间可以提供第二电压（例如由第一薄膜电池104a和第二薄膜电池104b提供的单元电压（薄膜电池104a、104b的总计电压））。
图解地，由于电池结构100可以包含多个薄膜电池104，所以可以以如本文中图示的方式或以相似的方式（其可以允许如所期望地配置电池结构100）适应在接触结构106的接触焊盘处所提供的电压。进一步地，多个接触焊盘108的接触的不同集合可以被用于电池结构100的不同应用，例如多个接触焊盘108的接触的第一集合可以被用于操作电池结构100，并且多个接触焊盘108的接触的第二集合可以被用于电池结构100进行充电（例如电池结构100的薄膜电池可以并联被充电并且可以串联***作）。
进一步地，如图1E中所示意图示，第一薄膜电池104a和第二薄膜电池104b可以并联被电连接到第四接触焊盘108d和第五接触焊盘108e。因此，依据各种实施例，第一薄膜电池104a的第一端子114a和第二薄膜电池104b的第一端子114b可以被导电连接到彼此并且被导电连接到接触结构106的第四接触焊盘108d。进一步地，第一薄膜电池104a的第二端子116a和第二薄膜电池104b的第二端子116b可以被导电连接到彼此并且被导电连接到接触结构106的第五接触焊盘108e。
依据各种实施例，由于薄膜电池104a、104b的并联连接，薄膜电池104a、104b可以以相同的速率充电或放电，使得薄膜电池104a、104b的充电电平可以相等。进一步地，可以提供额外的在薄膜电池104a、104b之间的电连接以及额外的接触结构106的接触焊盘，例如以允许电池平衡和/或电池再分布。例如在薄膜电池104可以是基于锂离子的电池的情形下，这可以增加电池结构100的效率和/或使用寿命，。多个薄膜电池104中的薄膜电池的平衡可以被配置为有源或无源。
依据各种实施例，如也在下面所描述，电池结构100可以包含电池管理***（BMS），其可以允许薄膜电池104的有源平衡、温度监测、等等。电池管理***可以被包含在集成电路结构118中，如在下面所描述，参考例如图1F。将电池管理***或任何其它控制***集成到包含多个薄膜电池104的电池结构100或电子结构100中可以使得能够进行多种功能，如例如：电池结构100的最佳充电、电池结构100的增强的使用寿命、电池结构100的更大的有效容量、错误管理（例如在多个薄膜电池中的薄膜电池可能损坏的情形下，损坏的电池可以被从电池结构100排除而没有显著的容量损失）、用来监测电池结构100的运行的温度控制、对特定要求的电压适应（例如由电池结构100提供的电压的实时改变）、对特定要求的电流（最大电流）适应（例如由电池结构100支持的电流的实时改变）、等等。这样的控制***可以被包含在集成电路结构118中，所述集成电路结构118被布置在载体102之上，例如在与多个薄膜电池104相同的载体102的侧102a上。
图1F图示了依据各种实施例的包含集成电路结构118的电子结构100或电池结构100以及接触结构106的示意视图。集成电路结构118可以经由接触结构106（经由布线110）被导电连接到多个薄膜电池并且被导电连接到多个接触焊盘108。依据各种实施例，集成电路结构118可以被配置成实现和/或管理多个薄膜电池104中的薄膜电池在它们自身当中的电互连，和/或在多个薄膜电池104中的薄膜电池和接触结构106的多个接触焊盘108的接触焊盘之间的电互连。
依据各种实施例，在控制电池结构100或电子结构100的电气电路***的情况下，集成电路结构118可以包含下面组件中的至少一个：一个或多个开关、一个或多个晶体管、一个或多个桥接结构、控制单元、逻辑芯片、等等。
进一步地，集成电路结构118可以被配置成将多个薄膜电池104中的薄膜电池彼此选择性地耦合和/或配置成将多个薄膜电池104中的薄膜电池彼此选择性地去耦合。集成电路结构118可以通过控制开关结构和/或桥接结构去耦合或耦合多个薄膜电池104中的薄膜电池。换句话说，该耦合和去耦合可以指的是导电连接。依据各种实施例，集成电路结构118可以被配置成控制一个或多个开关或晶体管以将多个薄膜电池104中的薄膜电池彼此选择性地耦合和/或以将多个薄膜电池104中的薄膜电池彼此选择性地去耦合；和/或以将多个薄膜电池104中的薄膜电池选择性地耦合到多个接触108的各自的接触和/或将多个薄膜电池104中的薄膜电池从多个接触108的各自的接触选择性地去耦合。提及这个，薄膜电池的耦合可以包含在薄膜电池之间（例如在薄膜电池的一个或多个电流收集器层之间）的导电连接。
依据各种实施例，集成电路结构118可以被配置成控制被彼此并联电耦合的多个薄膜电池104中的薄膜电池的数量，从而控制电池结构100的电流特性。进一步地，依据各种实施例，集成电路结构118可以被配置成控制被彼此串联电耦合的多个薄膜电池104中的薄膜电池的数量，从而控制电池结构100的电压特性。
进一步地，依据各种实施例，薄膜电池104a、104b可以自身包含多于一个的电池层堆叠，例如多个电池层堆叠。因此，如果多个薄膜电池104中的每一个薄膜电池可以包含多个（m个）电池层堆叠（每一个电池层堆叠提供电池单元），则电池结构100或电子结构100可以包含m乘以n个薄膜电池单元或薄膜电池。进一步地，依据各种实施例，以上提到的m乘以n个电池单元可以在载体102之上例如作为电池单元布置堆叠被加工k次，以使得电池结构100或电子结构100可以包含m乘以n乘以k个单个电池单元（参看图7A到7D以及图8A和8B）。这可以允许大量的薄膜电池在单个晶片上的致密布置的制造。
如本文中所描述，可以提供电子结构100和电池结构100，所述电子结构100和电池结构100可以例如在使用中是灵活的和/或可以具有例如增加的使用寿命（与普遍使用的薄膜电池相比）和/或与普遍使用的具有相同或类似电荷储存容量的薄膜电池相比具有用来得到完全地充电的降低的充电时间。
图2A和图2B分别示出本文中已经描述的（例如薄膜电池104a、104b、104c的）电池层堆叠204的详细视图。层堆叠204可以包含至少：第一电流收集器层204b、第一电极层204c、电解质层204d、第二电极层204e、以及第二电流收集器层204f，以提供薄膜电池104a、104b、104c。
多个薄膜电池104中的薄膜电池104a、104b、104c（在下面也被称为电池104）也可以包含至少：第一电流收集器区204b、第一电极区204c、电解质区204d、第二电极区204e、以及第二电流收集器区204f，其中区的特定设计可以适于电池204所期望的属性，例如以提供高的每体积容量。
第一电极层204c可以是阳极层或可以起薄膜电池104的阳极的作用，并且因此第一电流收集器层204b可以是阳极电流收集器层204b。提及这个，第二电极层104e可以是阴极层或可以起电池104的阴极的作用，并且因此第二电流收集器层204f可以是阴极电流收集器层204b。
可替换地，第一电极层204c可以是阴极层或可以起电池104的阴极的作用，并且因此第一电流收集器层204b可以是阴极电流收集器层204b。提及这个，第二电极层204e可以是阳极层或可以起电池104的阳极的作用，并且因此第二电流收集器层204f可以是阳极电流收集器层204b。
电流收集器层或电流收集器区（例如阳极电流收集器层和阴极电流收集器层）可以包含下面组材料中的至少一个材料或可以由下面组材料中的至少一个材料组成，所述组包含：导电材料、金属、金属氮化物、过渡金属、过渡金属氮化物、铂、铜、铝、铝纳米棒、金、氮化钛、氮化钒、氮化钼、氮化钽。至少一个电流收集器层可以用作扩散势垒（例如至少一个电流收集器层可以是氮化钛扩散势垒），其中电流收集器层可以阻止或至少减少从固态电解质电池104到集成电路结构118中或到载体102中的原子、离子、或材料（例如锂和/或锂离子）的扩散。至少一个电流收集器层可以用作扩散势垒（例如至少一个电流收集器层可以是氮化钛扩散势垒），其中电流收集器层可以阻止或至少减少从集成电路结构118或载体102到固态电解质电池104中的原子、离子、或材料（例如锂和/或锂离子）的扩散。
阳极层或阳极区可以包含下面组材料中的至少一个材料或可以由下面组材料中的至少一个材料组成，所述组包含：硅、多晶硅、非晶硅、碳、非晶碳、石墨、Li4Ti5O12（LTO）、CuN3、氧化钛（TiO2），或任何其它合适的阳极材料，如例如钛、金属硅化物（例如硅化钙、硅化镁、硅化钼）、Li15Si4、含锂合金（例如Li22M5/M（M=Ge、Sn、Pb、Si））、Li4.4Si、Li4.4Ge、氧化锡基玻璃（例如SnO-B2O3-P2O5-Al2O3）、SnS-P2S5、Li2S-P2S5、含硅过渡金属氮化物（例如SiMxNy（M=Co、Ni、Cu））、由TiO2涂布的Ni、Sn、Ge、Al、Pb、In、ZnO。阳极本文中可以例如被定义为在电池104充电期间的负电极。依据各种实施例，阳极可以包含阳极材料（如之前所描述）的混合物或带有用来提供作为阳极材料的微复合材料的另一额外材料的阳极材料的混合物。
阴极可以包含下面组材料中的至少一个材料或可以由下面组材料中的至少一个材料组成，所述组包含：锂、钴、镍、铝、氧、铁、磷、硫、锰、钒、锰尖晶石、锂镍锰钴、磷酸铁锂（掺杂的或未掺杂的），过渡金属氧化物（例如MnO2、Fe3O4、Co3O4、TiO2、NiO）、橄榄石（例如LiCoPO4）、LiCoO2、LiNiO2、LiNixMnyO2、LiNi1-xCoxO2、LiNi0.85Co0.1Al0.05O2、LiNi0.33Co0.33Mn0.33O2、LiMn2O4(尖晶石结构)、Li3/4Ti5/3O4、V2O5、非晶V2O5、LiMn2O4、Li2S、S、和LiFePO4、或任何其它合适的阴极材料，例如包含镍或不锈钢。阳极本文中可以例如被定义为在电池104充电期间的正电极。
电解质层或电解质区（例如固态电解质层或区）可以包含下面组材料中的至少一个材料或可以由下面组材料中的至少一个材料组成，所述组包含：锂、磷、镧、钛、氮氧化锂磷、氧化锂镧钛（LLTO）、聚合物、聚氧乙烯、LiPO1-xN1-y、硫化锂离子导体（LISICON）材料（锂超离子导体，例如LixGeyPzS4）、LixM1-yM'yS4（M=Si或Ge，并且M'=P、Al、Zn、Ga、或Sb）、LixAlyTiz（PO4）或任何其它合适的电解质，例如钠超离子导体（NASICON）、NASICON类型材料（例如Na1+x+4yM2-ySixP3-xO12，0≤x≤3,0≤y≤1,（M=Ti、Hf、或Zr））、Li2S-P2S5、Li2S-P2S5-SiS2、Li2S-SiS2、或氧硫化物玻璃（例如[[Li2S]0.6[SiS2]0.4]1-x[LixMOy]x（M =Si、P、Ge、B、Al、Ga、In））。固态电解质可以被认为是可以输送电荷（由于材料中离子的运动，例如穿过沟道、空洞、或在其晶体结构中空的晶体学位置）的材料。
电流收集器层（例如第一电流收集器层204b和/或第二电流收集器层204f）可以具有在从大约5nm到大约100nm的范围内（例如在从大约10nm到大约50nm的范围内）的厚度。依据各种实施例，电流收集器层的层厚度可以取决于用作电流收集器层的各自的层的特定导电率。依据各种实施例，例如为了支持大电流流动，电流收集器层可以具有一直到几微米的厚度，例如在从大约1μm到大约10μm的范围内的厚度。
阳极层可以具有例如在从大约5nm到大约100nm的范围内的厚度，例如大于100nm，例如从大约10nm到大约50nm，例如小于10nm，例如大于50nm。依据各种实施例，例如为了实现大能量密度，阳极层可以具有一直到几十微米的厚度，例如在从大约1μm到大约50μm的范围内的厚度。
依据各种实施例，阴极层可以具有例如在从大约5nm到大约100nm的范围内的厚度，例如大于100nm，例如从大约10nm到大约50nm，例如小于10nm，例如大于50nm。依据各种实施例，例如为了实现大能量密度，阴极层可以具有一直到几十微米的厚度，例如在从大约1μm到大约50μm的范围内的厚度。
电解质层204d可以具有例如在从大约5nm到大约100nm的范围内的厚度，例如大于100nm，例如从大约10nm到大约50nm，例如小于10nm，例如大于50nm。
阳极层可以具有大约30nm的厚度，阴极层可以具有大约30nm的厚度，并且电解质层可以具有大约30nm的厚度。
阳极层的厚度和对应阴极层的厚度可以依据形成阳极层和对应阴极层的各自的材料的电荷储存属性而选择。
电解质层204d的厚度可以足够大，例如大于5nm，以起电解质层的作用，例如以传导锂离子，或例如对于锂离子是透明的（其中电解质层可以不允许有区别的电子输送）。电解质层204d可以使用原子层沉积来沉积，例如原子层化学气相沉积，从而导致平滑的、紧密的、并且致密的层。
在层堆叠204（或电池104）已经被形成之后，退火工艺，例如热处理，可以被执行，例如以引入再结晶过程或其它改进，如例如机械稳定性。
在电池104中的阳极层的层厚度可能由于物理或化学原因而受限制，例如，如果硅层可能太厚（例如厚于50nm或厚于100nm），则例如作为阳极的硅层当储存锂离子时可能退化。电池104的电荷储存容量可能随电荷储存阳极层的增加的体积（例如提供阳极的材料的体积）而增加。依据各种实施例，薄膜电池104可以被形成在凹槽结构或腔体结构之上和之中，例如共形覆盖凹槽结构或腔体结构的内表面，使得阳极层的表面积可以依据凹槽结构或腔体结构的形状和大小而改变。因此当电荷储存阳极层的层厚度可以具有所期望的厚度时，可以适应（例如增加）单个电池单元104的电荷储存容量。
如图2B中所示，电池层堆叠204可以进一步包含第一电介质层204a，所述第一电介质层204a包含电绝缘材料，例如电绝缘氧化物，例如氧化硅。第一电介质层204a可以将电池104（电池层堆叠204）与载体102、与集成电路结构118、和/或部分与接触结构106电分离。层堆叠204可以进一步包含在第二电流收集器层204f顶上的保护层220，例如以保护薄膜电池104以及相应地电池层堆叠204。
依据各种实施例，电池层堆叠可以适于特定需要，例如电池层堆叠可以被形成为包含多个电池层堆叠204的多级堆叠。
图3A图示了依据各种实施例的用于制造电子结构100或电池结构100的方法300的流程图，所述方法包含：在310中，提供半导体载体102；并且，在320中，形成与半导体载体102单片集成的多个薄膜电池104。
形成多个薄膜电池104可以包含形成多个电池层堆叠204，其中电池层堆叠中的每一个可以包含至少一个阴极层、至少一个阳极层、以及被布置在至少一个阴极层和至少一个阳极层之间的至少一个电解质层。形成多个薄膜电池104可以包含形成多于一个的层堆叠204，所述多于一个的层堆叠204分别包含功能层204b、204c、204d、204e、204f，如已经描述的，并且可选地包含额外的层220、204a，如已经描述的。
形成多个薄膜电池104可以进一步包含形成邻接至少一个阴极层的至少一个阴极电流收集器层，并且形成邻接至少一个阳极层的至少一个阳极电流收集器层。
依据各种实施例，形成多个电池104可以包含形成多个基于锂离子的薄膜电池。
依据各种实施例，制造电子结构100或电池结构100的方法300可以进一步包含：提供集成电路结构118，其中提供集成电路结构118可以包含提供下面组电子组件中的至少一个电子组件，所述组包含：集成电路、控制电路、电池管理电路、微处理器、逻辑电路、等等。
进一步地，提供半导体载体102的工艺310可以包含例如提供在载体102之中和之上中的至少一个的电子电路。换句话说，提供半导体载体102可以包含创建（或形成）电子电路，其中所述电子电路可以包含下面基本的半导体技术中的至少一个：MOS技术（金属氧化物半导体技术）、nMOS技术（n沟道MOS技术）、pMOS技术（p沟道MOS技术）、CMOS技术（互补金属氧化物半导体技术）。
进一步地，提供半导体载体102的工艺310可以包含下面中的至少一个：一个或多个成层工艺、一个或多个图案化工艺、一个或多个掺杂工艺、一个或多个热处理、一个或多个清洁工艺、一个或多个抛光工艺、以及任何其它期望的（或必须的）半导体工艺，例如形成金属化结构（例如一个或多个金属化工艺）。
提供半导体载体102的工艺310可以包含形成或至少部分形成下面中的至少一个：芯片、存储器芯片、管芯、微处理器、微控制器、存储器结构、电荷储存存储器、随机访问存储器、动态随机访问存储器、逻辑电路、传感器、纳传感器、集成收发机、微机械器件、微电子器件、纳电子器件、电气电路、数字电路、模拟电路、以及任何其它基于半导体技术的电子器件，例如发光二极管（LED）、有机发光二极管（OLED）、或其它光学器件。
图解地，载体102可以包含以任何半导体技术容易加工的电子电路。提及这个，形成例如可以例如被包含在工艺310中的电子电路可以包含形成下面组电子组件中的至少一个电子组件：电阻器、电容器、电感器、晶体管（例如，场效应晶体管（FET）（例如金属氧化物半导体场效应晶体管（MOSFET），鳍式场效应晶体管（FinFET），或浮栅晶体管））、测试结构、以及任何其它基于半导体技术的电子组件。
形成多个薄膜电池104的工艺320可以进一步地包含下面中的至少一个：成层工艺、使用至少一个成层工艺形成掩模材料层、形成硬掩模、形成软掩模、图案化工艺、光刻工艺、刻蚀工艺、以及其它半导体工艺，例如使得电池结构100或电子结构100可以如本文中所描述的被形成。
依据各种实施例，多个薄膜电池104中的（固态电解质）薄膜电池可以通过施加多个共形沉积工艺来形成，例如使用多个低压化学气相沉积工艺和/或多个原子层沉积工艺。
工艺320可以包含形成下面类型电池中的至少一个：固态电解质电池（其意指固态电池，其中电极经由固态材料被提供，并且电解质也是固态材料）、基于锂离子的电池、固态基于锂离子的电池、薄膜电池、基于锂离子的薄膜电池、或任何其它类型合适的固态电解质电池，例如包含固态电解质层的基于金属氢化物的薄膜电池。以工艺320形成的多个薄膜电池104中的薄膜电池可以包含次级电池；换句话说，固态电解质电池104可以是可再充电电池。
进一步地，多个薄膜电池104中的至少部分可以例如通过执行必须的成层工艺在同时被形成。从而，形成电池104的电池层堆叠204中的电池层可以在整个晶片之上或在晶片的大面积之上首先被形成，其中多个薄膜电池104可以通过图案化初始形成的电池层堆叠204而形成。
形成电池层堆叠204可以包含形成基于锂离子的薄膜电池层堆叠，例如可再充电的基于锂离子的薄膜电池层堆叠。用于制造电池结构100或电子结构100的方法可以进一步包含提供（或形成）电连接固态电解质电池104的金属化结构（或金属化层）。
如以上所描述，使用方法300可以允许经由半导体技术制造单片集成的可再充电的电池结构100（包含多个薄膜电池的可再充电的电池结构100）。方法300可以被集成到任何半导体技术中。一般地，方法300可以组合如在形成可再充电的电池和形成半导体结构两者中所使用的技术和材料，这可以导致容易的和/或成本高效的制造工艺。
形成一个或多个固态电解质电池104可以包含形成电池层堆叠204，其中电池层堆叠204可以包含下面层中的至少一层：阴极层、阳极层、电解质层（例如包含固态电解质）、阴极电流收集器层、阳极电流收集器层、以及绝缘层（例如将电池层堆叠204与载体102和/或与接触结构106和/或与集成电路结构118电分离）。
一个或多个（固态电解质）薄膜电池104可以通过使用共形沉积工艺而形成，例如使用低压化学气相沉积工艺和原子层沉积工艺中的至少一个。一个或多个（固态电解质）薄膜电池104可以通过施加多个共形沉积工艺而形成，例如使用多个低压化学气相沉积工艺和/或多个原子层沉积工艺。
依据各种实施例，方法300可以进一步包含以工艺330（如图3B中所示）形成将多个薄膜电池104彼此电连接的接触结构106；其中多个薄膜电池104中的至少两个薄膜电池可以被串联或并联电耦合。
一般地，多个薄膜电池可以被集成到单个半导体载体中，例如到硅芯片中或到硅晶片中。从而，多个薄膜电池104的布线可以由形成在相同晶片之上的或与多个薄膜电池104通信的集成电路结构118控制。
下面描述电子结构100和/或电池结构100的各种修改和/或配置，以及关于多个薄膜电池104、接触结构106、和集成电路结构118的细节，其中关于图1A到1F、图2A和2B、以及图3A和3B所描述的特征和/或功能可能被类似地包含。进一步地，在下面描述的特征和/或功能可能被包含在电子结构100中或在电池结构100中或可能与电子结构100和/或与电池结构100相组合，如之前关于图1A到1F、图2A和2B、以及图3A和3B所描述。
一般地，对于不同的应用，可能要求带有不同输出电压、输出电流和/或电荷容量的可再充电电池，其中普遍使用的被集成在芯片上的可再充电电池一般只能够递送一个固定的特定输出电压值、输出电流值和/或电荷容量值。进一步地，具有大电荷容量的单个单元薄膜电池的充电可能是非常耗时的（例如可能要几小时）。
依据各种实施例，本文中描述的电池结构100和/或电子结构100可以以半导体技术形成。多个电池层堆叠204可以被沉积为二维薄片或在三维结构之内，即在沟槽之内。该层堆叠中的每一个可以例如通过常规的中线（mid-of-line）工艺被分离地接触。单个电池层堆叠可以通过一个布线层或通过多个布线层来连接。布线106的设计针对电池结构100或电子结构100两者的使用以及其充电过程可以允许客户对电流、电压和容量的特定选择。电子结构100和/或电池结构100可以包含在芯片上或在晶片上的多个二维电池和/或多个三维电池。
依据各种实施例，多个薄膜电池104中的每一个单个电池层堆叠204可以被分离地电接触，这可以使客户能够例如在没有改变下层电池布置的情况下进行对电子结构100的或电池结构100（电池芯片100）的I（电流）、U（电压）和C（容量）的特定选择。进一步地，多个薄膜电池104中的电池层堆叠204的充电过程可以使用布线106（接触结构106）来优化。如果所有的电池或电池中的至少一些可以被并联充电，则其可以变得更少耗时。
依据各种实施例，本文中描述的电池结构100和/或电子结构100可以允许用中线工艺形成在芯片上或晶片上的多个薄膜电池中的单个薄膜电池的独立的接触和布线。因此，串联的或并联的电路设计可以在接触结构106（金属化层结构）中被实现。
图4A到图4H以示意视图分别示出了依据各种实施例的在电子结构100的制造期间或在电池结构100的制造期间的载体102。
图4A示出了在初始加工阶段的载体102，载体102可以具有主加工表面102a。载体可以如已经描述的被配置，例如载体可以是硅晶片、硅裸芯片、裸管芯，或载体可以包含容易加工的集成电路。依据各种实施例，在载体102可以包含容易加工的集成电路的情形下，载体102可以包含载体接触以提供到多个薄膜电池104的接口。依据各种实施例，包含在载体102中的材料（例如Al/Cu或Co）可能在温度上限制随后执行的工艺，例如限制到小于大约400℃的温度。相比之下，如果例如钨可以被用来实现载体中的电连接，则随后执行的工艺可以在高于大约400℃的温度下被执行。
如图4B中所示，一个或多个凹槽402（沟槽或腔体）可以被形成在载体102中和载体102之上中的至少一个。可替换地，多个结构元件可以被形成在载体102a中和载体102a之上中的至少一个，所述载体102a提供凹槽结构402。依据各种实施例，一个或多个凹槽402的深度409可能由于刻蚀工艺或由于晶片厚度而被限制，。依据各种实施例，一个或多个凹槽402的宽度411可以在从大约几十纳米到大约几百微米或甚至更大的范围内。一个或多个凹槽402的宽度411可以在从大约50nm到大约200nm的范围内。一个或多个凹槽402的深度409可以在从大约100nm到大约2000nm的范围内。依据各种实施例，一个或多个凹槽402可以具有一直到20的深宽比，或甚至更大，例如一直到50。
依据各种实施例，一个或多个凹槽402可以通过利用刻蚀工艺被形成。换句话说，一个或多个凹槽402可以通过图案化载体102的表面区被形成。进一步地，载体102可以包含表面区，其中表面区可以包含氧化物，例如氧化硅。在这个情形下，一个或多个凹槽402可以通过使用氧化物刻蚀工艺被形成。
随后地，如图4C中所示，第一电池层堆叠404a可以被形成在载体102之上、在载体102的主加工表面102a之上和/或在一个或多个凹槽402之上。从而，第一电池层堆叠404a可以例如使用ALD和/或LPCVD工艺来共形沉积在载体102之上。
第一电池层堆叠404a可以如关于之前描述的电池层堆叠204（例如参考图2A和2B）所描述的被配置。依据各种实施例，固态电解质层可以包含LiPON和/或另一固态电解质材料，如已经描述的。固态电解质层可以具有大约几个10nm的厚度，或如已经描述的厚度。进一步地，邻接固态电解质层的阳极层可以包含硅（例如非晶硅），和/或另一阳极材料，例如可选的碳层（例如包含热解碳），如已经描述的。阳极层可以具有在从大约30nm到大约50nm范围内的厚度，或如已经描述的厚度。进一步地，邻接固态电解质层的阴极层可以包含LiCoO2和/或另一阴极材料，如已经描述的。阴极层可以具有大约几个10nm的厚度，或如已经描述的厚度。邻接阳极层的阳极电流收集器层可以包含TiN（例如同时起电流收集器和扩散势垒层的作用），和/或另一电流收集器材料，如已经描述的。阳极电流收集器层可以具有大约20nm的厚度，或如已经描述的厚度。邻接阴极层的阴极电流收集器层可以包含TiN（例如同时起电流收集器和扩散势垒层的作用），和/或另一电流收集器材料，例如铂，如已经描述的。阴极电流收集器层可以具有大约几个10nm的厚度，或如已经描述的厚度。
可选地，如例如在图4D中所示意图示，一个额外电池层堆叠404b（或多于一个的额外电池层堆叠404b）可以被形成在第一电池层堆叠404a之上。形成在第一电池层堆叠404a之上的一个或多个额外电池层堆叠404b可以具有与之前对于第一电池层堆叠404a所描述的相同的属性和相同的特征。图解地，第一电池层堆叠404a可以被m次形成在载体102之上。从而，如已经描述的，m个电池层堆叠404a、404b可以形成一个薄膜电池104a、104b、104c，或电池层堆叠404a、404b可以提供多个薄膜电池104。
进一步地，一个或多个电池层堆叠404a、404b可以用电介质材料（例如用氧化硅）覆盖，使得例如剩余的凹槽可以用电介质材料填满。依据各种实施例，一个或多个电池层堆叠404a、404b可以用半导电或导电材料（例如用硅、掺杂的硅、等等）覆盖，使得例如剩余的凹槽可以用半导电或导电材料填满。
如图4E中所示意图示，化学机械抛光（CMP）工艺可以被执行，从而暴露紧挨一个或多个凹槽402的载体的表面102a。换句话说，CMP工艺可以被执行向下到载体102。
随后地，如图4F中所示意图示，刻蚀工艺（例如湿法刻蚀）可以被执行，从而将固态电解质层和/或阴极层从一个或多个电池层堆叠404a、404b部分地去除。从而，一个或多个凹槽432、434可以在电池层堆叠404a、404b中被形成。这可以允许一个或多个电池层堆叠404a、404b的更容易的和/或更精确的电接触。
随后地，如图4G中所示意图示，一个或多个电池层堆叠404a、404b和至少部分载体102可以用电介质材料（例如用氧化硅）覆盖，使得例如在电池层堆叠404a、404b中的凹槽432、434可以用电介质材料填满。在一个或多个电池层堆叠404a、404b之上并且至少部分在载体102之上形成的电介质材料112可以提供接触结构106（金属化106）的一部分，例如用于接触结构106的成型材料。
随后地，如图4H中所示意图示，布线110或布线结构（完整的接触结构106）可以例如通过图案化电介质层112并且形成金属化106（接触结构106）的金属线、通孔和/或接触焊盘108a、108b、108c来形成，如已经描述的。
依据各种实施例，电池层堆叠404a、404b可以串联连接，使得在接触结构106的接触焊盘108a、108b、108c处可以提供不同的电压，如已经描述的。
在下面图5A到5G中图示了用于电接触一个或多个电池层堆叠404a、404b的替换，从如图4D中所图示的加工的载体102开始，其在图5A再次被示出。
如图5B中所示意图示，为了图案化电池层堆叠404a、404b，第一图案化的硬掩模440可以被形成在电池层堆叠404a、404b之上，所述电池层堆叠404a、404b被形成在凹槽402之内或之上。第一图案化的硬掩模440可以通过沉积硬掩模材料层并且使用例如光刻图案化工艺（例如施加抗蚀剂，图案化抗蚀剂，并且部分去除硬掩模层）来图案化硬掩模材料层而被形成。
随后地，如图5C中所示意图示，通过第一图案化的硬掩模440来定义，第二电池层堆叠404b可以例如使用刻蚀工艺（例如反应离子刻蚀、干法刻蚀、或其组合）来部分去除。进一步地，硬掩模以及在第一图案化的硬掩模440上方的剩余的抗蚀剂442可以被去除，例如使用选择刻蚀工艺。依据各种实施例，在第二电池层堆叠404b已经被部分去除之后，电流收集器层114b可以被暴露。暴露的电流收集器层114b可以用作第一电池层堆叠404a的第二端子并且用作第二电池层堆叠404b的第一端子，与参考图1A到1F已经描述的类似。
随后地，如图5D中所示意图示，第二图案化的硬掩模450可以被形成在部分去除的第二电池层堆叠404b之上，以图案化第一电池层堆叠404a。第二图案化的硬掩模450可以通过沉积硬掩模材料层（例如，氮化硅）并且使用例如光刻图案化工艺（例如施加抗蚀剂，图案化抗蚀剂，并且使用刻蚀工艺部分去除硬掩模层）来图案化硬掩模材料层而被形成。
随后地，如图5E中所示意图示，通过第二图案化的硬掩模450来定义，第一电池层堆叠404a可以例如使用刻蚀工艺（例如反应离子刻蚀、干法刻蚀、或其组合）来部分去除，。进一步地，第二图案化的硬掩模450以及在第二图案化的硬掩模450上方的剩余的抗蚀剂442可以例如使用选择性刻蚀工艺来去除。依据各种实施例，在第一电池层堆叠404a已经被部分去除之后，电流收集器层114a可以被暴露。暴露的电流收集器层114a可以用作第一电池层堆叠404a的第一端子，如已经描述的。
图解地，第一电池层堆叠404a的图案化和第二电池层堆叠404b的图案化可以以这样的方式被执行使得电池层堆叠404a、404b的各自端子114a、114b、116a、116b可以被暴露。提及这个，电池层堆叠404a、404b的暴露的电流收集器层可以用作用于薄膜电池的端子，与关于图1A到1F已经描述的类似。从而，由于第一电池层堆叠404a的一个电流收集器可以被电连接（由于直接接触）到第二电池层堆叠404b的一个电流收集器，端子114b、116a可以被彼此电连接，这意指电池层堆叠404a、404b可以被彼此串联连接（参看图1D）。
可选地，如图5F中所示意图示，被填充在电池层堆叠404a、404b的剩余凹槽中的材料430可以被部分去除以暴露第二电池层堆叠404b的第二电流收集器层116b（第二端子）。这可以例如是必须的，如果材料430可以是电绝缘或半导电的。
随后地，如图5G中所示意图示，布线110或布线结构（接触结构106）可以例如通过以下步骤来形成：图案化先前沉积的电介质层112并且形成金属化106（接触结构106）的金属线、通孔和/或接触焊盘108a、108b、108c，如已经描述的。
依据各种实施例，电池层堆叠404a、404b可以串联连接，以使得在接触结构106的接触焊盘108a、108b、108c处可以提供不同的电压，如已经描述的。
依据各种实施例，部分暴露电池层堆叠404a、404b的电流收集器层可以简化电池层堆叠404a、404b的接触，例如可以增加着陆面积。
与前面描述类似，相同的原理（例如在使用相似工艺的相似设计中）可以适于形成一个或多个平面的（二维的）电池层堆叠404a、404b，如图6A和图6B中所示。
如图6A中所图示，依据各种实施例，平面的电池层堆叠404a、404b可以串联连接，如已经描述的。进一步地，如图6B中所图示，依据各种实施例，平面的电池层堆叠404a、404b可以紧挨彼此被横向布置，其中平面的电池层堆叠404a、404b可以被个别连接到接触结构106的接触108，如已经描述的。
一般地，晶片成本可以是用来创建芯片上电池的总成本的重要部分。因此，晶片上的空间应该被高效地使用。依据各种实施例，形成在晶片之上的薄膜电池的电容可以被增强，多于一个的单个电池层可以被形成在晶片之上。例如将许多单个电池芯片一个堆叠在另一个之上可以导致更高的容量，然而这种布置的功率密度可能是受限制的，因为晶片可能只被抛光到大约100μm的值以在封装中的处置工艺期间确保其机械稳定性。
依据各种实施例，电池结构100或电子结构100可以包含在不同级别中被堆叠在彼此之上的多个薄膜电池104。图解地，第一薄膜电池布置可以被形成在载体102之上，其中，之后，隔离材料可以被沉积在第一薄膜电池布置之上，并且其中通过隔离材料与第一薄膜电池布置分离的第二薄膜电池布置可以被形成在第一薄膜电池布置之上。薄膜电池布置可以包含多个薄膜电池，如之前所描述，例如三维或二维电池，其带有批量层或作为单层结构。
下面，可以提供电池结构100和/或电子结构100，其中每单位储存能量的晶片成本可以被优化，例如通过堆叠的薄膜电池布置的数量可以减小每单位储存能量的晶片成本。包含堆叠的薄膜电池布置的电池结构100的功率密度可以通过一个在另一个之上形成的薄膜电池布置的数量而基本上线性增加。
进一步地， 每储存电容量的芯片成本可以被减小，由于晶片到芯片的分离（锯，或切片）成本可以只遭受一次。进一步地，CMOS逻辑或MEMS结构可以被集成在相同的晶片上，例如由于电池结构可以以半导体技术被加工。
如图7A和图7B中所示意图示，从图4H中所示的电池结构100开始，第二成型材料702（例如第二电介质材料层）可以被形成在第一薄膜电池布置704a的第一接触结构106之上。类似地，在图5G、图6A、或图6B中所示的电池结构100可以被用作开始结构。
以与关于图4B到4G所描述的类似的方式，第二薄膜电池布置704b可以被形成在第一薄膜电池布置704a之上的第二成型材料702中，如图7C中所示意图示。
随后地，如图7D中所示意图示，第二薄膜电池布置704b的第二接触结构106可以被形成以使得第一薄膜电池布置704a的薄膜电池（例如电池层堆叠404a、404b）可以被导电连接到被暴露在电池结构100的上表面的第一接触结构106的接触。
图解地，第二接触结构106可以被配置成电接触第一薄膜电池布置704a的电池层堆叠404a、404b和第二薄膜电池布置704b的电池层堆叠404a、404b。
如图8A和图8B中所示意图示，从图6A和图6B所示的电池结构100开始，包含多个平面的薄膜电池层堆叠404a、404b的第一薄膜电池布置704a以及包含多个平面的薄膜电池层堆叠404a、404b的第二薄膜电池布置704b可以被堆叠在彼此之上，如关于图7A到7D或关于图1A到1F所描述。
如本文中所描述，被单片集成到载体102中的单个电池单元的数量（单个电池单元可以包含一个阴极层和被一个固态电解质层分离的一个阳极层）可以在三个独立的维度上增加：首先，第一数量（m）的单个电池单元可以被形成在彼此之上，因为多个薄膜电池层堆叠与彼此直接接触；其次，第二数量（n）的单个电池单元可以被横向地彼此紧挨形成，其中单个电池单元（例如电荷储存电池层）可以彼此不直接接触，并且其中单个电池单元可以经由接触结构被连接；并且第三，单个电池单元可以被堆叠在彼此（被电介质材料分离）之上，其中单个电池单元（例如电荷储存电池层）可以彼此不直接接触，并且其中单个电池单元可以经由接触结构被连接。进一步地，单个电池单元可以具有三维结构（例如被形成在凹槽中或在腔体中），或单个电池单元可以具有二维结构（例如被形成在平面的表面之上）。
依据各种实施例，图9示出了包含被设置在载体102之上的集成电路结构118的电子结构100或电池结构100的另一修改，其中多个薄膜电池104可以被设置在集成电路结构118之上。多个薄膜电池104可以经由接触结构106被电连接到集成电路结构118，其中接触结构106可以被设置在例如多个薄膜电池104和集成电路结构118之间。接触结构106、薄膜电池104、载体102、以及集成电路结构118可以如之前已经描述的或与本文中描述的类似地被配置。依据各种实施例，电池结构100可以被配置以使得多个薄膜电池104可以经由电接触108a、108b（或经由多个电接触108）并联被充电。
依据各种实施例，本文中可以提供快速充电电池结构100，如之前所描述。一般地，可以有兴趣的是用来再充电电池所要求的时间，例如当再充电电动车辆（EV）。在这种情形下，对于电池的再充电时间可以是所期望的要被减小到分钟，例如与对于汽油驱动的车的再注满所要求的时间相同的时间。
可再充电的电池的充电时间可以尤其取决于电池的电荷储存容量，其中电池的电荷储存容量应该为高。因此，充电时间通过并联充电被连接到电池结构100的多个更小基本单元而被减小，如本文中所描述。提及这个，理论上，例如经由小基本单元的并联充电能够对于整个电池结构100达到再充电小基本单元所必须的相同的充电时间。
在普遍使用的电池技术中，在保持集体的电池包容量恒定的同时，减小基本单元的大小可以导致不可接受的布线和电池管理努力。
依据各种实施例，本文中可以提供电池结构100，所述电池结构100可以提供下述两者：非常小的电池基本单元和在电池自身之内的基本单元的原位并联和/或串联布线。
进一步地，像电池管理***（BMS）的逻辑功能可以被集成到电池结构100中以使地能够进行进一步的功能。
如本文中所描述，依据各种实施例，将CMOS技术与电池技术（固态电池技术）相组合可以允许将电池基本单元大小减小到μm规模或甚至到nm规模。基本单元可以用标准CMOS布线技术被彼此连接以实现所要求的电荷储存容量。从而，可以实现并联连接和串联连接两者，或其组合。进一步地，可以经由能够控制基本单元的连接的集成电路结构118来实现并联连接和/或串联连接的实时改变。
在并联连接的情形下，可以减小用于充电电池结构100所要求的时间。从而，由基本单元所要求的充电电压可以保持小，这取决于多少基本单元可以被串联连接（例如第一个数量（m））。然而，由于充电电流可能升高，充电时间将只受功率耗散要求限制并且因而受冷却限制以及受布线直径限制。因此，依据各种实施例，接触结构106的布线的布线直径可以适于所期望的要被输送的电流。自然地，可以使用提供最小能量耗散（或热生成）的布线材料，例如铝、铝合金、铝/铜合金、功率铜、铜、钨、银、金、等等。
依据各种实施例，将电池结构100的多个薄膜电池彼此串联连接可以允许提供一直到大约1000V或甚至更高的电压。
依据各种实施例，将电池结构100的多个薄膜电池彼此并联连接可以允许提供一直到1A或甚至更高（例如一直到10A）的电流。
依据各种实施例，载体102可以是具有例如一直到大约300mm或甚至大于300mm的横向延伸（直径）的硅晶片。
依据各种实施例，集成电路结构118（例如逻辑CMOS）可以使得能够进行下面中的至少一个：集成电池管理***、用来增加或减小输出电压的功率转换器、可编程输入/输出电压、可编程输入/输出电流、可编程充电模式、过放电保护、过电流保护、单元平衡功能、弱单元识别、弱单元处置、等等。
依据各种实施例，本文中描述的电子结构100和/或电池结构100可以允许通过小基本单元104a、104b、104c的并联和/或串联连接而快速充电。并联充电可以规避由于弱单元而发生的问题。电池结构100可以以任何半导体技术被集成。电池结构100可以由于薄膜电池单元可以被集成电路结构118控制而包含“智能电池功能”，。
依据各种实施例，半导体图案化技术可以允许非常小基本单元的简单的以及成本高效的图案化。这些小基本单元的容量可以通过按比例缩小基本单元的大小而减小（例如基本单元可以具有1μAh或更小的容量而没有减小每要求体积的电荷储存密度）。
依据各种实施例，小基本单元可以如所期望通过布线被组合到更大的电池包，以如所要求的将能量供应给负载。
依据各种实施例，电池结构100或电子结构100可以被用在若干不同的应用中，所述应用可能要求可再充电电池、消费电子、蜂窝电话、EV、太阳能蓄电池、有源RFID芯片、芯片卡或智能卡、等等。进一步地，电池结构100或电子结构100可以被用于例如下面中的至少一个：能量收集、医疗装置（例如心脏起搏器）、自治***（例如无线传感器）、等等。
依据各种实施例，电子结构100（类似电池结构100）可以包含：半导体载体102；和多个薄膜电池104，所述多个薄膜电池104与半导体载体102单片集成或被单片集成到半导体载体102中。
依据各种实施例，电子结构100（类似电池结构100）可以进一步包含：接触结构106，所述接触结构106被配置成将多个薄膜电池104彼此电连接，其中多个薄膜电池104中的至少两个薄膜电池104a、104b可以彼此串联或并联电耦合。
依据各种实施例，接触结构106可以被配置成将多个薄膜电池104彼此电连接，并且被配置成将多个薄膜电池104电连接到多个接触焊盘108。
依据各种实施例，多个薄膜电池104中的每一个薄膜电池可以包含电池层堆叠204，电池层堆叠204可以包含至少一个固态电解质层。
依据各种实施例，多个薄膜电池104的电解质层可以在空间上彼此分离。
依据各种实施例，电池层堆叠204可以进一步包含邻接至少一个固态电解质层的至少一个阳极层以及邻接至少一个固态电解质层的至少一个阴极层。
依据各种实施例，电池层堆叠204可以进一步包含邻接至少一个阳极层的至少一个阳极电流收集器层以及邻接至少一个阴极层的至少一个阴极电流收集器层。
依据各种实施例，载体102可以包含半导体晶片。依据各种实施例，电池结构100可以被设计在晶片级上。
依据各种实施例，载体可以包含半导体芯片。依据各种实施例，电池结构100可以被设计在芯片级上。
依据各种实施例，接触结构106可以包含金属化结构。依据各种实施例，接触结构106可以以前道工序（front end of line, FEOL）技术、以后道工序（back end of line,BEOL）技术、和/或以中道工序（middle of line, MOL）技术被加工。
依据各种实施例，电子结构100（类似电池结构100）可以进一步包含集成电路结构118，所述集成电路结构118被布置在载体102中和载体102之上中的至少一个，集成电路结构118被导电耦合到多个薄膜电池104。
依据各种实施例，集成电路结构118可以被配置成将多个薄膜电池104彼此选择性地耦合和/或将多个薄膜电池104从彼此选择性地去耦合。
依据各种实施例，集成电路结构118可以被配置成控制彼此并联电耦合的多个薄膜电池104中的薄膜电池的数量，从而控制电池结构的电流特性和/或再充电特性。
依据各种实施例，集成电路结构可以被配置为逻辑电路，例如CMOS逻辑。
依据各种实施例，接触结构106可以包含多个接触108和布线结构110，布线结构110可以被嵌入在电介质结构112中。
依据各种实施例，接触结构106中的多个接触108可以包含至少第一对接触和第二对接触，其中接触结构106（和/或集成电路结构118）的布线结构110可以被配置成提供在第一对接触之间的第一电压和在第二对接触之间的第二电压，其中第一电压与第二电压不同。
依据各种实施例，多个接触108可以包含至少第三对接触和第四对接触，其中布线结构110（和/或集成电路结构118）可以被配置成提供在第三对接触之间的第一电流流动特性和在第四对接触之间的第二电流流动特性，其中第一电流流动特性与第二电流流动特性不同。
依据各种实施例，电池结构100（类似电子结构100）可以包含：多个薄膜电池104，所述多个薄膜电池104与半导体载体102单片集成或被单片集成到半导体载体102中，多个薄膜电池104中的每一个薄膜电池可以包含（例如在电池层堆叠204中）至少一个固态电解质层、邻接至少一个固态电解质层的至少一个阳极层和邻接至少一个固态电解质层的至少一个阴极层、电连接多个薄膜电池中的薄膜电池的接触结构，其中多个薄膜电池中的至少两个薄膜电池可以被电耦合到接触和/或被彼此电耦合。
依据各种实施例，多个薄膜电池中的至少两个薄膜电池可以被彼此串联电耦合。依据各种实施例，多个薄膜电池中的至少两个薄膜电池可以被彼此并联电耦合。
依据各种实施例，电池层堆叠204可以包含邻接至少一个阳极层的至少一个阳极电流收集器层以及邻接至少一个阴极层的至少一个阴极电流收集器层。
依据各种实施例，电池结构可以进一步包含：邻接至少一个阳极层的至少一个阳极电流收集器层以及邻接至少一个阴极层的至少一个阴极电流收集器层。
依据各种实施例，电池结构可以进一步包含：集成电路结构118（例如电子结构），所述集成电路结构118被电耦合到多个薄膜电池104并且被电耦合到接触结构106，其中集成电路结构118可以被配置成将多个薄膜电池104中的一个或多个薄膜电池彼此选择性地耦合和/或将多个薄膜电池104中的一个或多个薄膜电池从彼此选择性地去耦合。
依据各种实施例，集成电路结构118可以被配置成通过控制连接多个薄膜电池104的布线结构110的布线配置来控制电池结构100的电流特性和电压特性中的至少一个。
依据各种实施例，电池结构可以进一步包含：在接触结构106中开关的布线结构110，布线结构可以包含一个或多个开关元件，一个或多个开关元件中的每一个被配置成由集成电路结构控制，其中一个或多个开关元件中的至少一个开关元件可以被配置成将多个薄膜电池中的至少两个薄膜电池在第一操作状态中彼此电隔离，并且将多个薄膜电池中的至少两个薄膜电池在第二操作状态中彼此导电连接。
依据各种实施例，用于制造电子结构100（类似电池结构100）的方法可以包含：提供半导体载体102，并且形成电池布置在半导体载体中和半导体载体之上中的至少一个，以使得电池布置可以与半导体载体单片集成（被单片集成到半导体载体中）。
依据各种实施例，用于制造电子结构100（类似电池结构100）的方法可以包含：提供半导体载体102，并且形成与半导体载体单片集成的多个薄膜电池。
依据各种实施例，形成电池布置可以包含形成多个薄膜电池层堆叠。
依据各种实施例，被彼此紧挨横向布置的多个薄膜电池104可以被称为电池布置。进一步地，依据各种实施例，电池结构100可以包含被布置在彼此之上（例如堆叠在彼此之上）的多个电池布置。换句话说，电池结构100或电子结构100可以包含被单片集成在载体102中的多个电池布置。
依据各种实施例，用于制造电子结构100的方法可以进一步包含：形成将多个薄膜电池104彼此电连接的接触结构106，其中多个薄膜电池中的至少两个薄膜电池可以串联和/或并联电耦合。
虽然参考特定实施例已经特别示出并且描述本发明，但是应该被本领域技术人员理解的是，可以在其中进行形式和细节上的各种改变而没有脱离如被所附权利要求定义的本发明的精神和范围。本发明的范围因而被所附权利要求指示并且因此意图于涵盖在权利要求的等同形式的含义和范围之内的所有改变。

Claims (19)

1.一种电子结构，包括：
半导体载体，包括至少第一凹槽，和
多个薄膜电池，与所述半导体载体单片集成，所述多个薄膜电池包括：
第一薄膜电池的第一电池层堆叠，至少设置在第一凹槽中，以及
第二薄膜电池的第二电池层堆叠，至少设置在第一凹槽中并且还在第一凹槽中设置在第一电池层堆叠之上。
2.权利要求1所述的电子结构，进一步包括：
接触结构，被配置成将所述多个薄膜电池彼此电连接，其中所述多个薄膜电池中的至少两个薄膜电池串联或并联电耦合。
3.权利要求1所述的电子结构，其中所述多个薄膜电池中的每一个薄膜电池包括电池层堆叠，其中所述电池层堆叠中的每一个包括至少一个固态电解质层。
4.权利要求3所述的电子结构，其中所述电池层堆叠中的每一个进一步包括邻接所述至少一个固态电解质层的至少一个阳极层以及邻接所述至少一个固态电解质层的至少一个阴极层。
5.权利要求4所述的电子结构，其中所述电池层堆叠中的每一个进一步包括邻接所述至少一个阳极层的至少一个阳极电流收集器层以及邻接所述至少一个阴极层的至少一个阴极电流收集器层。
6.权利要求1所述的电子结构，其中所述载体包括半导体晶片。
7.权利要求1所述的电子结构，其中所述载体包括半导体芯片。
8.权利要求2所述的电子结构，其中所述接触结构包括金属化结构。
9.权利要求1所述的电子结构，进一步包括：
集成电路结构，被布置在载体中和载体之上中的至少一个，所述集成电路结构被导电耦合到所述多个薄膜电池。
10.权利要求9所述的电子结构，
其中所述集成电路结构被配置成将所述多个薄膜电池彼此选择性地耦合和/或将所述多个薄膜电池彼此选择性地去耦合。
11.权利要求9所述的电子结构，其中所述集成电路结构被配置为逻辑电路。
12.一种电池结构，包括：
多个薄膜电池，与包括至少第一凹槽的半导体载体单片集成，所述多个薄膜电池中的每一个薄膜电池包括电池堆叠，所述电池堆叠包括至少一个固态电解质层、邻接所述至少一个固态电解质层的至少一个阳极层以及邻接所述至少一个固态电解质层的至少一个阴极层，其中所述多个薄膜电池还包括：
第一电池的第一电池层堆叠，至少设置在第一凹槽中，和
第二电池的第二电池层堆叠，至少设置在第一凹槽中并且还在第一凹槽中设置在第一电池层堆叠之上，以及
接触结构，电连接所述多个薄膜电池，其中所述多个薄膜电池中的至少两个薄膜电池被电耦合到接触并且被彼此电耦合。
13.权利要求12所述的电池结构，其中所述多个薄膜电池中的所述至少两个薄膜电池彼此串联电耦合。
14.权利要求12所述的电池结构，其中所述多个薄膜电池中的所述至少两个薄膜电池彼此并联电耦合。
15.权利要求12所述的电池结构，进一步包括：
邻接所述至少一个阳极层的至少一个阳极电流收集器层以及邻接所述至少一个阴极层的至少一个阴极电流收集器层。
16.权利要求12所述的电池结构，进一步包括：
集成电路结构，被电耦合到所述多个薄膜电池并且被电耦合到所述接触结构，其中所述集成电路结构被配置成将所述多个薄膜电池中的一个或多个薄膜电池彼此选择性地耦合和/或将所述多个薄膜电池中的一个或多个薄膜电池彼此选择性地去耦合。
17.权利要求16所述的电池结构，进一步包括：
在所述接触结构中开关的布线结构，所述布线结构包括一个或多个开关元件，所述一个或多个开关元件中的每一个被配置成由所述集成电路结构控制，其中所述一个或多个开关元件中的至少一个开关元件被配置成将所述多个薄膜电池中的至少两个薄膜电池在第一操作状态中彼此电隔离并且将所述多个薄膜电池中的至少两个薄膜电池在第二操作状态中彼此导电连接。
18.一种用于制造电子结构的方法，所述方法包括：
提供半导体载体，所述半导体载体包括至少第一凹槽，以及
形成与所述半导体载体单片集成的多个薄膜电池，使得所述多个薄膜电池包括形成多个薄膜电池层堆叠，所述多个薄膜电池层堆叠包括：
第一电池层堆叠，至少设置在第一凹槽中，以及
第二电池层堆叠，至少设置在第一凹槽中并且还在第一凹槽中设置在第一电池层堆叠之上。
19.权利要求18的所述方法，进一步包括：
形成将所述多个薄膜电池彼此电连接的接触结构，其中所述多个薄膜电池中的至少两个薄膜电池串联或并联电耦合。
CN201410502518.5A 2013-09-26 2014-09-26 电子结构、电池结构、和用于制造电子结构的方法 Active CN104517973B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/037429 2013-09-26
US14/037,429 US9847326B2 (en) 2013-09-26 2013-09-26 Electronic structure, a battery structure, and a method for manufacturing an electronic structure

Publications (2)

Publication Number Publication Date
CN104517973A CN104517973A (zh) 2015-04-15
CN104517973B true CN104517973B (zh) 2017-11-17

Family

ID=52623776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410502518.5A Active CN104517973B (zh) 2013-09-26 2014-09-26 电子结构、电池结构、和用于制造电子结构的方法

Country Status (3)

Country Link
US (1) US9847326B2 (zh)
CN (1) CN104517973B (zh)
DE (1) DE102014113890A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3009136B1 (fr) * 2013-07-29 2017-10-27 Commissariat Energie Atomique Procede de fabrication d'une microbatterie au lithium
JP6160602B2 (ja) * 2014-03-24 2017-07-12 株式会社デンソー リチウムイオン二次電池
DE102015007291A1 (de) * 2015-06-10 2016-12-15 Forschungszentrum Jülich GmbH Verfahren zur Herstellung nanostrukturierter Schichten
US9728494B2 (en) 2015-09-24 2017-08-08 Verily Life Sciences Llc Body-mountable device with a common substrate for electronics and battery
FR3042308B1 (fr) * 2015-10-13 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boitier pour composants microelectroniques
TWI744221B (zh) * 2015-12-04 2021-11-01 晶元光電股份有限公司 發光裝置
US10340177B2 (en) * 2016-02-19 2019-07-02 Globalfoundries Inc. Devices and methods of reducing damage during BEOL M1 integration
US10660208B2 (en) * 2016-07-13 2020-05-19 General Electric Company Embedded dry film battery module and method of manufacturing thereof
CN106094446A (zh) * 2016-08-01 2016-11-09 安徽贝莱电子科技有限公司 一种雷达电子控制元件用晶元的加工方法
DE102017204622A1 (de) * 2017-03-20 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Hybridkondensators und Hybridkondensator
US10903672B2 (en) 2017-03-30 2021-01-26 International Business Machines Corporation Charge method for solid-state lithium-based thin-film battery
US10581109B2 (en) 2017-03-30 2020-03-03 International Business Machines Corporation Fabrication method of all solid-state thin-film battery
US10944128B2 (en) 2017-03-30 2021-03-09 International Business Machines Corporation Anode structure for solid-state lithium-based thin-film battery
US10622680B2 (en) 2017-04-06 2020-04-14 International Business Machines Corporation High charge rate, large capacity, solid-state battery
US10734674B2 (en) * 2017-08-14 2020-08-04 Thinika, Llc Solid-state thin film hybrid electrochemical cell
US10658702B2 (en) * 2017-10-02 2020-05-19 International Business Machines Corporation High-performance thin-film battery with an interfacial layer
US11081731B2 (en) 2017-10-18 2021-08-03 International Business Machines Corporation High-capacity rechargeable batteries
US10720670B2 (en) * 2018-02-08 2020-07-21 International Business Machines Corporation Self-aligned 3D solid state thin film battery
US10679853B2 (en) 2018-02-08 2020-06-09 International Business Machines Corporation Self-aligned, over etched hard mask fabrication method and structure
US11056722B2 (en) 2018-02-08 2021-07-06 International Business Machines Corporation Tool and method of fabricating a self-aligned solid state thin film battery
US11081898B2 (en) * 2018-12-17 2021-08-03 Microsoft Technology Licensing, Llc Electrical battery de-bonding
US11031631B2 (en) * 2019-01-02 2021-06-08 International Business Machines Corporation Fabrication of all-solid-state energy storage devices
WO2020179097A1 (ja) * 2019-03-04 2020-09-10 パナソニックＩｐマネジメント株式会社 配線構造体、半導体装置、能動素子の動作方法、配線構造体の製造方法、配線構造体の使用方法及び配線構造体の配線抵抗の制御方法
CN110137299A (zh) * 2019-05-17 2019-08-16 中国科学院上海技术物理研究所 一种基于硅介质结构的增强型红外薄膜探测器及制备方法
WO2020248093A1 (zh) * 2019-06-10 2020-12-17 深圳市汇顶科技股份有限公司 薄膜锂离子电池、薄膜锂离子电池的制备方法和终端
US11489219B2 (en) * 2019-06-18 2022-11-01 International Business Machines Corporation Encapsulating in-situ energy storage device with electrode contact
KR102524454B1 (ko) * 2019-10-25 2023-04-20 동우 화인켐 주식회사 박막 전지 어셈블리
US11664529B2 (en) * 2020-08-13 2023-05-30 Samsung Electronics Co., Ltd. Buffered negative electrode-electrolyte assembly, battery, and method of manufacture thereof
TWI749955B (zh) * 2020-09-28 2021-12-11 天虹科技股份有限公司 減少非輻射復合的微發光二極體的製作方法及製作機台
US11929743B2 (en) * 2021-07-26 2024-03-12 Quantinuum Llc High-voltage semiconductor switch
US11444338B1 (en) * 2021-11-30 2022-09-13 Knoetik Solutions, Inc. Smart battery system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102210023A (zh) * 2008-11-07 2011-10-05 Sakti3有限公司 一体式结构中的多个电化学和聚能组件的制造方法和结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499030A (en) 1994-03-18 1996-03-12 The United States Of America As Represented By The Secretary Of The Air Force Expert system constant false alarm rate (CFAR) processor
KR100296741B1 (ko) * 1999-05-11 2001-07-12 박호군 트렌치 구조를 갖는 전지 및 그 제조방법
US20020092558A1 (en) * 2001-01-18 2002-07-18 Kim Seong Bae Integrated thin film cell and fabrication method thereof
JP2005072367A (ja) 2003-08-26 2005-03-17 Nippon Oil Corp 光電変換素子
EP1718179A2 (en) 2004-01-16 2006-11-08 GHZ TR Corporation Methods and apparatus for automotive radar sensors
FR2901639B1 (fr) 2006-05-24 2008-08-22 Commissariat Energie Atomique Micro-composant integre associant les fonctions de recuperation et de stockage de l'energie
US20080032236A1 (en) * 2006-07-18 2008-02-07 Wallace Mark A Method and apparatus for solid-state microbattery photolithographic manufacture, singulation and passivation
US7682733B2 (en) * 2006-08-25 2010-03-23 Motorola, Inc. Thin film battery having textured layer
WO2010035195A1 (en) * 2008-09-29 2010-04-01 Nxp B.V. Solid state battery
US8574767B2 (en) * 2009-05-18 2013-11-05 The Johns Hopkins University Thin film electrodes including metal tubes filled with active material and battery cells, and methods of fabrication
KR101137088B1 (ko) 2010-01-06 2012-04-19 주식회사 만도 통합 레이더 장치 및 통합 안테나 장치
US8829329B2 (en) * 2010-08-18 2014-09-09 International Business Machines Corporation Solar cell and battery 3D integration
US9024809B2 (en) 2011-03-17 2015-05-05 Sony Corporation Object detection system and method
US8835029B2 (en) * 2011-10-04 2014-09-16 International Business Machines Corporation Fuse for three dimensional solid-state battery
KR101849688B1 (ko) 2011-12-20 2018-04-18 인텔 코포레이션 반도체 구조물
CN102707285A (zh) 2012-05-28 2012-10-03 河海大学 车载毫米波防撞雷达***的频域恒虚警检测方法
US9224664B2 (en) * 2012-06-06 2015-12-29 The Charles Stark Draper Laboratory, Inc. Bio-implantable hermetic integrated ultra high density device
FR2994338A1 (fr) 2012-08-03 2014-02-07 St Microelectronics Tours Sas Procede de formation d'une batterie de type lithium-ion
US9107335B2 (en) 2013-02-19 2015-08-11 Infineon Technologies Ag Method for manufacturing an integrated circuit and an integrated circuit
US8932947B1 (en) 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102210023A (zh) * 2008-11-07 2011-10-05 Sakti3有限公司 一体式结构中的多个电化学和聚能组件的制造方法和结构

Also Published As

Publication number Publication date
DE102014113890A1 (de) 2015-03-26
US9847326B2 (en) 2017-12-19
CN104517973A (zh) 2015-04-15
US20150084157A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
CN104517973B (zh) 电子结构、电池结构、和用于制造电子结构的方法
CN104517940B (zh) 集成电路结构和电池结构
KR101744466B1 (ko) 리튬 배터리, 리튬 배터리의 제조 방법, 집적 회로, 및 집적 회로의 제조 방법
JP4726391B2 (ja) 集積回路内に電池を形成する方法と装置
US9570485B2 (en) Solar-powered energy-autonomous silicon-on-insulator device
US6264709B1 (en) Method for making electrical and electronic devices with vertically integrated and interconnected thin-film type battery
CN103996660B (zh) 用于制造集成电路的方法和集成电路
US20120043814A1 (en) Solar cell and battery 3d integration
CN104953167B (zh) 锂离子电池、集成电路和制造锂离子电池的方法
US20130260183A1 (en) Three dimensional solid-state battery integrated with cmos devices
US9647161B2 (en) Method of manufacturing a device comprising an integrated circuit and photovoltaic cells
CN104953166B (zh) 锂离子电池、集成电路和制造锂离子电池的方法
JP2008522359A (ja) エネルギーシステム、電子モジュール、電子デバイス、及び該エネルギーシステムの製造方法
US8906534B2 (en) Stacked multi-cell battery concept
CN111834460A (zh) 半导体元件
TW201214679A (en) High density thyristor random access memory device and method
JP2023097349A (ja) デバイスおよび半導体デバイスを製造するための方法（密度スケーリングのための背面電源レールおよび配電網）
KR20220051188A (ko) 반도체 장치 및 반도체 장치의 동작 방법
CN104944358B (zh) 电池、集成电路和制造电池的方法
US20240120375A1 (en) High performance 3d channels with upsilon nanosheets

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant