CN104512858A - 半导体封装的通孔结构的改进布置 - Google Patents

半导体封装的通孔结构的改进布置 Download PDF

Info

Publication number
CN104512858A
CN104512858A CN201410495680.9A CN201410495680A CN104512858A CN 104512858 A CN104512858 A CN 104512858A CN 201410495680 A CN201410495680 A CN 201410495680A CN 104512858 A CN104512858 A CN 104512858A
Authority
CN
China
Prior art keywords
edge
arm section
node
section
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410495680.9A
Other languages
English (en)
Inventor
郑永康
S.K.哈奈
林淇煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104512858A publication Critical patent/CN104512858A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
    • B81B3/0051—For defining the movement, i.e. structures that guide or limit the movement of an element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0714—Forming the micromechanical structure with a CMOS process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

半导体封装包括悬挂梁部分，悬挂梁部分包含通孔结构的布置。在一实施例中，悬挂梁部分的第一表面包含边缘，每个边缘部分地定义在第一表面与第二表面之间延伸的多个通孔的相应通孔。第一表面包括多个臂部分，每个臂部分位于相应一对边缘邻近的边缘之间。第一表面包括多个节点部分，每个节点部分位于多个臂部分中的三个或者更多的相应接合处。在另一实施例中，对于多个节点部分的每个节点部分，在节点部分处彼此连结的臂部分的相应总数是不同于四的数，或者在节点部分处彼此连结的两个臂部分具有彼此倾斜的相应中线。

Description

半导体封装的通孔结构的改进布置
技术领域
本发明的实施例是在半导体封装的领域中，并且特别地涉及具有微机电***（MEMS）结构的半导体封装。
背景技术
当前的消费电子设备市场频繁地需要要求非常复杂的电路的复杂功能。缩小成越来越小的基本构造块（例如，晶体管）利用每个渐进式生成来允许在单个管芯上的甚至更复杂的电路的合并。半导体封装用于保护集成电路（IC）芯片或管芯，并且也向管芯提供到外部电路的电接口。随着更小的电子装置的增加需求，半导体封装被设计为甚至更紧凑并且必须支持更大的电路密度。
此外，在过去若干年，微机电***（MEMS）结构在消费产品中一直扮演着越来越重要的作用。例如，可以在产品（从车辆中的气囊触发器到视觉艺术产业中的显示器）中找到MEMS装置（例如，传感器、致动器以及镜子）。随着这些技术成熟，对于这样的MEMS结构的精度和功能性的需求已经逐步增加。此外，MEMS装置的性能的一致性要求（装置内部和装置到装置）通常规定用于制作这样的MEMS装置的工艺必须是非常复杂的。
虽然封装缩放通常被视为尺寸减小，但是也考虑在给定空间中的功能性的增加。然而，当尝试将具有附加的功能性的封装半导体管芯也放置在封装中时，可出现结构问题。例如，封装的MEMS装置的增加可增加功能性，但是不断减少的半导体封装中的空间可用性可对增加这样的功能性提供障碍。
在衬底封装内建技术来将单片MEMS构造为封装的一部分的追求中，特定的挑战是使用有源MEMS元件中的图案化的释放孔来各向同性地蚀刻出底层牺牲材料的能力。这是因为，不像硅MEMS，在有源MEMS装置和牺牲层的尺寸方面，封装的内建MEMS装置中的物理尺寸显著地更大。这些更大的尺寸趋于对应于释放蚀刻处理的边缘中的大幅减小。此外，释放蚀刻处理的困难通常由散布在一些商业膜产品的电介质材料中的填料的存在而加剧。
附图说明
在附图中以示例的方式（而不以限制的方式）来图示本发明的各实施例，并且其中：
图1A-图1H图示根据实施例的制作封装的MEMS装置的工艺的各种操作的截面图。
图2是图示根据实施例的包含通孔结构的布置的MEMS装置的元件的正视图。
图3是图示通孔结构的传统布置的布局图。
图4A-图4F是图示根据各实施例的通孔结构的相应布置的布局图。
图5是图示根据实施例的制作半导体封装的方法的元件的流程图。
图6是根据一个实施例的计算机***的示意图。
具体实施方式
本文讨论的实施例以各种方式提供半导体封装中的第一表面来包含通孔结构的改进布置。通孔结构可提供改进的蚀刻来形成将MEMS装置的悬挂部分与底层分离（或以其它方式邻近于悬挂部分）的气隙。在一实施例中，第一表面包含多个边缘，每个边缘部分地定义在结构的第一表面与第二表面之间延伸的多个通孔的相应通孔。第一表面可包含多个臂部分，每个臂部分位于多个边缘的相应一对边缘邻近的边缘之间。第一表面还可包括多个节点部分，每个节点部分位于多个臂部分中的三个或者更多的相应接合处。对于每个节点部分，在节点部分处彼此连结的臂部分的相应总数可以是不同于四的数。备选地或此外，对于每个节点部分，在节点部分处彼此连结的两个臂部分可具有彼此倾斜的相应中线。
根据不同的实施例，可将封装的MEMS装置安置在各种封装选项的任何一个中。一个这样的选项是安置在由BBUL工艺形成的衬底中。例如，图1A-图1H图示根据说明性实施例的制作具有悬挂的梁结构的封装的MEMS装置的工艺中的各种操作的截面图。
参考图1A，描绘包含两个面板边102和102’的载体101的简化视图100a。可执行完全嵌入式工艺来分别在面板102/102’上封装管芯104/104’。作为示例，图1B描绘直到层2（L2）金属层定义的BBUL完全嵌入式管芯工艺的视图100b。BBUL是无凸点的处理器封装技术，因为它不使用通常小的焊料凸点来将硅管芯附连到处理器封装线。因为它在硅管芯周围生长或内建，所以它具有内建层。虽然某些实施例在这点上不受限，但是一些半导体封装现在使用无芯衬底（它不包含通常在传统衬底中发现的厚树脂芯层）。在一实施例中，作为BBUL工艺的一部分，使用半加成工艺（SAP）在半导体管芯104/104’的有效边上形成导电通孔和路由层来完成剩余层。
因此，再次参考图1B，可将半导体管芯封装在载体的面板上。载体101可提供为具有其中放置多个空腔的平面面板，每个平面面板的尺寸可容纳半导体管芯104/104’。虽然某些实施例在这点上不受限，但是可在处理期间配对相同结构（例如，102和102’）以便构造用于处理功用的背对背器件。因此，实际上翻番处理吞吐量。在图1B中示出的结构可形成具有类似或相同截面的多个相同区域的较大载体/面板结构的一部分。
例如，载体可包含在任一边上具有1000个凹陷的面板，允许从单载体制作2000个单独封装。面板可包含附着释放层和粘性粘合剂。可在器件102或102’的每个端处提供切割区用于分离处理。可利用管芯粘接膜将半导体管芯的背边粘接到面板。可由层压过程形成封装层。在另一实施例中，可通过在器件的晶圆级阵列上旋转并且固化电介质来形成一个或多个封装层，其中器件102/102’仅仅是用于说明性简化的子集。
在一实施例中，可在一个内建层中形成MEMS底部电极（未示出）（例如，由一系列无电镀、干膜抗蚀剂（DFR）图案化、电镀以及闪速蚀刻处理）。可将这样的MEMS底部电极提供给MEMS致动器/传感器结构的极静电致动或电容感测检测来耦合到这样的电极。以下参考图1C-1H来讨论根据说明性实施例的一个这样的BBUL MEMS结构118的形成。
参考图1C的视图100c，例如，可在内建层的释放蚀刻停止层层压层（例如，具有低于标准ABF膜的等离子体蚀刻速率的低辐射Ajinomoto内建膜或其衍生物）上定义BBUL MEMS底部牺牲层108。要注意，为简单起见，从图1C起只示出BBUL面板的一个边。如在图1D的视图100d中示出的，可形成墙体109来在BBUL MEMS底部牺牲层108中定义孔以定位和/或提供MEMS致动器结构118的机械锚固点。可利用CO2激光、紫外线（UV）激光等（例如，取决于BBUL MEMS底部牺牲层108的厚度）来执行在BBUL MEMS底部牺牲层108中的孔的形成。
BBUL MEMS底部牺牲层108的材料可经历受控膨胀过程（例如，使用有机酸（例如，烷氧基乙醇）或任何各种其它基于碱性的膨胀剂）。这样的受控膨胀可引起在（和/或通过）BBUL MEMS底部牺牲层108上的膨胀区的形成。在这样的膨胀之后，可执行除胶来至少部分为然后布置在其上的材料（例如，铜或另一金属的种层）准备BBUL MEMS底部牺牲层108的表面。例如，BBUL MEMS底部牺牲层108的除胶可包含操作来在除胶的表面中以各种方式形成槽或其它这样的压痕结构。备选地或此外，可执行这样的除胶来至少部分地移除残余（例如，由形成墙体109的激光打孔操作生成的残余）。
在BBUL MEMS底部牺牲层108的膨胀和除胶蚀刻之后，然后制作BBUL MEMS结构118（例如，包含锚120和悬臂122）。通过图示的方式而不是限制，可在除胶的BBUL MEMS底部牺牲层108上定义图案化的干膜电阻器（DFR）层112，如在图1E的视图100e中图示的。然后，可通过DFR层112的图案来溅射、电镀和/或以其它方式布置铜或另一金属以选择性地暴露BBUL MEMS底部牺牲层108的一部分。如在图1F的视图100f中示出的，产生的BBUL MEMS结构118包含锚120和悬臂122（包括形成多个通孔的结构）。
现在参考图1G的视图100g，可在BBUL MEMS底部牺牲层108和MEMS结构118上定义用于后续蚀刻的BBUL MEMS顶部牺牲层130来释放BBUL MEMS结构118的至少一部分。例如，可在BBUL MEMS顶部牺牲层130上形成图案化的DRF层140，其中DRF层140中的图案化的孔允许后续受控闪光蚀刻来移除邻接悬臂122和/或锚120的BBUL MEMS顶部牺牲层130和/或BBUL MEMS底部牺牲层108的一部分。悬臂122中的通孔150的存在促进改进的蚀刻来暴露并且移除悬臂122的下侧与半导体封装的邻近层之间的材料（例如，释放蚀刻停止层层压层）。产生的移除可形成将悬臂122与底层分离的开口间隙155，引起悬臂122的至少一部分悬挂在邻近层上。
在一实施例中，半导体管芯104的有效表面包含多个半导体装置，例如但不限于，由管芯互连结构互连在一起成为功能电路以由此形成集成电路的晶体管、电容器和电阻器。如本领域技术人员将理解的，半导体管芯104的装置侧可包含具有集成电路和互连的有源部分。半导体管芯可以是任何适当的集成电路装置，包含但不限于根据若干不同的实施例的微处理器（单核或多核）、存储器装置、芯片集、图形装置、专用集成电路。在另一实施例中，多于一个管芯嵌入在相同的封装中。例如，在一个实施例中，封装的半导体管芯还包含二次层叠管芯。第一管芯可具有布置在其中的一个或多个硅通孔（TSV管芯）。可通过一个或多个硅通孔将第二管芯电耦合到TSV管芯。在一个实施例中，两个芯片都嵌入在无芯衬底中。
在一实施例中，封装的半导体管芯104可以是完全嵌入式和围绕式半导体管芯。如在本公开中使用的，“完全嵌入式和围绕式”意味着半导体管芯的所有表面与衬底的封装膜（例如，介电层）接触，或至少与安置在封装膜内的材料接触。所述另一方式，“完全嵌入式和围绕式”意味着半导体管芯的所有暴露的表面接触衬底的封装膜。
在一实施例中，封装的半导体管芯104可以是完全嵌入式半导体管芯。如在本公开中使用的，“完全嵌入式”意味着半导体管芯的有效表面和整个侧壁与衬底的封装膜（例如，介电层）接触，或至少与安置在封装膜内的材料接触。所述另一方式，“完全嵌入式”意味着半导体管芯的有效表面的所有露出的区域和整个侧壁的暴露部分与衬底的封装膜接触。然而，在这样的情况下，半导体管芯可以或可以不是“围绕式”，只要半导体管芯的背部不与衬底的封装膜或安置在封装膜内的材料接触。在第一实施例中，半导体管芯的背面从衬底的管芯侧的全平面化表面突出。在第二实施例中，没有半导体管芯的表面从衬底的管芯侧的全平面化表面突出。
相较于“完全嵌入式和围绕式”和“完全嵌入式”的以上定义，“部分嵌入式”管芯是具有整个表面（但只有侧壁的一部分）与衬底（例如，无芯衬底）的封装膜接触或至少与安置在封装膜内的材料接触的管芯。在进一步比较中，“非嵌入式”管芯是具有最多一个表面（并且没有侧壁的部分）与衬底（例如，无芯衬底）的封装膜接触或与安置在封装膜内的材料接触的管芯。
在一实施例中，然后可形成外部导电接头阵列（未示出）。外部导电接头可将形成的衬底耦合到底层衬底。外部导电接头可用于与底层衬底的电通信。在一个实施例中，外部导电接头阵列是球栅阵列（BGA）。在其它实施例中，外部导电接头阵列是例如但不限于栅格阵列（LGA）或引脚阵列（PGA）的阵列。在一实施例中，如以上所描述的，衬底是BBUL衬底。虽然以上详细描述了BBUL工艺，但是可代替地使用其它工艺流程。例如，在另一实施例中，将管芯104安置在衬底的芯中。在另一实施例中，使用扇出层。
术语“MEMS”通常指包含某种机械结构（其具有可与微电子装置相比的尺寸级）的器件。机械结构通常能够进行某种形式的机械运动并且具有低于大约250微米的尺寸。然而，在一实施例中，封装结构上的MEMS具有超过大约1mm的总尺寸，但是具有大约多达几十微米上的梁宽度。因此，在一实施例中，本文所考虑的MEMS结构是落入MEMS技术的范围内的任何装置。例如，MEMS结构可以是具有小于大约250微米的关键尺寸并且在衬底上使用光刻、沉积和蚀刻工艺制作的任何机械和电子的结构。根据本发明的一实施例，MEMS结构是装置，例如但不限于，谐振器、传感器、检测器、滤波器或镜子。在一个实施例中，MEMS结构是谐振器。在具体实施例中，谐振器是一个（例如但不限于）梁、板以及音叉或悬臂。
图2图示根据实施例的包含通孔的半导体封装200的元件。例如，半导体封装200可包含由在图1A-图1H中图示的工艺形成的半导体封装的一些或所有特征。然而，在不同的实施例中，可根据各种附加的或备选技术中的任何一个来执行半导体封装200的制作。
半导体封装200可包含多个内建层，由说明性内建层210部分地表示。通过图示的方式而不是限制，半导体封装200可在管芯（未示出）周围形成图案化的导电材料和绝缘材料的多个交替层（例如，其中图案化的导电材料中的至少一个层将MEMS装置耦合到管芯的接触点）。MEMS装置可包括平台元件230（本文中也被称作梁元件），例如，它作为检验质量、悬臂、谐振器或其它有源元件。可由间隙210将平台元件230的一部分与内建层210分离（例如，悬挂于其上）。例如，可利用为平台元件230提供至少一个锚点的悬挂部分220来提供这样的分离。
在一实施例中，平台元件230的表面包含通孔结构（其至少部分地定义通孔）的布置250。如本文所使用的，通孔（本文也被称作“释放孔”或，为简洁起见，简单为“孔”）指通过结构（例如，包含梁、悬臂、检验质量或MEMS装置的其它元件中的至少部分的结构）的悬挂部分以所有方式延伸的孔。某些实施例为半导体封装的MEMS装置中的通孔结构以各种方式提供改进的布置。这样的改进的布置可促进改进的蚀刻来形成将MEMS装置的悬挂部分与邻近到那边的另一结构分离的间隙。这样的改进的蚀刻又可允许通孔在尺寸和/或数量中更小（相较于根据传统技术布置的通孔结构的尺寸和/或数量）。例如，图4A-图4F图示根据不同的实施例的通孔结构的各种布置。以下定义的是用于讨论这样的布置的几何形状的各种术语。
除非在本文中以其它方式指示，“表面”指MEMS装置的这样的悬挂部分的两个相反表面的任意一个，其中多个通孔在两个相反表面之间以各种方式延伸。表面可以是平面，虽然某些实施例在这点上不受限。除非以其它方式指示，本文使用“边缘”来指至少部分地定义对应通孔的表面的一部分。例如，表面可包含多个边缘，每个边缘定义那个表面与对应通孔的相交。通过图示的方式而不是限制，图4A的布置400示出边缘E01、E02、E11、E12、E13，它们分别至少部分地定义多个通孔的对应通孔H01、H02、H11、H12、H13。
多个边缘的每个可以是自封闭的并且包含相应一个或多个连续的（例如，直的或光滑曲线的）部分，在本文中每个部分被称作“边”。边缘可具有持续地弯曲回到自身的单个边，来部分地定义孔（它具有在边内的圆形、椭圆形、长圆形或其它圆形轮廓）。备选地或此外，边缘可包含部分地定义孔(它具有边内的多边形轮廓)的多个直边。除非以其它方式指示，在本文中使用“角”来指边缘的一部分，它在那个边缘的两个边的成角度的接合处。例如，边缘E12的四个边包含在角414处的表面中相遇的边410和边412。虽然某些实施例在这点上不受限，但是边缘E01、E02、E11、E13的每个类似地包含相应的直边和在这样的直边的各种接合处相遇的相应角。
在本文中，术语“边缘邻近”用于描述彼此边缘的相对邻近。第一边缘和第二边缘被认为是边缘邻近的，其中第一边缘包含最接近于第二边缘的一个或多个点，并且其中（除了第一边缘自身）第二边缘（例如，并且不是任何其它第三边缘）是最接近于那些一个或多个点的边缘。
对于第一边缘的给定第一边和第二边缘的给定第二边，第一边在本文中被认为是“面对”第二边，其中在第一边上的某个点处，可拉动垂直于第一边的线来远离第一边缘延伸并且与第二边相交。其中给定边的部分（为了简洁，本文被称作“边部分”）面对不同的边缘的某个其它边，那个相同的给定边的另一部分可不面对不同的边缘的另一边，并且可根本不面对那个不同的边缘。
在一实施例中，表面可包含在本文中被称作“臂部分”和“节点部分”，它们以各种方式至少部分地定义相对于彼此的通孔结构的相关布置。如本文所使用的，“臂部分”（或简单地“ap”）指包含一个或多个点（每个点位于一对特定的边缘邻近的边缘之间）的表面的部分。臂部分可包含在两个边缘邻近的边缘之间的最小间隔的区域。在一实施例中，臂部分包含表面（通过它，两个边缘邻近的边缘的至少一个面对两个边缘邻近的边缘的另一个）的点。例如，臂部分可包含沿着线（通过它，每个边缘邻近的边缘面对边缘邻近的边缘的另一个）的点。备选地或此外，这样的臂部分可包含沿着线（通过它，只有一对边缘邻近的边缘的一个面对那对边缘邻近的边缘的另一个）的点。
如本文所使用的，“节点部分”（或简单地“np”）指在对应多个（例如，三个或者更多）臂部分的接合处的表面部分。臂部分的接合在本文中理解为意味着其中这样的臂部分彼此聚合或以其它方式相遇的位置。对于给定节点部分，对应一组边缘可位于节点部分周围，其中这组边缘的一个或多个相应角和/或边部分的各种组合中的至少一个至少部分地定义节点部分。
某些实施例以各种方式防止或以其它方式限制在给定节点部分处的臂部分的直线布置的类型的实例。图3示出这样的传统布置300的一个示例，例如，可根据已知技术将它提供在硅MEMS装置中。
在布置300中，由相应边缘（其定义正好四个臂部分的十字形或另外的正交接合）定义方孔H1、H2、H3、H4。布置300的臂部分每个与节点的另一边上的相应相反的臂部分平行并且对准。方孔H1、H2、H3、H4以及相对于彼此的它们的直线布置是相对易于实现的。然而，某些实施例是孔H1、H2、H3、H4的这样的直线布置与相对于材料底层布置300的蚀刻的特定的低效率关联的实现的结果。
例如，在定义在布置300中示出的节点部分的边缘中，只有那些边缘的相应角邻接那个节点部分。此外，在定义那些角的边中，没有边面朝节点部分。因此，在布置300的节点部分下面的牺牲材料可具有相对有限的对蚀刻的暴露（例如，其中这样的暴露主要是经由定义节点部分的孔H1、H2、H3、H4的邻近角）。
相比之下，布置400图示布置成限制或以其它方式防止臂部分的这样的十字形配置的实例的多个边缘的一个示例。在布置400中，表面中的边缘E01、E02、E11、E12、E13至少部分地定义相应孔H01、H02、H11、H12、H13。例如，边缘E01、E02、E11、E12、E13可为每个孔H01、H02、H11、H12、H13定义具有表面的孔的相应相交。在布置400的说明性实施例中，边缘E01、E11和E12每个与彼此边缘邻近。此外或备选地，边缘E02、E12和E13可以是每个与彼此边缘邻近和/或边缘E01、E02可与彼此边缘邻近。因此，对于每对边缘邻近的边缘E01/E11、E01/E12、E02/E12、E02/E13和E01/E02，在布置400中示出的表面可包含不同的相应臂部分。
在布置400中示出的表面可包含在臂部分的接合处的节点部分，每个臂部分在E01、E11和E12的不同的相应对之间。例如，E01、E11和E12可安置在周围并且至少部分地定义在多个臂部分的接合处的节点部分，其中多个臂部分的总数是不同于四（4）的数（在此情况下是三（3））。在布置400中示出的表面包含在臂部分的接合处的另一节点部分，每个臂部分在E02、E12和E13的不同的相应对之间。由E02、E12和E13至少部分地定义的节点部分可位于另一多个臂部分的接合，其中其它的多个臂部分的总数也是不同于四（4）的数。
结果是，布置400的一些或所有节点部分中的每个是不同于与正好四个臂部分的正交接合关联的那个的类型。通过图示的方式而不是限制，布置400一个或多个臂部分的每个可与相应中线关联，如由说明性的中线420、422、426、428表示的。中线420、422、426的每个可沿着相应方向线（它与邻接的节点部分和至少部分地定义那个节点部分的边缘两者相交）以各种方式延伸。虽然一个或多个臂部分可彼此对准（例如，其中臂部分共享公共中线428），但是布置400的节点部分的每个可邻接定义那个节点部分的边缘的至少一个边部分（只与邻接角相对）。
图4B图示根据实施例的通孔结构的另一布置430的特征。在布置430中，边缘E21、E22、E31、E32分别至少部分地定义对应通孔H21、H22、H31、H32。在布置430的说明性实施例中，边缘E21和E22与彼此边缘邻近。此外或备选地，边缘E21和E31可以与彼此边缘邻近和/或边缘E22和E32可以与彼此边缘邻近。要注意，虽然边缘E32、E21可与彼此邻近，但是它们可不包含面对彼此的相应边（例如，至少只要接近于彼此的它们的最近的点是正常线无法画出的相应角）。
因此，对于每对边缘邻近的边缘E21/E22、E21/E31、E22/E32和E31/E32，在布置430中示出的表面可包含不同的相应臂部分。节点部分可位于这样的臂部分的接合处，其中边缘E21、E22、E31、E32以各种方式邻接并且位于在那个节点部分的周围。在一实施例中，边缘E21、E22、E31、E32中的一些或所有具有不同的相应方位（例如，其中E21和E31的边沿着彼此倾斜的相应方向线延伸）。结果是，一个或多个边部分可邻接节点部分，而不仅仅是E21、E22、E31、E32的角。例如，边缘E32的边部分和/或E31的边部分可邻接节点部分，它允许在这样的节点部分下面的材料被更好地暴露来蚀刻（与根据传统的技术的通孔布置相比较）。
图4C图示根据实施例的通孔结构的另一布置440的特征。布置440在某些方面中类似于布置430，一个不同之处是在边缘的邻近行之间的较大的未对准。在布置440中，边缘E41、E42、E51、E52分别至少部分地定义对应通孔H41、H42、H51、H52。对于每对边缘邻近的边缘E41/E42、E41/E51、E42/E52和E51/E52，在布置440中示出的表面可包含不同的相应臂部分。节点部分可位于这样的臂部分的接合处，其中边缘E41、E42、E51、E52以各种方式邻接并且位于在那个节点部分的周围。除了由边缘E41、E44、E51、E52定义的相应形状的不同的方位以外，布置440提供边缘的行的相对大的未对准（例如，其中一个这样的行包含边缘E41、E42，并且另一这样的行包含边缘E51、E52）。结果是，E41、E42、E51、E52的边部分可比邻接它们的对应节点部分的边缘E21、E22、E31、E32的边部分更大程度地以各种方式邻接节点部分。
图4D图示根据实施例的通孔结构的另一布置450的特征。在布置450中，边缘E61、E62、E63、E64分别至少部分地定义对应通孔H61、H62、H63、H64。边缘E61、E62、E63、E64中的一些或所有可在表面中以各种方式定义不同于矩形的相应多边形（例如，六边形）。这样的多边形可布置成定义在倾斜角度处的节点部分处彼此相遇的臂部分。备选地或此外，一个或多个这样的多边形可包含邻接节点部分的钝角。
在布置450的说明性实施例中，边缘E61、E62和E63每个与彼此边缘邻近。此外或备选地，边缘E62、E63和E64可每个与彼此边缘邻近。因此，对于每对边缘邻近的边缘E61/E62、E62/E63、E61/E63、E62/E64和E63/E64，在布置450中示出的表面可包含不同的相应臂部分。在布置450中示出的表面可包含在臂部分的接合处的节点部分，每个臂部分在E61、E62和E63的不同的相应对之间。例如，E61、E62和E63可安置在周围并且至少部分地定义在总共三个（3）臂部分的接合处的节点部分。在布置450中示出的表面包含在臂部分的接合处的另一节点部分，每个臂部分在E62、E63和E64的不同的相应对之间。由E62、E63和E64至少部分地定义的节点部分可位于另一总共三个（3）臂部分的接合。
图4E图示根据实施例的通孔结构的另一布置460的特征。在布置460中，边缘E71、E72、E73、E74分别至少部分地定义对应通孔H71、H72、H73、H74。边缘E71、E72、E73、E74中的一些或所有可在表面中以各种方式定义圆形（例如，圆的形状）。这样的圆形可布置成定义在倾斜角度处的节点部分处彼此相遇的臂部分。在布置460的说明性实施例中，边缘E71、E72和E74每个与彼此边缘邻近。此外或备选地，边缘E71、E73和E74可每个与彼此边缘邻近。因此，对于每对边缘邻近的边缘E71/E72、E72/E74、E71/E73、E73/E74和E71/E74，在布置460中示出的表面可包含不同的相应臂部分。在布置460中示出的表面可包含在臂部分的接合处的节点部分，每个臂部分在E71、E72和E74的不同的相应对之间。在布置460中示出的表面包含在臂部分的接合处的另一节点部分，每个臂部分在E71、E73和E74的不同的相应对之间。
图4F图示根据实施例的通孔结构的另一布置470的特征。在布置470中，边缘E80、E81、E82、E83分别至少部分地定义对应通孔H80、H81、H82、H83。边缘E80、E81、E82、E83中的一些或所有可在表面中以各种方式定义菱形。这样的菱形可布置成定义在倾斜角度处的节点部分处彼此相遇的臂部分。备选地或此外，一个或多个这样的菱形可包含邻接节点部分的钝角。
在布置470的说明性实施例中，边缘E80、E81和E83各自与彼此边缘邻近。此外或备选地，边缘E80、E82和E83可各自与彼此边缘邻近。因此，对于每对边缘邻近的边缘E80/E81、E81/E83、E80/E82和E82/E83，在布置470中示出的表面可包含不同的相应臂部分。在布置470中示出的表面可包含在臂部分的接合处的节点部分，每个臂部分在E80、E81、E82和E83的不同的相应对之间。
图5图示根据实施例的制作半导体封装的方法500的元件。半导体封装可包含通孔结构的布置，例如，包括布置250、400、430、440、450、460、470中的任何一个的一些或所有特征。在一实施例中，方法500执行图1A-图1H中表示的一些或所有操作。
方法500可包含，在510处，形成用于管芯的内建载体的第一部分，包含层压第一内建层。第一内建层可包含释放蚀刻停止层层压层，包含但不限于各种低辐射Ajinomoto内建膜或其等同物中的任何一个。在一实施例中，方法500还包括，在520处，形成包括第一表面（包含多个边缘）的梁元件，每个边缘部分地定义相应通孔，其中第一表面包含多个臂部分和多个节点部分，每个节点部分位于多个臂部分中的三个或者更多的相应接合处。
多个臂部分的每个可位于多个边缘的相应一对边缘邻近的边缘之间。对于每个节点部分，在节点部分处彼此连结的臂部分的相应总数是不同于四的数，或在节点部分处彼此连结的两个臂部分具有彼此倾斜的相应中线。在一实施例中，对于多个节点部分的每个，如果节点部分位于相应第一臂部分、第二臂部分、第三臂部分和第四臂部分的接合处，其中第一臂部分和第二臂部分的相应中线彼此平行，并且其中第三臂部分和第四臂部分的相应中线彼此平行，则第一臂部分和第三臂部分的相应中线彼此倾斜（和/或第二臂部分和第四臂部分的相应中线彼此倾斜）。
多个边缘包含在第一表面中定义圆形（例如，圆或椭圆）的边缘。备选地或此外，多个边缘包含在第一表面中定义多边形（例如，三角形、五边形、六边形、八边形等）的边缘，其中多边形的边的总数是是不同于四的数。备选地或此外，多个边缘包含在第一表面中定义菱形（例如，不同于矩形的平行四边形）的边缘。
在一实施例中，多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中，对于矩形的边缘的第一行和矩形的边缘的第二行的每个，行的一个或多个边缘各自包含沿着第一方向线延伸的相应直边。在这样的实施例中，第一行的边缘和第二行的边缘可包含对应边，它们沿着第一方向线彼此平行并且彼此偏移距离（例如，小于沿着那个第一方向线的一个边缘的长度）。例如，在图4A中图示这样的布置。
在另一实施例中，多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中矩形的边缘的第一行的一个或多个边缘各自包含沿着倾斜于第一方向线的第二方向线延伸的相应边。在一实施例中，多个节点部分包含在只有三个臂部分的接合处的第一节点部分。备选地或此外，多个节点部分可包含在五个或者更多臂部分的接合处的节点部分。
方法530可包含，在530处，执行（例如，至少部分地）通过多个通孔的蚀刻来形成将第一内建层的一部分与梁元件分离的气隙。例如，在530处执行的蚀刻可包含受控闪光蚀刻。在一实施例中，蚀刻移除第一内建层的另一部分来暴露通过气隙与梁元件分离的第一内建层的一部分。
图6是根据本发明的一实施例的计算机***600的示意图。如描述的计算机***600（也被称作电子***600）可以实现根据若干公开的实施例和在本公开中阐述的它们的等同物的任何一个的其中具有机械熔断器的半导体封装。计算机***600可以是移动装置（例如，上网本计算机）。计算机***600可以是移动装置（例如，无线智能电话）。计算机***600可以是台式计算机。计算机***600可以是手持式阅读器。
在一实施例中，电子***600是包含***总线620来电耦合电子***600的各种部件的计算机***。根据各实施例，***总线620是单个总线或总线的任何组合。电子***600包含将功率提供到集成电路610的电压源630。在一些实施例中，电压源630通过***总线620将电流提供到集成电路610。
集成电路610电耦合到***总线620并且包含根据实施例的任何电路或电路的组合。在一实施例中，集成电路610包含可以是任何类型的处理器612。如本文所使用的，处理器612可意味着任何类型的电路，例如但不限于，微处理器、微控制器、图形处理器、数字信号处理器或另一处理器。在一实施例中，处理器612包含或包含其中具有机械熔断器的半导体封装中，如本文公开的。在一实施例中，可在处理器的存储器缓存中发现SRAM实施例。可包含在集成电路610中的其它类型的电路可以是定制电路或专用集成电路（ASIC），例如，用于无线装置（例如，蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电以及类似电子***）的通信电路614。在一实施例中，处理器610包含管芯上存储器616（例如，静态随机存取存储器（SRAM））。在一实施例中，处理器610包含嵌入式管芯上存储器616（例如，嵌入式动态随机存取存储器（eDRAM））。
在一实施例中，利用后续集成电路611来补充集成电路610。有用的实施例包含双处理器613和双通信电路615和双管芯上存储器617（例如，SRAM）。在一实施例中，双集成电路610包含嵌入式管芯上存储器617（例如，eDRAM）。
在一实施例中，电子***600也包含外部存储器640，外部存储器640又可包含适合于特定应用的一个或多个存储器元件，例如，以RAM的形式的主存储器642、一个或多个硬驱动644和/或处理可移除媒体646的一个或多个驱动（例如，软盘、光盘（CD）、数字可变光盘（DVD）、闪速存储器驱动器以及在本领域中已知的其它可移除媒体）。根据实施例，外部存储器640还可以是嵌入式存储器648，例如，在嵌入式TSV管芯栈中的第一管芯。
在一实施例中，电子***600也包含显示装置650和音频输出660。在一实施例中，电子***600包含输入装置（例如，控制器670），它可以是键盘、鼠标、跟踪球、游戏控制器、麦克风、语音识别装置或将信息输入到电子***600中的任何其它输入装置。在一实施例中，输入装置670是照相机。在一实施例中，输入装置670是数字录音机。在一实施例中，输入装置670是照相机和数字录音机。
如在本文中示出的，可在多个不同的实施例中实现集成电路610，包含根据若干公开的实施例和它们的等同物中的任何一个的其中具有机械熔断器的半导体封装、电子***、计算机***、制作集成电路的一个或多个方法以及制作电子组件的一个或多个方法（电子组件包含根据如本文的各实施例中阐述的若干公开的实施例和它们的领域公认的等同物中的任何一个的其中具有机械熔断器的半导体封装）。根据若干公开的其中具有机械熔断器的半导体封装的实施例和它们的等同物的任何一个，元件、材料、几何形状、尺寸和操作序列都可以改变来适应特定I/O耦合要求（包含嵌在处理器安装衬底中的微电子管芯的阵列接触计数、阵列接触配置）。如图6的虚线表示的，可包含底层衬底。也如图6中描述的，还可包含无源装置。
在一个实现中，半导体封装包括耦合到管芯的内建载体（内建载体包括第一内建层）和通过气隙与第一内建层的一部分分离的梁元件。梁元件包括第一表面和第二表面，第一表面包含多个边缘，每个边缘部分地定义在第一表面与第二表面之间延伸的多个通孔的相应通孔。第一表面包含多个臂部分（每个臂部分位于多个边缘的相应一对边缘邻近的边缘之间）和多个节点部分（每个节点部分位于多个臂部分中的三个或者更多的相应接合处），其中，对于每个节点部分，在节点部分处彼此连结的臂部分的相应总数是不同于四的数，或在节点部分处彼此连结的两个臂部分具有彼此倾斜的相应中线。
在一实施例中，对于位于相应第一臂部分、第二臂部分、第三臂部分和第四臂部分的接合处的多个节点部分的每个，其中第一臂部分和第二臂部分的相应中线彼此平行，并且其中第三臂部分和第四臂部分的相应中线彼此平行，第一臂部分和第三臂部分的相应中线彼此倾斜。在另一实施例中，多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中，对于矩形的边缘的第一行和矩形的边缘的第二行中的每个，行的一个或多个边缘各自包含沿着第一方向线延伸的相应边。在另一实施例中，多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中矩形的边缘的第一行的一个或多个边缘各自包含沿着倾斜于第一方向线的第二方向线延伸的相应边。
在另一实施例中，多个节点部分的第一节点部分是在只有三个臂部分的接合处。在另一实施例中，多个节点部分的第一节点部分是在五个或者更多臂部分的接合处。在另一实施例中，多个边缘包含在第一表面中定义圆形的边缘。在另一实施例中，圆形包含圆。在另一实施例中，多个边缘包含在第一表面中定义三角形的边缘。在另一实施例中，多个边缘包含在第一表面中定义多边形的边缘，其中多边形的边的总数大于四。在另一实施例中，多个边缘包含在第一表面中定义菱形的边缘。在另一实施例中，通孔是一组孔邻接的通孔。
在一个实现中，方法包括形成用于管芯的内建载体的第一部分，包含层压第一内建层，以及形成包括第一表面和第二表面的梁元件，第一表面包含多个边缘，每个边缘部分地定义在第一表面与第二表面之间延伸的多个通孔的相应通孔。第一表面包含多个臂部分（每个臂部分位于多个边缘的相应一对边缘邻近的边缘之间），以及多个节点部分（每个节点部分位于多个臂部分中的三个或者更多的相应接合处），其中，对于每个节点部分，在节点部分处彼此连结的臂部分的相应总数是不同于四的数，或在节点部分处彼此连结的两个臂部分具有彼此倾斜的相应中线。方法还包括执行通过多个通孔的蚀刻来形成将第一内建层的一部分与梁元件分离的气隙。
在一实施例中，对于位于相应第一臂部分、第二臂部分、第三臂部分和第四臂部分的接合处的多个节点部分的每个，其中第一臂部分和第二臂部分的相应中线彼此平行，并且其中第三臂部分和第四臂部分的相应中线彼此平行，第一臂部分和第三臂部分的相应中线彼此倾斜。在另一实施例中，多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中，对于矩形的边缘的第一行和矩形的边缘的第二行的每个，行的一个或多个边缘各自包含沿着第一方向线延伸的相应边。在另一实施例中，多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中矩形的边缘的第一行的一个或多个边缘各自包含沿着倾斜于第一方向线的第二方向线延伸的相应边。
在另一实施例中，多个节点部分的第一节点部分是在只有三个臂部分的接合处。在另一实施例中，多个节点部分的第一节点部分是在五个或者更多臂部分的接合处。在另一实施例中，多个边缘包含在第一表面中定义圆形的边缘。在另一实施例中，圆形包含圆。在另一实施例中，多个边缘包含在第一表面中定义三角形的边缘。在另一实施例中，多个边缘包含在第一表面中定义多边形的边缘，其中多边形的边的总数大于四。在另一实施例中，多个边缘包含在第一表面中定义菱形的边缘。在另一实施例中，通孔是一组孔邻接的通孔。
在一个实现中，***包括包含封装的计算装置，所述封装包含布置在内建载体中的微处理器，内建载体包括第一内建层以及通过气隙与第一内建层的一部分分离的梁元件。梁元件包括第一表面和第二表面，第一表面包含多个边缘，每个边缘部分地定义在第一表面与第二表面之间延伸的多个通孔的相应通孔。第一表面包含多个臂部分（每个臂部分位于多个边缘的相应一对边缘邻近的边缘之间）和多个节点部分（每个节点部分位于多个臂部分中的三个或者更多的相应接合处），其中，对于每个节点部分，在节点部分处彼此连结的臂部分的相应总数是不同于四的数，或在节点部分处彼此连结的两个臂部分具有彼此倾斜的相应中线。
在一实施例中，对于多个节点部分的每个，如果节点部分位于相应第一臂部分、第二臂部分、第三臂部分和第四臂部分的接合处，其中第一臂部分和第二臂部分的相应中线彼此平行，并且其中第三臂部分和第四臂部分的相应中线彼此平行，则第一臂部分和第三臂部分的相应中线彼此倾斜。在另一实施例中，多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中，对于矩形的边缘的第一行和矩形的边缘的第二行的每个，行的一个或多个边缘各自包含沿着第一方向线延伸的相应边。在另一实施例中，多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中矩形的边缘的第一行的一个或多个边缘各自包含沿着倾斜于第一方向线的第二方向线延伸的相应边。
在另一实施例中，多个节点部分的第一节点部分是在只有三个臂部分的接合处。在另一实施例中，多个节点部分的第一节点部分是在五个或者更多臂部分的接合处。在另一实施例中，多个边缘包含在第一表面中定义圆形的边缘。在另一实施例中，圆形包含圆。在另一实施例中，多个边缘包含在第一表面中定义三角形的边缘。在另一实施例中，多个边缘包含在第一表面中定义多边形的边缘，其中多边形的边的总数大于四。在另一实施例中，多个边缘包含在第一表面中定义菱形的边缘。在另一实施例中，通孔是一组孔邻接的通孔。
本文描述用于提供半导体封装的技术和架构。在以上描述中，为了解释的目的，阐述大量具体细节以便提供某些实施例的透彻理解。然而，对本领域的技术人员显而易见的是可以实践某些实施例而没有这些具体细节。在其它实例中，以框图的形式示出结构和装置以便避免使描述变得模糊。
在说明书中对“一个实施例”或“实施例”的提及意味着结合实施例描述的特定特征、结构或特性包含在本发明的至少一个实施例中。在说明书中的各种位置中，短语“在一个实施例中”的出现不一定都指相同的实施例。
在对计算机存储器内的数据位的操作的算法和符号表示方面呈现本文详细描述的一些部分。这些算法描述和表示是由计算领域中的那些技术人员用来将他们的工作实质最有效地传达给本领域中的其它技术人员的方法。在此处并且一般而言，算法被设想为产生所希望的结果的步骤的有条理的序列。步骤是要求物理量的物理操纵的那些。通常（虽然不一定），这些数量采取能够被存储、传输、组合、比较、并且以其它方式操作的电或磁性信号的形式。已经证明有时（主要出于共同使用的原因）将这些信号称为位、值、元件、符号、字符、项、数等是便利的。
然而，应该牢记，所有这些和类似术语与适当的物理量关联并且仅是应用于这些量的便利标签。除非特别说明，否则如从本文论述显而易见的，可意识到遍及描述，利用术语（例如，“处理”或“估算”或“计算”或“确定”或“显示”等）的论述指计算机***或类似电子计算装置（它将表示为计算机***的寄存器和存储器内的物理（电子）量数据操作并且转换为类似表示为计算机***存储器或寄存器或其它这样的信息存储、传送或显示装置内的物理量的其它数据）的动作和过程。
某些实施例也涉及用于执行本文操作的器件。此器件可为了要求的目的而被特别构造，或它可包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可存储在计算机可读存储介质中（例如但不限于，任何类型的磁盘（包含软盘、光盘、CD-ROM和磁性光盘）、只读存储器（ROM）、随机存取存储器（RAM）（例如，动态RAM（DRAM）、EPROM、EEPROM）、磁卡或光卡或适合于存储电子指令的任何类型的媒体）并且耦合到计算机***总线。
本文呈现的算法和显示不是固有地涉及任何特定计算机或其它器件。各种通用***可与根据在本文中的教导的程序一起使用，或它可证明便于构造更专业的器件来执行所要求的方法步骤。各种这些***的要求的结构将从本文的描述出现。此外，不参考任何特定编程语言来描述某些实施例。将意识到，各种编程语言可用于实现如本文描述的这样的实施例的教导。
除了在本文中描述的，可对所公开的实施例及其实现作出各种修改而不背离它们的范围。因此，应该在说明性并且不是限制性的意义上解释本文的图示和示例。应该仅通过参考所附的权利要求来衡量本发明的范围。

Claims (15)

1. 一种半导体封装，包括：
内建载体，耦合到管芯，所述内建载体包括第一内建层；以及
梁元件，通过气隙与所述第一内建层的一部分分离，所述梁元件包括第一表面和第二表面，所述第一表面包含多个边缘，每个边缘部分地定义在所述第一表面与所述第二表面之间延伸的多个通孔的相应通孔，其中所述第一表面包含：
多个臂部分，每个臂部分位于所述多个边缘的相应一对边缘邻近的边缘之间；以及
多个节点部分，每个节点部分位于所述多个臂部分中的三个或者更多的相应接合处，其中，对于每个所述节点部分，在所述节点部分处彼此连结的臂部分的相应总数是不同于四的数，或者在所述节点部分处彼此连结的两个臂部分具有彼此倾斜的相应中线。
2. 如权利要求1所述的半导体封装，其中对于所述多个节点部分中的每个，如果所述节点部分位于相应第一臂部分、第二臂部分、第三臂部分和第四臂部分的接合处，其中所述第一臂部分和所述第二臂部分的相应中线彼此平行，并且其中所述第三臂部分和所述第四臂部分的相应中线彼此平行，则所述第一臂部分和所述第三臂部分的所述相应中线彼此倾斜。
3. 如权利要求1和2中的任一项所述的半导体封装，其中所述多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中，对于矩形的边缘的所述第一行和矩形的边缘的所述第二行中的每个，所述行的一个或多个边缘各自包含沿着所述第一方向线延伸的相应边。
4. 如权利要求1和2中的任一项所述的半导体封装，其中所述多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中矩形的边缘的所述第一行的一个或多个边缘各自包含沿着倾斜于所述第一方向线的第二方向线延伸的相应边。
5. 如权利要求1和2中的任一项所述的半导体封装，其中所述多个节点部分的第一节点部分是在只有三个臂部分的接合处。
6. 如权利要求1和2中的任一项所述的半导体封装，其中所述多个边缘包含在所述第一表面中定义圆形的边缘。
7. 如权利要求1和2中的任一项所述的半导体封装，其中所述多个边缘包含在所述第一表面中定义多边形的边缘。
8. 一种方法，包括：
形成用于管芯的内建载体的第一部分，包含层压第一内建层；
形成包括第一表面和第二表面的梁元件，所述第一表面包含多个边缘，每个边缘部分地定义在所述第一表面与所述第二表面之间延伸的多个通孔的相应通孔，其中所述第一表面包含：
多个臂部分，每个臂部分位于所述多个边缘的相应一对边缘邻近的边缘之间；以及
多个节点部分，每个节点部分位于所述多个臂部分中的三个或者更多的相应接合处，其中，对于每个所述节点部分，在所述节点部分处彼此连结的臂部分的相应总数是不同于四的数，或在所述节点部分处彼此连结的两个臂部分具有彼此倾斜的相应中线；
执行通过所述多个通孔的蚀刻来形成将所述第一内建层的一部分与所述梁元件分离的气隙。
9. 如权利要求8所述的方法，其中对于所述多个节点部分的每个，如果所述节点部分位于相应第一臂部分、第二臂部分、第三臂部分和第四臂部分的接合处，其中所述第一臂部分和所述第二臂部分的相应中线彼此平行，并且其中所述第三臂部分和所述第四臂部分的相应中线彼此平行，则所述第一臂部分和所述第三臂部分的所述相应中线彼此倾斜。
10. 如权利要求8和9的任一项所述的方法，其中所述多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中，对于矩形的边缘的所述第一行和矩形的边缘的所述第二行的每个，所述行的一个或多个边缘各自包含沿着所述第一方向线延伸的相应边。
11. 如权利要求8和9中的任一项所述的方法，其中所述多个边缘包含各自沿着第一方向线延伸的矩形的边缘的第一行和矩形的边缘的第二行，其中矩形的边缘的所述第一行的一个或多个边缘各自包含沿着倾斜于所述第一方向线的第二方向线延伸的相应边。
12. 如权利要求8和9中的任一项所述的方法，其中所述多个边缘包含在所述第一表面中定义圆形的边缘。
13. 如权利要求8和9中的任一项所述的方法，其中所述多个边缘包含在所述第一表面中定义多边形的边缘。
14. 一种***，包括：
包含封装的计算装置，所述封装包含布置在内建载体中的微处理器，所述内建载体包括：
第一内建层；以及
梁元件，通过气隙与所述第一内建层的一部分分离，所述梁元件包括第一表面和第二表面，所述第一表面包含多个边缘，每个边缘部分地定义在所述第一表面与所述第二表面之间延伸的多个通孔的相应通孔，其中所述第一表面包含：
多个臂部分，每个臂部分位于所述多个边缘的相应一对边缘邻近的边缘之间；以及
多个节点部分，每个节点部分位于所述多个臂部分中的三个或者更多的相应接合处，其中，对于每个所述节点部分，在所述节点部分处彼此连结的臂部分的相应总数是不同于四的数，或在所述节点部分处彼此连结的两个臂部分具有彼此倾斜的相应中线。
15. 如权利要求14所述的***，其中对于所述多个节点部分的每个，如果所述节点部分位于相应第一臂部分、第二臂部分、第三臂部分和第四臂部分的接合处，其中所述第一臂部分和所述第二臂部分的相应中线彼此平行，并且其中所述第三臂部分和所述第四臂部分的相应中线彼此平行，则所述第一臂部分和所述第三臂部分的所述相应中线彼此倾斜。
CN201410495680.9A 2013-09-27 2014-09-25 半导体封装的通孔结构的改进布置 Pending CN104512858A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2013/062457 WO2015047346A1 (en) 2013-09-27 2013-09-27 An improved arrangement of through-hole structures of a semiconductor package
USPCT/US2013/062457 2013-09-27

Publications (1)

Publication Number Publication Date
CN104512858A true CN104512858A (zh) 2015-04-15

Family

ID=52744240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410495680.9A Pending CN104512858A (zh) 2013-09-27 2014-09-25 半导体封装的通孔结构的改进布置

Country Status (6)

Country Link
US (1) US20150217995A1 (zh)
EP (1) EP3050116B1 (zh)
JP (1) JP6205496B2 (zh)
KR (1) KR101813905B1 (zh)
CN (1) CN104512858A (zh)
WO (1) WO2015047346A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104865002B (zh) * 2015-05-05 2017-04-12 苏州曼普拉斯传感科技有限公司 一种mems压力传感器装置及封装方法
US9997428B2 (en) 2015-07-14 2018-06-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Via structures for thermal dissipation
US10129972B2 (en) 2015-10-30 2018-11-13 Avago Technologies International Sales Pte. Limited Frame elements for package structures comprising printed circuit boards (PCBs)
US10199424B1 (en) * 2017-07-19 2019-02-05 Meridian Innovation Pte Ltd Thermoelectric-based infrared detector having a cavity and a MEMS structure defined by BEOL metals lines
US20190169020A1 (en) * 2017-12-05 2019-06-06 Intel Corporation Package substrate integrated devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050229704A1 (en) * 2004-04-14 2005-10-20 Denso Corporation Physical quantity sensor having multiple through holes
CN1938808A (zh) * 2004-03-30 2007-03-28 先锋株式会社 电子发射装置及其制造方法、和利用电子发射装置的摄像装置或显示装置
CN101106839A (zh) * 2006-07-10 2008-01-16 雅马哈株式会社 压力传感器及其制造方法
US8345895B2 (en) * 2008-07-25 2013-01-01 United Microelectronics Corp. Diaphragm of MEMS electroacoustic transducer
CN102906011A (zh) * 2010-06-25 2013-01-30 国际商业机器公司 微机电***结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541214B2 (en) * 1999-12-15 2009-06-02 Chang-Feng Wan Micro-electro mechanical device made from mono-crystalline silicon and method of manufacture therefore
US6635506B2 (en) * 2001-11-07 2003-10-21 International Business Machines Corporation Method of fabricating micro-electromechanical switches on CMOS compatible substrates
KR100416266B1 (ko) * 2001-12-18 2004-01-24 삼성전자주식회사 막힌 희생층 지지대를 갖는 멤스 구조물 및 그의 제작방법
JP2005300403A (ja) * 2004-04-14 2005-10-27 Denso Corp 半導体力学量センサ
JP2007015035A (ja) 2005-07-05 2007-01-25 Advanced Telecommunication Research Institute International 微小構造体の製造方法
EP1908727A1 (en) * 2006-10-03 2008-04-09 Seiko Epson Corporation Wafer-level MEMS package and manufacturing method thereof
JP4726927B2 (ja) * 2008-06-19 2011-07-20 株式会社日立製作所 集積化マイクロエレクトロメカニカルシステムおよびその製造方法
JP2010155306A (ja) * 2008-12-26 2010-07-15 Panasonic Corp Ｍｅｍｓデバイス及びその製造方法
EP2565153B1 (en) * 2011-09-02 2015-11-11 Nxp B.V. Acoustic transducers with perforated membranes
JP5813471B2 (ja) * 2011-11-11 2015-11-17 株式会社東芝 Ｍｅｍｓ素子
US9708178B2 (en) * 2011-12-30 2017-07-18 Intel Corporation Integration of laminate MEMS in BBUL coreless package
EP2658288B1 (en) * 2012-04-27 2014-06-11 Nxp B.V. Acoustic transducers with perforated membranes
JP2014155980A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法
US8692340B1 (en) * 2013-03-13 2014-04-08 Invensense, Inc. MEMS acoustic sensor with integrated back cavity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938808A (zh) * 2004-03-30 2007-03-28 先锋株式会社 电子发射装置及其制造方法、和利用电子发射装置的摄像装置或显示装置
US20050229704A1 (en) * 2004-04-14 2005-10-20 Denso Corporation Physical quantity sensor having multiple through holes
CN101106839A (zh) * 2006-07-10 2008-01-16 雅马哈株式会社 压力传感器及其制造方法
US8345895B2 (en) * 2008-07-25 2013-01-01 United Microelectronics Corp. Diaphragm of MEMS electroacoustic transducer
CN102906011A (zh) * 2010-06-25 2013-01-30 国际商业机器公司 微机电***结构

Also Published As

Publication number Publication date
EP3050116A4 (en) 2017-05-03
JP6205496B2 (ja) 2017-09-27
KR20160039246A (ko) 2016-04-08
US20150217995A1 (en) 2015-08-06
EP3050116A1 (en) 2016-08-03
KR101813905B1 (ko) 2018-01-02
EP3050116B1 (en) 2019-02-27
JP2016531011A (ja) 2016-10-06
WO2015047346A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
US11456278B2 (en) Methods for fabricating 3D semiconductor device packages, resulting packages and systems incorporating such packages
TWI770072B (zh) 具有用於扇出縮放的柱和通孔連接之高密度互連層的封裝基板
CN104512858A (zh) 半导体封装的通孔结构的改进布置
KR101409094B1 (ko) 코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법
CN105590913B (zh) 使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠，以及其形成工艺
KR101440711B1 (ko) 마이크로전자 패키지 및 그의 제조 방법
US20130228911A1 (en) Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8633551B1 (en) Semiconductor package with mechanical fuse
US20160076961A1 (en) Semiconductor package with air pressure sensor
US11532586B2 (en) Connecting techniques for stacked substrates
US20230405976A1 (en) Glass dielectric layer with patterning
TWI550822B (zh) 具有局部化高密度基板繞線的設備與封裝及其製造方法
CN105280575A (zh) 半导体封装结构及其制造方法
TWI580631B (zh) 用於提供半導體封裝之ｍｅｍｓ結構的裝置、系統及方法
CN104766806B (zh) 晶圆三维集成的方法
US10008442B2 (en) Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used
CN108022898A (zh) 一种半导体器件及其制作方法
CN104766828B (zh) 晶圆三维集成的方法
US8039306B2 (en) 3D integration of vertical components in reconstituted substrates
KR101595216B1 (ko) 로컬화된 고밀도 기판 라우팅
KR100843232B1 (ko) 측면패드를 구비하는 칩, 그 제조방법 및 그 칩을 이용한패키지
KR100871708B1 (ko) 딤플을 구비하는 칩, 그 제조방법 및 그 칩을 이용한패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150415

RJ01 Rejection of invention patent application after publication