CN104507854A - 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备 - Google Patents

形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备 Download PDF

Info

Publication number
CN104507854A
CN104507854A CN201380040649.XA CN201380040649A CN104507854A CN 104507854 A CN104507854 A CN 104507854A CN 201380040649 A CN201380040649 A CN 201380040649A CN 104507854 A CN104507854 A CN 104507854A
Authority
CN
China
Prior art keywords
substrate
integrated circuit
transducer
material layer
partially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380040649.XA
Other languages
English (en)
Inventor
玛丽亚姆·萨达卡
伯纳德·阿斯帕
克里斯特勒·拉加赫·布兰查德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN104507854A publication Critical patent/CN104507854A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

用以形成半导体设备的方法，该半导体设备包括集成电路以及与集成电路操作地联接的微机电***(MEMS)设备。可以将集成电路的至少一部分制造在基板的表面上，并且可以将MEMS设备形成在所述集成电路的所述至少一部分之上。所述MEMS设备可以与所述集成电路操作地联接。使用这种方法形成了半导体结构以及包括这种结构的电子设备。

Description

形成基板同侧包括MEMS设备及集成电路的半导体结构的方法以及相关结构和设备
技术领域
本公开涉及制造半导体结构的方法，该半导体结构包括一个或多个微机电***(MEMS)设备以及位于其中的导电通道，还涉及使用这种方法制造的半导体结构。
背景技术
半导体结构是制造半导体设备中所使用或者形成的结构。例如，半导体设备包括电子信号处理器、电子内存设备、光敏设备以及微机电***(MEMS)设备。这些结构以及材料通常包括一个或多个半导体材料(例如，硅、锗、III-V半导体材料等)，并且可包括集成电路的至少一部分。
MEMS设备是小型设备，其具有物理有源特征及电气有源特征。MEMS设备的有源特征可以具有微米尺寸和/或纳米尺寸特征。例如，MEMS设备可以具有的有源特征的截面尺寸为大约100μm或者更少。
MEMS设备通常包括换能器，该换能器将电能转换为动能(物理能量)，或者将动能转换为电能，电能呈例如电压或者电流的形式，动能呈例如机械偏转或者振动的形式。例如，MEMS设备包括共振器，该共振器响应于施加的电信号生成共振的机械振动。MEMS设备还包括传感器，传感器用以通过感测由物理现象所引起的电信号的变动来感测物理现象(例如，偏转、压力、振动等)。一些MEMS设备的特征可以既是共振器又是传感器。
本领域中公知了许多类型的MEMS共振器例如包括板声波共振器、挠曲型共振器、体声波(BAW)共振器、表面声波(SAW)共振器以及薄膜体声波共振器(FBAR)。
发明内容
提供该发明内容来介绍简化形式的构思选择。这些构思在以下公开的示范实施例中将进一步详细描述。该发明内容不旨在识别所要求保护的主题的关键特征或者重要特征，也不旨在用以限制所要求保护的主题的范围。
在一些实施例中，本公开包括形成半导体设备的方法，所述半导体设备包括集成电路以及与所述集成电路可操作地联接的MEMS设备。根据这种方法，将集成电路的至少一部分制造在基板的第一主表面上，以及在所述集成电路的与所述基板的第一主表面相反的一侧，将MEMS设备形成在所述集成电路的所述至少一部分之上。将所述MEMS设备与所述集成电路可操作地联接。
在其他实施例中，本公开包括半导体结构，其具有：形成在基板的第一主表面上的集成电路的至少一部分；以及MEMS设备，其包括换能器，布置在所述集成电路的所述至少一部分之上以及所述基板的主表面之上。
在又一的实施例中，本公开包括电子设备，其包括：基板，具有有源表面以及与有源表面相反的背面；集成电路的有源部件，位于所述基板的有源表面上；MEMS换能器，在与基板的有源表面相反的一侧，位于集成电路的有源部件之上。所述设备还包括至少一个导电通道，其将MEMS换能器电气地联接至基板的有源表面上的集成电路的有源部件。
附图说明
尽管说明书权利要求书，权利要求书尤其指出并独特地陈述了本发明的实施例，但是，结合附图，本公开的实施例的优势可以很容易地从本公开实施例的特定例子的说明获得，其中：
图1至图12图示了可以用以形成半导体设备的方法的例子，半导体设备包括集成电路的至少一部分以及与集成电路可操作地联接的MEMS设备，其中，MEMS设备的至少一部分一体地制造在基板的有源表面上，基板的有源表面上还形成有集成电路；
图1是图示出基板的简化截面图；
图2图示了导电通道，它们从基板的第一主表面至基板的第二主表面延伸穿过图1的基板；
图3图示了晶体管，其形成在基板的第一主表面处；
图4图示了导电特征部，它们制造在图3的晶体管之上，并且与晶体管和导电通道电通信；
图5图示了介电材料，其位于图4的结构的晶体管的有源层和导电特征部之上；
图6图示了换能器腔室凹槽，其形成在图5的介电材料的主表面中；
图7图示了绝缘体上半导体型结构，其结合至图6的结构的介电材料的暴露主表面；
图8图示了从绝缘体上半导体型结构转移至有源层之上的介电材料的相对薄的材料层；
图9图示了导电通道，它们形成为穿过转移的材料层，用于使用一部分转移的材料层将MEMS设备电联接至有源层中的导电特征部；
图10图示了通过处理图9所示的转移的薄材料层以形成共振器所形成的结构，共振器包括一部分薄材料层；
图11图示了帽结构，其结合至薄材料层，并且在包括一部分薄材料层的共振器的之上以及基板的第一主表面之上延伸；
图12图示了图11的结构，其使用形成在基板的第二主表面之上的导电触头在结构上联接至以及电联接至更高水平的基板，并且与延伸穿过基板的导电通道电接触；
图13至图16图示了可以用以形成半导体设备方法的另一例子，半导体设备包括集成电路的至少一部分以及与集成电路可操作地联接的MEMS设备，其中，MEMS设备的至少一部分一体地制造在基板的有源表面上，该基板上还形成有集成电路；
图13图示了类似于图9的结构，但是还包括用于丝焊结合处理中的另一电触头结构，该电触头结构延伸穿过转移的材料层到达有源层中的导电特征部；
图14图示了通过处理图13所示的转移的薄材料层以形成共振器所形成的结构，共振器包括一部分薄材料层；
图15图示了帽结构，其结合至薄材料层，并且在包括一部分薄材料层的共振器的之上以及基板的第一主表面之上延伸；
图16图示了图15的结构，其在结构上联接至更高水平的基板，并且使用焊丝电联接更高水平的基板的导电特征部；
图17至图25图示了可以用以形成半导体设备方法的另一例子，半导体设备包括集成电路的至少一部分以及与集成电路可操作地联接的MEMS设备，其中，MEMS设备的至少一部分一体地制造在基板的有源表面上，该基板上还形成有集成电路；
图17图示了类似于图6的结构，其包括换能器腔室凹槽，该换能器腔室凹槽形成在介电材料的暴露主表面中，该介电材料覆盖基板的有源表面上的集成电路的有源层；
图18图示了导电通道，它们形成为穿过介电材料到达有源层中的导电特征部；
图19图示了换能器腔室凹槽，其形成在另一基板的主表面中；
图20图示了绝缘体上半导体型结构结合至图19的基板的主表面；
图21图示了在形成图20的结合结构之后，通过从绝缘体上半导体型结构移除相对厚的块材料体积，而从图20的绝缘体上半导体型结构转移至图20的基板的主表面的相对薄的材料层；
图22图示了导电通道，它们形成为穿过转移的材料层并且穿过图21的基板；
图23图示了通过处理图22所示的转移的薄材料层以形成共振器所形成的结构，共振器包括一部分薄材料层；
图24图示了图23的结构，其在结构上联接以及电联接图18的结构，使得图23的结构的共振器与图18的结构的有源电路电联接；
图25图示了图24的结构，其在结构上联接至以及电联接至更高水平基板。
具体实施方式
此处提出的图例不旨在作为任何特定半导体材料、结构或者设备的实际视图，而仅仅是用以描述本公开的实施例的理想图示。
此处使用的任何标题不应理解为限制本发明实施例的范围，该范围由以下权利要求以及它们的法律上的等同结构限定。任何具体标题中描述的构思通常能够应用到整个说明书的其他段落中。
此处引用了数个参考文献，它们的整个公开通过引用整体上并入此处用于所有目的。此外，不管引用的参考文献的特征如何，所有参考文献都不被视为是此处要求包含的主题的发明的现有技术。
本公开包括可以用以形成半导体设备的方法，半导体设备包括集成电路的至少一部分以及MEMS设备。集成电路与MEMS设备电互连。MEMS设备的至少一部分和集成电路可以一体地形成在基板的有源表面之上。这种方法的例子以下进一步详细公开。
图1至图12图示了形成半导体设备的方法的非限制性例子，该方法包括：将集成电路的至少一部分形成在基板上；以及随后将MEMS设备的至少一部分一体地形成在集成电路之上以及基板的有源表面之上。
图1是基板100的简化截面图。基板100可以包括本领域中称为“晶片”或者“晶圆”的物质，并且可是大致平面状的。基板100可以包括制造集成电路时通常使用的多种材料中的任何材料。作为非限制性例子，基板100可以包括氧化物(例如，氧化铝、氧化锆、氧化硅等)、氮化物(例如，氮化硅)、碳化物(例如，碳化硅)或者半导体材料(例如，硅、锗、III-V半导体材料等)。在一些实施例中，基板100可以包括结晶材料(例如，多晶或者单晶材料)。此外，基板100可以至少大致包括单个大致均质材料，或者基板100可以包括多层结构。
参考图2，一个或多个导电通道102可以形成在基板100中。一个或多个导电通道102可以从基板100的第一主表面104朝向位于基板100的相反侧的基板100的第二主表面106至少部分地延伸穿过基板100。图2图示了四个(4)导电通道102，但是基板100可以实际上包括任何数量的导电通道102。导电通道102可以使用本领域公知的处理形成。例如，通道孔可以使用例如光刻掩蔽以及刻蚀处理而形成在基板100中。在这种实施例中，掩模层可以沉积在基板100的第一主表面104之上，并且选择性地被图案化，以便在期望刻蚀至基板100以形成通道孔的部位处形成穿过掩模层的孔口。在形成图案化掩模层之后，使用例如干法反应离子刻蚀处理对基板100的通过图案化掩模层被暴露的区域进行刻蚀以在基板100中形成通道孔。在刻蚀处理之后，可以移除图案化掩模层，并且通道孔可以填充有导电材料以形成导电通道102。导电材料可以包括例如掺杂多晶硅。在一些实施例中，导电材料可以包括多层结构，该多层结构包括多个不同的导电材料层。使用一个或多个沉积处理(例如，物理气相沉积处理(PVD)或者化学气相沉积(CVD)处理)、非电解浸镀处理以及电解浸镀处理，可以将导电材料沉积在通道孔内。
如图2所示，在一些实施例中，导电通道102可以整体地延伸穿过基板100。在其他实施例中，导电通道102当起初形成时可以仅部分延伸穿过基板100，然后可以使基板102变薄，直到导电通道102在第一主表面104和第二主表面106处被暴露并且整体延伸穿过基板102。因而，导电通道102可以包括的是本领域中通常称为“贯通晶圆通道”(TWV)，或者在基板100包括硅的实施例中包括的是“贯通硅通道”(TSV)。
在一些实施例中，基板100在第一主表面104和第二主表面106之间可以具有的平均层厚度(图2的角度看的垂直尺寸)为大约二百五十微米(250μm)或更多，大约五百微米(500μm)或更多，或者甚至七百五十微米(750μm)或更多。导电通道102可以具有平均截面尺寸(例如，平均直径)，使得导电通道102的纵横比(纵横比为长度与平均截面尺寸之比)是大约二十五(25)或者更少，大约十(10)或者更少，或者甚至大约五(5)或者更少。难以将导电通道102制造为具有高的纵横比。因而，理想的是，导电通道102形成为部分地穿过基板100，然后随后将基板100的至少一部分变薄，直到导电通道102在基板100的第一主表面104和第二主表面106处被暴露，如以上提到的。
集成电路的至少一部分可以制造在基板100的第一主表面104上。例如，图3图示了形成在第一主表面104上的有源层108，其包括多个晶体管110。因而，基板100的第一主表面104可以包括的是本领域中通常称为基板100的“有源表面”，而基板100的第二主表面106可以包括的是本领域中通常称为基板100的“背面”。使用本领域公知的处理，晶体管110可以形成在基板100的第一主表面104中、基板100的第一主表面104上和/或基板100的第一主表面104之上。作为非限制性例子，晶体管110可以包括金属氧化物半导体场效应晶体管(MOSFET)，并且可实施互补金属氧化物半导体技术(CMOS)。本领域通常采用的制造这种晶体管110的处理通常在本领域中称为“前道工序”(FEOL)处理，通常涉及在大于四百摄氏度(400℃)的温度下实施的处理。因而，在这种实施例中，用以形成导电通道102的导电材料(在形成有源层108之前被制造)可以包括的材料是，该结构是在用以形成晶体管110的FEOL处理期间所经历的温度范围内稳定的材料。例如，在这种实施例中，用以形成导电通道102的导电材料可以包括掺杂多晶硅。
参考图4，在形成晶体管110之后，可以在晶体管110的与基板100的第一主表面104相反侧的之上形成一个或多个额外的导电特征层，用以将晶体管110的各种特征(例如，晶体管110的源极、漏极以及栅极)电性互连。导电特征部可以包括一个或多个横向延伸的导电线112(例如，迹线)、垂直延伸的导电通道114以及电接触点116。导电特征部可以包括至少部分地嵌入介电材料118中的导电材料区域(例如，铜、铝、钨等)。一个或多个导电特征层和围绕介电材料118的层可以用层层平印处理形成在晶体管110中。在这种处理中，介电材料层以及导电材料层可以沉积并且选择性地以交替方式被图案化，以形成各种导电特征部和介电材料118。本领域中制造这些导电特征部通常采用的处理通常在本领域中称为“后道工序”(BEOL)处理，通常涉及在大约四百摄氏度(400℃)或者更低温度下实施的处理(但是，在一些实施例中，被沉积作为BEOL处理的一部分的一个或多个初始金属层可以包括钨，钨可以在高达大约九百摄氏度(900℃)的温度下被沉积)。
形成在晶体管110之上的一个或多个导电特征部(例如，一个或多个导电线112、导电通道114以及电接触点116)可以电气地联接一个或多个导电通道102。换句话说，在至少一个导电通道102和一个或多个导电特征部之间可以提供连续电路径。
晶体管110和形成在晶体管110之上的导电特征部(例如，一个或多个导电线112、导电通道114以及接触点116)可以形成集成电路的至少一部分。在上述用以形成集成电路的有源层的FEOL处理和BEOL处理之后，可以在集成电路的与基板100的第一主表面104相反的一侧将MEMS设备形成在集成电路之上，将MEMS设备可以与集成电路在操作上联接，如以下讨论的。
在其他实施例中，导电通道102可以在形成晶体管110之后制造，而不是在形成晶体管110之前。换句话说，晶体管110可以制造在基板100上，然后可以制造穿过有源层以及部分地穿过基板100的导电通道102，该有源层包括晶体管110。因而，导电通道102可以在标准FEOL处理之前制造，在标准FEOL处理之后制造，在标准BEOL处理之前制造，或者在BEOL处理之后制造。如先前提到的，被沉积作为BEOL处理的一部分的一个或多个初始金属层可以包括钨，钨可以在高达大约九百摄氏度(900℃)的温度下被沉积。在一些实施例中，可以在BEOL处理中沉积这种初始钨层之后但在完成BEOL处理之前，制造导电通道102。
在FEOL处理之后制造导电通道102的实施例中，导电通道102可以包括的导电材料是这样的，该导电材料在高于900℃或者甚至高于400℃的温度下不必是稳定的，因为由于存在BEOL特征故后续处理可以限制为低温度。因而，在这种实施例中，导电通道102可以包括金属、金属合金或者掺杂多晶硅。
参考图5，介电材料122层可以设置在集成电路的有源层之上，有源层包括晶体管110、导电线122、导电通道114和电接触点116以及介电材料118。介电材料122可以包括例如氧化物(例如，氧化铝、氧化锆、氧化硅等)或者氮化物(例如，氮化硅)。可以使用用于沉积介电材料的许多公知处理中的任何处理将介电材料122沉积在有源层之上，处理包括例如旋涂处理、化学气相沉积(CVD)处理等。介电材料122层可以具有的平均层厚度足以在其中形成换能器腔室凹槽，如以下进一步详细讨论的。作为非限制性例子，介电材料122层可以具有的平均层厚度在大约十微米(10μm)至大约五百微米(500μm)或更多之间。理想的是，在使用例如化学-机械抛光(CMP)处理沉积了介电材料122之后，对介电材料122的暴露表面进行平面化。
参考图6，至少一个换能器腔室凹槽124可以形成在介电材料122的暴露主表面123中。换能器腔室凹槽124最终用以形成换能器腔室的至少一部分，MEMS设备的换能器的至少一部分布置在该腔室中。换能器腔室凹槽124可以具有任何期望的尺寸和形状，期望尺寸和形状可以至少部分地是要形成的换能器的类型的函数。作为非限制性例子，换能器腔室凹槽124可以延伸至介电材料122的表面123的平均深度(图6的角度看的垂直尺寸)为至少大约一微米(1μm)，至少大约十微米(10μm)，至少大约一百微米(100μm)，或者甚至五百微米(500μm)或更多。此外，换能器腔室凹槽124可以具有的平行于介电材料122的表面123的平均宽度(图6的角度看的水平尺寸)为至少大约五十微米(50μm)，至少大约五百微米(500μm)，至少大约一千微米(1,000μm)或者甚至更大。在换能器形成为包括共振器的实施例中，共振器共振的频率可以至少部分地是换能器腔室凹槽124的尺寸和形状的函数，换能器腔室凹槽124的尺寸和形状可以设计及被选择以提供期望的共振频率。
使用例如光刻掩蔽以及刻蚀处理可以将换能器腔室凹槽124形成在介电材料122的主表面123中。在这种实施例中，掩模层可以沉积在介电材料122的主表面123之上，并且选择性地被图案化，以便在期望刻蚀至介电材料122以形成换能器腔室凹槽124的部位处形成穿过掩模层的孔口。在形成图案化掩模层之后，使用例如干法反应离子刻蚀处理或湿式化学刻蚀处理对介电材料122的通过图案化掩模层被暴露的区域进行刻蚀以形成换能器腔室凹槽124。在刻蚀处理之后，可以移除图案化掩模层。
作为非限制性例子，在介电材料包括二氧化硅(SiO2)的实施例中，可以使用湿式化学刻蚀处理将换能器腔室凹槽124刻蚀在二氧化硅中，在该处理中，溶液包括大约1％至大约50％体积的氢氟酸(HF)以及大约50％至大约99％体积的水(H2O)。在一些实施例中，该溶液还可以包括氟化铵NH4F或硝酸HNO3。刻蚀处理可以在大约二十摄氏度(20℃)至大约一百摄氏度(100℃)之间的温度下执行足够的时间，以形成具有期望尺寸的换能器腔室凹槽124。
在形成换能器腔室凹槽124之后，可以将换能器形成在换能器腔室凹槽124之上。参考图7，作为可以用以形成这种换能器的方法的非限制性例子，可以将绝缘体上半导体类型(SOI型)结构130结合在介电材料122的主表面123之上以及结合在换能器腔室凹槽124之上。SOI型结构130包括相对薄的材料层132，该相对薄的材料层132结合至相对厚的块材料体积134，中间材料136位于材料层132和块材料134之间。材料层132相对于块材料134是薄的，块材料134相对于材料层132是厚的。中间材料136的厚度可以约等于材料层132，或者其可以薄于材料层132。
SOI型结构130是这样的结构，该结构具有与常规绝缘体上半导体(SOI)结构类似的结构构造，但是材料层132可以包括或者不包括半导体材料，并且中间材料136可以包括或者不包括绝缘体材料。材料层132的一部分最终用以形成换能器的至少一部分(例如，共振器或者传感器)，并且可包括例如压电材料、半导体材料、陶瓷材料或者金属材料。压电材料包括例如石英(结晶SiO2)、AlPO4、GaPO4、BaTiO3、锆钛酸铅(PZT)、氧化锌以及铝氮化物。在一些实施例中，材料层132可以包括任何这些压电材料。在其他实施例中，材料层132可以包括半导体材料，诸如硅、锗或者III-V半导体材料(例如，GaN、AlN、InN、GaP、AlP、InP等)。
块材料134可以包括通常用于SOI基板的许多材料中的任何材料。这些材料包括例如陶瓷，诸如氧化物(例如，氧化铝、氧化锆、氧化硅等)，氮化物(例如，氮化硅)以及碳化物(例如，碳化硅)，以及半导体材料(例如，硅、锗、III-V半导体材料等)。块材料134可以包括非结晶材料或者结晶材料(例如，多晶或者单晶材料)。中间材料136可以包括介电材料、金属材料或者半导体材料。作为非限制性例子，中间材料136可以包括氧化物，诸如二氧化硅(SiO2)。
材料层132可以具有任何期望的平均层厚度。作为非限制性例子，材料层132可以具有的平均层厚度在大约五纳米(5nm)至大约五百微米(500μm)之间，大约五纳米(5nm)至大约一百微米(100μm)之间，或者甚至大约五纳米(5nm)至大约十微米(10μm)之间。如果MEMS设备制造成包括共振器，那么要形成的共振器的共振频率可能受材料层132的厚度的影响，可以相应选择材料层132的厚度以及由材料层132的一部分形成的最终共振器。
如图7所示，SOI型结构130结合至介电材料122的主表面123，使得材料层132布置在介电材料122和块材料134之间。换句话说，材料层132可以结合至介电材料122的主表面123。在一些实施例中，可以使用直接结合处理将材料层132结合至介电材料122的主表面123，而在它们之间不使用任何粘着剂。
可以使用直接结合处理将材料层132结合至介电材料122的主表面123，在直接结合处理中，通过提供二者之间的直接原子键将材料层132直接结合至表面106。换句话说，材料层132可以直接结合至基板100，而在材料层132和介电材料122之间不使用粘着剂。材料层132和介电材料122之间的原子键的性质将取决于材料层132和介电材料122中每个的表面处的材料成分。在一些实施例中，介电材料122可以包括二氧化硅(SiO2)，二氧化硅可以设置在材料层132的暴露主表面上。因而，根据这种实施例，直接原子键可以提供在材料层132的暴露主表面上的二氧化硅和介电材料122的主表面123上的二氧化硅之间。换句话说，材料层132的结合表面可以包括氧化物材料(例如，二氧化硅(SiO2))，介电材料122的结合表面可以至少大致包括相同的氧化物材料(例如，二氧化硅(SiO2))。在这种实施例中，氧化硅与氧化硅表面直接结合处理可以用来将材料层132的结合表面结合至介电材料122的结合表面。在这种实施例中，如图7所示，结合材料138(例如，氧化物层，诸如二氧化硅)可以布置在材料层132和介电材料122之间，位于它们的结合界面处。结合材料138可以具有的平均厚度例如在大约一纳米(1nm)至大约一微米(1μm)之间。
在其他实施例中，材料层132的结合表面可以包括半导体材料(例如，硅)，介电材料122的结合表面可以至少大致包括相同的半导体材料(例如，未掺杂的硅)。在这种实施例中，硅-硅表面直接结合处理可以用来将材料层132的结合表面结合至介电材料122的结合表面。
在一些实施例中，材料层132的结合表面和介电材料122的结合表面之间的直接结合可以通过如下来建立：将材料层132的结合表面和介电材料122的结合表面中的每个形成为具有相对平滑的表面，随后将这些结合表面抵接在一起，并且在它们之间开始传播结合波。
例如，材料层132的结合表面和介电材料122的结合表面中的每个可以形成为具有的均方根表面粗度(RRMS)为大约两纳米(2.0nm)或者更少，大约一纳米(1.0nm)或者更少，或者甚至大约0.25纳米(0.25nm)或者更少。使用机械抛光处理以及化学刻蚀处理中的至少一种可以对材料层132的结合表面和介电材料122的结合表面中的每个进行平滑化。例如，化学-机械抛光(CMP)处理可以用来对材料层132的结合表面和介电材料122的结合表面中的每个进行平面化和/或降低它们的表面粗度。
在对结合表面进行平滑化之后，可以使用本领域公知的处理对结合表面可选地进行清洁和/或激活。这种激活处理可以用来改变结合表面处的表面化学性，使得利于结合处理和/或引起形成更强的结合。
结合表面可以彼此直接物理接触，压力可以在结合表面上施加在局部区域。原子间键可以初始位于该局部压力区域中，结合波可以快速传播过结合表面之间的界面。
可选地，可以使用退火处理来强化该结合。这种退火处理可以包括，在熔炉中加热材料层132和介电材料122，温度为大约一百摄氏度(100℃)至大约四百摄氏度(400℃)之间，时间为大约两分钟(2mins)至大约十五个小时(15hrs)之间。
在一些实施例中，在直接结合处理期间，换能器腔室凹槽124可以气密地密封在SOI型结构130的材料层132和介电材料122之间。在一些实施例中，SOI型结构130的材料层132可以在真空下结合至介电材料122，使得真空永久地密封在换能器腔室凹槽124内。在其他实施例中，SOI型结构130的材料层132可以在惰性气体环境下结合至介电材料122，使得惰性气体永久地密封在换能器腔室凹槽124内。在又一实施例中，SOI型结构130的材料层132可以在环境条件下结合至介电材料122，使得空气永久地密封在换能器腔室凹槽124内。
参考图8，在将SOI型结构130(图7)结合至介电材料122的主表面123之后，可以移除SOI型结构130的块材料134，留下材料层132(以及可选地中间材料136)在后方结合至基板100。在一些实施例中，通过沿着中间材料136分割SOI型结构130(图7)，可以移除SOI型结构130的块材料134。在其他实施例中，刻蚀处理、磨削处理以及抛光处理(例如，化学-机械抛光(CMP)处理)中的一种或多种可以用来去除块材料134(以及可选地中间材料136)。
在其他实施例中，可以使用本领域中称为的处理来形成图8的结构，该结构包括材料层132(以及可选地中间材料136)。这种处理描述于例如Bruel的美国专利No.RE39,484(公布于2007年2月6日)，Aspar等人的美国专利No.6,303,468(公布于2001年10月16日)，Aspar等人的美国专利No.6,335,258(公布于2002年1月1日)，Moriceau等人的美国专利No.6,756,286(公布于2004年6月29日)，Aspar等人的美国专利No.6,809,044(公布于2004年10月26日)，以及Aspar等人的美国专利No.6,946,365(2005年9月20日)，这些公开将通过参考整体并入此处。简要来说，在这种方法中，离子可以沿着离子植入平面被植入块材料(其不包括SOI型结构130)的晶圆中，以限定晶圆内的弱平面。然后可以将晶圆附接至介电材料122的主表面123，如先前参考图7关于将SOI型结构130结合至介电材料122的主表面123描述的。然后可以沿着离子植入平面割开或者以其他方式分割晶圆，以将材料层132从晶圆分离，留下材料层132结合至介电材料122的主表面123。结合以及分割处理可以在大约400℃或者更低的温度下执行。在分割处理之后，可以使用化学-机械抛光(CMP)处理对材料层132的割开的表面进行平滑化。
在又进一步的实施例中，可以通过如下来形成图8的结构，该结构包括材料层132(以及可选地中间材料136)：使用例如直接结合处理将块材料的晶圆(其不包括SOI型结构130)结合至介电材料122的主表面123，如先前参考图7关于将SOI型结构130结合至介电材料122的主表面123所描述的。然后可以从介电材料122的相反侧对晶圆进行变薄化以形成材料层132。变薄处理可以包括以下至少一种：磨削处理、刻蚀处理以及抛光处理(例如，化学-机械抛光(CMP)处理)。
如图9所示，在将材料层132从SOI型结构130转移至介电材料122的主表面123之后，可以形成导电通道140，导电通道140延伸穿过材料层132和介电材料122到达制造在基板100的第一主表面104上的集成电路的导电特征部，诸如接触点106。可以使用一个或多个导电通道140将MEMS设备电联接至集成电路，使用一部分材料层132来制造该MEMS设备。
导电通道140可以使用本领域公知的处理形成。例如，通道孔可以使用例如光刻掩蔽以及刻蚀处理而形成为穿过材料层132和介电材料122。在这种实施例中，掩模层可以沉积在材料层132的暴露主表面之上，并且选择性地被图案化，以便在期望刻蚀至材料层132和介电材料122以形成通道孔的部位处形成穿过掩模层的孔口。在形成图案化掩模层之后，使用例如干法反应离子刻蚀处理对材料层132的通过图案化掩模层被暴露的区域(以及下面的介电材料122的区域)进行刻蚀以形成通道孔，这些通道孔延伸穿过材料层132和介电材料122。在刻蚀处理之后，可以移除图案化掩模层，并且通道孔可以填充有导电材料以形成导电通道140。导电材料可以包括例如金属、金属合金或者掺杂多晶硅。在一些实施例中，导电材料可以包括多层结构，该多层结构包括多个不同的导电材料层。使用一种或多种沉积处理(例如，物理气相沉积处理(PVD)或者化学气相沉积(CVD)处理)、非电解浸镀处理以及电解浸镀处理，可以将导电材料沉积在通道孔内。
如图10所示，材料层132的靠近换能器腔室凹槽124的区域可以被处理以在换能器腔室凹槽124之上以及邻近换能器腔室凹槽124形成换能器144。依靠例子但不作为限制，沟槽和/或孔146可以靠近换能器腔室凹槽124形成在材料层132中或者穿过材料层132，以选择性地降低用于材料层132的包括换能器144的部分的结构支撑，和/或电绝缘材料层132的包括换能器144的区域。换能器144的特定结构对于本公开的实施例不是关键的，可以采用各种构造的换能器。根据需要可以采用额外处理以形成具有期望构造并且包括材料层132的一部分的换能器144。作为非限制性例子，换能器144可以包括共振器，诸如板声波共振器、挠曲型共振器、体声波(BAW)共振器、表面声波(SAW)共振器或者薄膜体声波共振器(FBAR)。在其他实施例中，换能器144可以包括传感器，该传感器构造为电气地感测换能器144的一部分的机械变形或其中的振动。
如图10所示，一个或多个导电通道140可以物理接触以及电接触集成电路的导电特征部(诸如接触点116)，以及物理接触以及电接触材料层132的一部分，该一部分包括换能器144的元件或者特征，因而提供换能器144和集成电路之间的电互连。
参考图11，帽结构150可以设置在材料层132和换能器144之上。帽结构150可以包括另一换能器腔室凹槽152，另一换能器腔室凹槽152定位及构造为在基板100中形成的换能器腔室凹槽124的相反侧布置得邻近换能器144。可以在将帽结构150结合至材料层132之前，使用类似之前关于形成换能器腔室凹槽124所讨论的处理将换能器腔室凹槽152形成在帽结构150中。
帽结构150可以包括例如陶瓷，诸如氧化物(例如，氧化铝，氧化锆，氧化硅等)，氮化物(例如，氮化硅)或者碳化物(例如，碳化硅)。在其他实施例中，帽结构150可以包括半导体材料(例如，硅、锗、III-V半导体材料等)，或者金属，或者金属合金。此外，帽结构150的材料可以是非结晶的或者结晶的(多晶或者单晶)。
可以使用例如直接结合处理将帽结构150结合至材料层132，如先前参考图7所描述的。在其他实施例中，帽结构150可以使用粘着剂结合至材料层132。
换能器144可以气密地密封在帽结构150和介电材料122之间。在一些实施例中，帽结构150可以在真空下结合至材料层132，使得真空永久地密封在换能器腔室凹槽124、152内。在其他实施例中，帽结构150可以在惰性气体环境下结合至材料层132，使得惰性气体永久地密封在换能器腔室凹槽124、152内。在又一实施例中，帽结构150可以在环境条件下结合至材料层132，使得空气永久地密封在换能器腔室凹槽124、152内。
图11的结构包括换能器144以及与换能器144可操作地联接的集成电路的至少一部分。因而，图11的结构可以构造为用于附接至另一结构或设备，另一结构或设备用在更高水平的电气设备或***中。例如，参考图12，导电金属或者金属合金制成的***或者球154可选地可以形成在基板100的第二主表面106上，***或者球154可以电接触在基板100的第二主表面106处暴露的导电通道102的端部。***或者球154可以用来将图11的结构在结构上联接至以及电联接至另一结构或者设备156，如图12所示的。在该构造中，基板100布置在换能器144和结构或设备156之间。
依靠非限制的该例子，导电材料的***或者球154可以在结构上结合至以及电结合至另一结构或者设备156上的互补电触头158(例如，结合垫等)。结构或者设备156可以包括例如更高水平基板，诸如印刷电路板。在其他实施例中，***或者球154可以包括比常规焊料合金相对更高熔点的金属或者金属合金，并且可使用热压缩结合处理将其在结构上联接至以及电联接至电触头158。
在参考图1至图12描述的方法中，导电通道102形成为穿过基板100以使得通过“球阵列封装”(BGA)型互连能够将图11的结构结合至另一结构或者设备156(以及换能器144和集成电路与结构或者设备156上的电触头158电互连)。在其他实施例中，可以使用其他方法将此处描述的集成MEMS设备和集成电路结构地和/或电气地互连至另一基板或设备。例如，在本公开的其他实施例中，可以使用丝焊方法，如以下参考图13至图16描述的。
图13图示了半导体结构160，类似于图9的结构，可以使用类似先前图1至图9所描述的方法来形成。如图9所示的那样，结构160包括基板100以及形成在基板100的第一主表面104之上的集成电路。集成电路包括晶体管110、导电线112、导电通道114和接触点116。介电材料122布置在集成电路之上(以及基板100的第一主表面104之上)，换能器腔室凹槽124延伸至介电材料122的表面123中。材料层132布置在介电材料122的主表面123之上，并且包括了在换能器腔室凹槽124之上延伸的部分。导电通道140延伸穿过材料层132和介电材料122到达集成电路的导电特征部，诸如接触点106。可以使用一个或多个导电通道140将MEMS设备的换能器电联接至集成电路，使用一部分材料层132来制造该MEMS设备。
如图13所示，基板100可以不包括从基板100的第一主表面104至第二主表面106延伸穿过基板100的任何导电通道102(图9)。但是，结构160可以包括形成在基板100的有源表面104之上的一个或多个电触头结构162。电触头结构162可以最终用以将制造的MEMS设备和集成电路电联接至另一结构或设备。如图13所示，电触头结构162可以包括例如通过材料层132和介电材料122延伸至集成电路的导电特征部(诸如接触点116)的附加的导电通道或插头。电触头结构162可以包括之前描述关于导电通道102和导电通道140时提到的任何导电材料，并且可以使用类似关于导电通道102和导电通道140所描述的方法来制造。
参考图14，材料层132的靠近换能器腔室凹槽124的区域可以被处理以在换能器腔室凹槽124之上以及邻近换能器腔室凹槽124形成换能器144，如先前参考图10所描述的。依靠例子但不作为限制，沟槽和/或孔146可以靠近换能器腔室凹槽124形成在材料层132中或者穿过材料层132，以选择性地降低用于材料层132的包括换能器144的部分的结构支撑，和/或电绝缘材料层132的包括换能器144的区域。如之前提到的，例如，换能器144可以包括共振器，诸如板声波共振器、挠曲型共振器、体声波(BAW)共振器、表面声波(SAW)共振器或者薄膜体声波共振器(FBAR)。在其他实施例中，换能器144可以包括传感器，该传感器构造为电气地感测换能器144的一部分的机械变形或其中的振动。一个或多个导电通道140可以物理地以及电气地接触集成电路的导电特征部(诸如接触点116)，以及物理地以及电气地接触材料层132的一部分，该一部分包括换能器144的元件或者特征，因而提供换能器144和集成电路之间的电互连。
如图15所示，帽结构164可以设置在材料层132和换能器144之上。帽结构164可以包括另一换能器腔室凹槽166，另一换能器腔室凹槽166定位及构造为在基板100中形成的换能器腔室凹槽124的相反侧布置得邻近换能器144。可以在将帽结构164结合至材料层132之前，使用类似之前关于形成换能器腔室凹槽124所讨论的处理将换能器腔室凹槽166形成在帽结构164中。帽结构164可以包括之前结合帽结构150所提到的任何材料。可以将帽结构164结合至材料层132，如先前参考图11的帽结构150所描述的。
如图15所示，帽结构164可以定尺寸及构造成使得一个或多个电触头结构162保持暴露在图15的结构的外表面处，以便允许稍后与其建立电接触。例如，参考图16，图15的结构可以结构地附接至另一结构或设备168，可以使用丝焊处理将结构或设备168的导电特征部170(例如，结合垫)与电触头结构162的暴露表面电互连。尤其，细长线172可以分别在结构或设备168的导电特征部170和电触头结构162之间延伸。可以使用第一焊接球174将每个线172的第一端结合至结构或设备168的导电特征部170，可以使用第二焊接球176将每个线172的相反的第二端结合至电触头结构162。用于执行这种丝焊处理的丝焊机在本领域是公知及可商业上获得的。结构或设备168可以包括例如更高水平的基板，诸如印刷电路板，可以使用例如粘合剂将基板100的第二主表面106结合至结构或设备168。
图17至图25图示了本公开的其他方法的例子，其中，半导体设备形成为包括集成电路的至少一部分以及与集成电路可操作地联接的MEMS设备。MEMS设备的至少一部分一体地制造在基板的有源表面上，该基板上还形成有集成电路。
图17图示了类似图6的结构。图17的结构可以如先前参考图1至图6描述的那样形成，包括基板100以及形成在基板100的第一主表面104之上的集成电路。可选地，导电通道102可以从基板100的第一主表面104至基板100的第二主表面106延伸穿过基板100。集成电路包括晶体管110、导电线112、导电通道114和接触点116。介电材料122布置在集成电路之上(以及基板100的第一主表面104之上)，换能器腔室凹槽124延伸至介电材料122的表面123中。
参考图18，导电通道180可以由介电材料122的暴露主表面123通过介电材料122的厚度形成至集成电路的导电特征部，诸如接触点。可以使用一个或多个导电通道180将制造的MEMS设备的换能器电联接至集成电路。导电通道180可以包括之前描述关于导电通道102和导电通道140时提到的任何材料，并且可以如之前关于导电通道102和导电通道140所描述的那样形成。
应该注意的是，可以在形成换能器腔室凹槽124之后形成导电通道180，或者可以在形成换能器腔室凹槽124之前形成导电通道180。在形成换能器腔室凹槽124和导电通道180之后，可以制造一包括换能器的单独结构，可以将单独形成的该换能器结构结合至介电材料122以及换能器腔室凹槽124之上，如以下参考图19至图24描述的。
图19图示了另一换能器腔室凹槽182，其形成在另一基板186的主表面184中，其初始与图18的结构分离，随后结合至其上，如下文参考图24讨论的。继续参考图19，基板186可以包括许多基板材料中的任何材料。作为非限制性例子，基板186可以包括陶瓷，诸如氧化物(例如，氧化铝，氧化锆，氧化硅等)，氮化物(例如，氮化硅)或者碳化物(例如，碳化硅)。在其他实施例中，基板186可以包括半导体材料(例如，硅、锗、III-V半导体材料等)，或者金属，或者金属合金。基板186可以包括非结晶材料或者结晶材料(例如，多晶或者单晶材料)。在一些实施例中，基板186可以包括多层基板，多层基板包括两种或多种材料，如以上提到的。换能器腔室凹槽182与图18的换能器腔室凹槽124一起最终用以形成换能器腔室，MEMS设备的换能器的至少一部分布置在该腔室中。使用例如光刻掩蔽以及刻蚀处理可以将换能器腔室凹槽182形成在基板182的表面184中，如先前所描述的。换能器腔室凹槽182可以具有任何期望的尺寸和形状，期望尺寸和形状可以至少部分地是要形成的换能器的类型的函数。在换能器形成为包括共振器的实施例中，共振器共振的频率可以至少部分地是换能器腔室凹槽182的尺寸和形状的函数，换能器腔室凹槽182的尺寸和形状可以设计及被选择以提供期望的共振频率。
参考图20，类似图7的SOI型结构130结合至图19的基板186的表面184，使得SOI型结构130的材料层132布置在基板186和块材料134之间。在一些实施例中，材料层132可以使用直接结合处理结合至基板186的主表面184，如先前参考图7所描述的。如参考图7所描述的，在一些实施例中，结合材料138可以布置在材料层132和基板186之间。
参考图21，在将SOI型结构130(图20)结合至基板186的主表面184之后，可以移除SOI型结构130的块材料134，留下材料层132(以及可选地中间材料136)在后方结合至基板186。在一些实施例中，通过沿着中间材料136分割SOI型结构130(图20)，可以移除SOI型结构130的块材料134。在其他实施例中，刻蚀处理、磨削处理以及抛光处理(例如，化学-机械抛光(CMP)处理)中一种或多种可以用来移除块材料134(以及可选地中间材料136)。
如图22所示的，导电通道190可以形成为穿过材料层132和基板186。因而，导电通道190可以整体地延伸穿过图21的结构。一个或多个导电通道190可以定位成靠近换能器腔室凹槽182，并且可以与换能器互连，该换能器将包括一部分材料层132。导电通道190可以包括之前描述关于导电通道102和导电通道140时提到的任何材料，并且可以如之前关于导电通道102和导电通道140所描述的那样形成。
如图23所示，材料层132的靠近换能器腔室凹槽182的区域可以被处理以在换能器腔室凹槽182之上以及邻近换能器腔室凹槽182形成换能器144。依靠例子但不作为限制，沟槽和/或孔182可以靠近换能器腔室凹槽182形成在材料层132中或者穿过材料层132，以选择性地降低用于材料层132的包括换能器144的部分的结构支撑，和/或电绝缘材料层132的包括换能器144的区域。如之前提到的，例如，换能器144可以包括共振器，诸如板声波共振器、挠曲型共振器、体声波(BAW)共振器、表面声波(SAW)共振器或者薄膜体声波共振器(FBAR)。在其他实施例中，换能器144可以包括传感器，该传感器构造为电气地感测换能器144的一部分的机械变形或其中的振动。
参考图24，图23的结构可以结合至图18的结构以形成图24示出的结合结构。尤其，图23的结构的材料层132可以结合至图18的结构中的介电材料122的暴露主表面123。换能器144和基板186中的换能器腔室凹槽182可以对准介电材料122中的换能器腔室凹槽124。在该构造中，换能器144布置在由换能器腔室凹槽124、182限定的换能器腔室中。此外，换能器144的包括材料层132区域的至少一部分在凹槽124、182之间不受支撑地延伸，使得材料层132的一部分可以在换能器腔室内物理地移动(例如，偏转或者振动)。
可以使用例如直接结合处理将材料层132结合至介电材料122的暴露主表面123，如先前参考图7所描述的。在其他实施例中，材料层132可以使用粘着剂结合至介电材料122的暴露主表面123。
换能器144可以气密地密封在基板186和介电材料122之间。在一些实施例中，图23的结构可以在真空下结合至图18的结构，使得真空永久地密封在换能器腔室凹槽124、182内。在其他实施例中，图23的结构可以在惰性气体环境下结合至图18的结构，使得惰性气体永久地密封在换能器腔室凹槽124、182内。在又一实施例中，图23的结构可以在环境条件下结合至图18的结构，使得空气永久地密封在换能器腔室凹槽124、182内。
虽然图24和图25图示的换能器腔室凹槽124和换能器腔室凹槽182具有至少大致相同的尺寸，但是，在其他实施例中，换能器腔室凹槽124可以大于或者小于换能器腔室凹槽182。
如图25所示，导电金属或者金属合金制成的***或者球154可选地可以在与换能器180和介电材料122相反的一侧形成在基板186之上。***或者球154可以如先前参考图12描述的那样形成，并且可以电接触导电通道190，导电通道190延伸穿过基板186。图24的结构可以使用***或者球154在结构上联接至以及电联接至另一结构或者设备194的导电特征部192，如图25所示。结构或者设备194可以包括例如更高水平的基板，诸如印刷电路板。
如图25所示，可选导电通道102可以暴露在基板100的第二主表面106处，例如可以用于根据需要或期望允许另一结构或设备(例如，电子信号处理器、内存设备、光敏设备等)在结构上连接以及电连接图25的结构中的MEMS设备和集成电路。在其他实施例中，导电通道102可能是不需要或不期望的，可以不包括导电通道102。
以下提出本公开的实施例的额外的非限制性例子。
实施例1：一种形成半导体设备的方法，所述半导体设备包括集成电路以及与所述集成电路操作地联接的微机电***(MEMS)设备，包括：将集成电路的至少一部分制造在基板的第一主表面上；以及在集成电路的与所述基板的第一主表面相反的一侧，将MEMS设备形成在所述集成电路的所述至少一部分之上，并且将所述MEMS设备与所述集成电路操作地联接。
实施例2：根据实施例1的方法，还包括选择MEMS设备以包括共振器以及传感器中的至少一种。
实施例3：根据实施例2的方法，还包括选择MEMS设备以包括以下至少一种：板声波共振器、挠曲型共振器、体声波(BAW)共振器、表面声波(SAW)共振器以及薄膜体声波共振器(FBAR)。
实施例4：根据实施例1至3中任一个的方法，其中，将集成电路的至少一部分制造在基板的第一主表面上包括：将至少一个晶体管形成在所述基板的第一主表面上。
实施例5：根据实施例1至4中任一个的方法，其中，将集成电路的至少一部分制造在基板的第一主表面上还包括：将至少一个导电特征部形成在所述基板的第一主表面之上，所述至少一个导电特征部与所述导电通道电联接。
实施例6：根据实施例1至5中任一的方法，其中，将MEMS设备形成在所述集成电路的所述至少一部分之上包括：将所述MEMS设备的至少一部分一体地形成在所述集成电路的所述至少一部分之上。
实施例7：根据实施例6的方法，其中，将所述MEMS设备的至少一部分一体地形成在所述集成电路的所述至少一部分之上包括：在与所述基板的第一主表面相反的一侧，将材料层沉积在所述集成电路的所述至少一部分之上；在所述材料层的暴露主表面中形成至少一个换能器腔室凹槽；以及将换能器在所述换能器腔室凹槽之上设置在所述材料层的暴露主表面上。
实施例8：根据实施例7的方法，其中，将换能器在所述换能器腔室凹槽之上设置在所述材料层的暴露主表面上包括：将SOI型结构结合至所述材料层的暴露主表面，所述SOI型基板包括结合至相对厚的块材料体积的相对薄的材料层，所述相对薄的材料层和所述相对厚的块材料体积之间具有中间材料；移除所述SOI型结构的一部分，并且留下所述SOI型基板的薄材料层结合至具有至少一个换能器腔室凹槽的所述材料层；以及将一部分所述薄材料层配置在所述换能器腔室凹槽之上以包括所述换能器的至少一部分。
实施例9：根据实施例7的方法，其中，将换能器在所述换能器腔室凹槽之上设置在所述材料层的暴露主表面上包括：独立于所述基板形成一结构，所述结构包括薄材料层，所述薄材料层悬置在另一基板中的另一换能器腔室凹槽之上；以及将所述另一基板结合至所述材料层的暴露主表面，使得所述薄材料层的换能器部分在所述材料层的暴露主表面中的所述换能器腔室凹槽和所述另一基板中的所述另一换能器腔室凹槽之间延伸。
实施例10：根据实施例1至9中任一个的方法，还包括：形成导电通道，以及使用所述导电通道将所述MEMS设备电联接至所述集成电路的所述至少一部分。
实施例11：根据实施例1至10中任一个的方法，还包括：形成导电通道，所述导电通道从所述基板的第一主表面至所述基板的第二主表面延伸穿过所述基板。
实施例12：根据实施例11的方法，还包括：通过将另一结构或设备的导电特征部与所述导电通道的暴露在所述结构的第二主表面处暴露的端部电互连，将所述MEMS设备和所述集成电路的所述至少一部分操作地联接至所述另一结构或设备的导电特征部。
实施例13：根据实施例1至11中任一的方法，还包括：使用丝焊将所述MEMS设备和所述集成电路的所述至少一部分操作地联接至所述另一结构或设备的导电特征部。
实施例14：一种半导体结构，包括：形成在基板的第一主表面上的集成电路的至少一部分；以及MEMS设备，其包括换能器，该换能器布置在所述集成电路的所述至少一部分之上以及所述基板的主表面之上。
实施例15：根据实施例14的半导体结构，其中，换能器包括共振器以及传感器中的至少一个。
实施例16：根据实施例15的半导体结构，其中，换能器包括以下至少一种：板声波共振器、挠曲型共振器、体声波(BAW)共振器、表面声波(SAW)共振器以及薄膜体声波共振器(FBAR)。
实施例17：根据实施例14至16中任一个的半导体结构，其中，所述基板的第一主表面上的所述集成电路的所述至少一部分包括位于所述基板的第一主表面上的至少一个晶体管。
实施例18：根据实施例14至17中任一个的半导体结构，其中，所述MEMS设备的至少一部分一体地形成在所述集成电路的所述至少一部分之上。
实施例19：根据实施例18的半导体结构，其中，一体地形成在所述集成电路的所述至少一部分之上的所述MEMS设备的至少一部分包括：材料层，其在所述集成电路的与所述基板的第一主表面相反的一侧位于所述集成电路的所述至少一部分之上；至少一个换能器腔室凹槽，其延伸至所述材料层的暴露主表面中；换能器，其在所述换能器腔室凹槽之上位于所述材料层的暴露主表面上。
实施例20：根据实施例18的半导体结构，其中，一体地形成在所述集成电路的所述至少一部分之上的所述MEMS设备的至少一部分包括：另一基板，其结合至所述材料层的暴露主表面之上；另一换能器腔室凹槽，其延伸至所述另一基板中；以及薄材料层，其在所述材料层的暴露主表面中的所述换能器腔室凹槽和所述另一基板中的所述另一换能器腔室凹槽之间延伸，所述薄材料层的至少一部分包括所述换能器。
实施例21：根据实施例14至20中任一个的半导体结构，还包括导电通道，所述导电通道将所述MEMS设备电联接至所述集成电路的所述至少一部分。
实施例22：根据实施例14至21中任一个的半导体结构，还包括导电通道，所述导电通道从所述基板的第一主表面至所述基板的第二主表面延伸穿过所述基板。
实施例23：根据实施例22的半导体结构，还包括另一结构或设备，所述另一结构或设备具有至少一个导电特征部，所述导电特征部与所述导电通道的在所述基板的第二主表面处暴露的端部在结构上联接及电联接。
实施例24：根据实施例14至22中任一的半导体结构，还包括另一结构或设备，所述另一结构或设备具有至少一个导电特征部，所述导电特征部通过丝焊电联接至所述集成电路的所述至少一部分和所述MEMS设备。
实施例25：一种电子设备，包括：基板，其具有有源表面以及与有源表面相反的背面；集成电路的有源部件，位于基板的有源表面上；MEMS换能器，在与基板的有源表面相反的一侧，位于集成电路的有源部件之上；以及导电通道，其将MEMS换能器电联接至基板的有源表面上的集成电路的有源部件。
实施例26：根据实施例25的电子设备，其中，所述MEMS换能器包括以下至少一种：板声波共振器、挠曲型共振器、体声波(BAW)共振器、表面声波(SAW)共振器以及薄膜体声波共振器(FBAR)。
实施例27：根据实施例25或26的电子设备，其中，所述MEMS设备的至少一部分在所述基板的有源表面上一体地形成在所述集成电路之上。
本公开的上述实施例的例子不限制本发明的范围，因为这些实施例仅是本发明的实施例的例子，本发明的范围由附随的权利要求以及它们法律上的等同结构限定。任何等同实施例旨在落入本发明的范围。实际上，除了示出以及此处描述的这些之外，本公开的各种修改(诸如描述元件的可选有用组合)对于本领域的技术人员来说通过说明书是显而易见的。这种修改及实施例也旨在落入附随的权利要求的范围内。

Claims (20)

1.一种形成半导体设备的方法，所述半导体设备包括集成电路以及与所述集成电路操作地联接的微机电***(MEMS)设备，该方法包括：
将集成电路的至少一部分制造在基板的第一主表面上；以及
在所述集成电路的与所述基板的所述第一主表面相反的一侧，将MEMS设备形成在所述集成电路的所述至少一部分之上，并且将所述MEMS设备与所述集成电路操作地联接。
2.根据权利要求1所述的方法，其中，将所述集成电路的所述至少一部分制造在所述基板的所述第一主表面上包括：将至少一个晶体管形成在所述基板的所述第一主表面上。
3.根据权利要求2所述的方法，其中，将所述集成电路的所述至少一部分制造在所述基板的所述第一主表面上还包括：将至少一个导电特征部形成在所述基板的所述第一主表面之上，所述至少一个导电特征部与导电通道电联接。
4.根据权利要求1所述的方法，其中，将所述MEMS设备形成在所述集成电路的所述至少一部分之上包括：将所述MEMS设备的至少一部分一体地形成在所述集成电路的所述至少一部分之上。
5.根据权利要求4述的方法，其中，将所述MEMS设备的所述至少一部分一体地形成在所述集成电路的所述至少一部分之上包括：
在所述集成电路的与所述基板的所述第一主表面相反的一侧，将材料层沉积在所述集成电路的所述至少一部分之上；
在所述材料层的暴露主表面中形成至少一个换能器腔室凹槽；以及
将换能器在所述换能器腔室凹槽之上设置在所述材料层的所述暴露主表面上。
6.根据权利要求5所述的方法，其中，将所述换能器在所述换能器腔室凹槽之上设置在所述材料层的所述暴露主表面上包括：
将SOI型结构结合至所述材料层的所述暴露主表面，所述SOI型基板包括结合至相对厚的块材料体积的相对薄的材料层，所述相对薄的材料层和所述相对厚的块材料体积之间具有中间材料；
移除所述SOI型结构的一部分，并且留下所述SOI型基板的所述相对薄的材料层结合至具有至少一个换能器腔室凹槽的所述材料层；以及
将一部分所述相对薄的材料层配置在所述换能器腔室凹槽之上以包括所述换能器的至少一部分。
7.根据权利要求5所述的方法，其中，将所述换能器在所述换能器腔室凹槽之上设置在所述材料层的所述暴露主表面上包括：
独立于所述基板形成一结构，所述结构包括薄材料层，所述薄材料层悬置在另一基板中的另一换能器腔室凹槽之上；以及
将所述另一基板结合至所述材料层的所述暴露主表面，使得所述薄材料层的换能器部分在所述材料层的所述暴露主表面中的所述换能器腔室凹槽和所述另一基板中的所述另一换能器腔室凹槽之间延伸。
8.根据权利要求1所述的方法，该方法还包括：形成导电通道，所述导电通道延伸穿过所述材料层并且将所述MEMS设备电联接至所述集成电路的所述至少一部分。
9.根据权利要求8所述的方法，该方法还包括：形成另一导电通道，所述另一导电通道从所述基板的所述第一主表面至所述基板的第二主表面延伸穿过所述基板。
10.根据权利要求9所述的方法，该方法还包括：通过将另一结构或设备的导电特征部与所述另一导电通道的暴露在所述基板的所述第二主表面处的端部电互连，将所述MEMS设备和所述集成电路的所述至少一部操作地联接至所述另一结构或设备的所述导电特征部。
11.根据权利要求1所述的方法，该方法还包括：使用丝焊将所述MEMS设备和所述集成电路的所述至少一部分操作地联接至另一结构或设备的导电特征部。
12.一种半导体结构，该半导体结构包括：
形成在基板的第一主表面上的集成电路的至少一部分；以及
MEMS设备，该MEMS设备包括换能器，该换能器布置在所述集成电路的所述至少一部分之上以及所述基板的主表面之上。
13.根据权利要求12所述的半导体结构，其中，所述基板的所述第一主表面上的所述集成电路的所述至少一部分包括位于所述基板的所述第一主表面上的至少一个晶体管。
14.根据权利要求12所述的半导体结构，其中，所述MEMS设备的至少一部分一体地形成在所述集成电路的所述至少一部分之上。
15.根据权利要求14所述的半导体结构，其中，一体地形成在所述集成电路的所述至少一部分之上的所述MEMS设备的所述至少一部分包括：
材料层，该材料层在所述集成电路的与所述基板的所述第一主表面相反的一侧位于所述集成电路的所述至少一部分之上；
至少一个换能器腔室凹槽，所述至少一个换能器腔室凹槽延伸至所述材料层的暴露主表面中；以及
换能器，该换能器在所述换能器腔室凹槽之上位于所述材料层的所述暴露主表面上。
16.根据权利要求14所述的半导体结构，其中，一体地形成在所述集成电路的所述至少一部分之上的所述MEMS设备的所述至少一部分包括：
另一基板，所述另一基板结合在所述材料层的暴露主表面之上；
另一换能器腔室凹槽，所述另一换能器腔室凹槽延伸至所述另一基板中；以及
薄材料层，所述薄材料层在所述材料层的所述暴露主表面中的所述换能器腔室凹槽和所述另一基板中的所述另一换能器腔室凹槽之间延伸，所述薄材料层的至少一部分包括所述换能器。
17.根据权利要求12所述的半导体结构，该半导体结构还包括导电通道，所述导电通道延伸穿过所述材料层并且将所述MEMS设备电联接至所述集成电路的所述至少一部分。
18.根据权利要求17所述的半导体结构，该半导体结构还包括另一导电通道，所述另一导电通道从所述基板的所述第一主表面至所述基板的第二主表面延伸穿过所述基板。
19.根据权利要求18所述的半导体结构，该半导体结构还包括另一结构或设备，所述另一结构或设备具有至少一个导电特征部，所述导电特征部与所述另一导电通道暴露在所述基板的所述第二主表面处的端部在结构上联接以及电联接。
20.根据权利要求12所述的半导体结构，该半导体结构还包括另一结构或设备，所述另一结构或设备具有至少一个导电特征部，所述导电特征部通过丝焊与所述集成电路的所述至少一部分和所述MEMS设备电联接。
CN201380040649.XA 2012-07-31 2013-07-08 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备 Pending CN104507854A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261677808P 2012-07-31 2012-07-31
US61/677,808 2012-07-31
PCT/IB2013/001488 WO2014020388A1 (en) 2012-07-31 2013-07-08 Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices

Publications (1)

Publication Number Publication Date
CN104507854A true CN104507854A (zh) 2015-04-08

Family

ID=48875094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380040649.XA Pending CN104507854A (zh) 2012-07-31 2013-07-08 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备

Country Status (3)

Country Link
US (1) US9511996B2 (zh)
CN (1) CN104507854A (zh)
WO (1) WO2014020388A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105253851A (zh) * 2015-09-14 2016-01-20 合肥芯福传感器技术有限公司 一种芯片级***传感器及其制备方法
CN106365106A (zh) * 2016-09-23 2017-02-01 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN107697882A (zh) * 2016-08-09 2018-02-16 意法半导体股份有限公司 用于制造半导体器件的工艺以及相应半导体器件
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN113441379A (zh) * 2021-08-27 2021-09-28 南京声息芯影科技有限公司 适合高密度集成的PMUT-on-CMOS单元、阵列芯片及制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9864628B2 (en) 2005-08-23 2018-01-09 Blackberry Limited Method and system for transferring an application state from a first electronic device to a second electronic device
US11111135B2 (en) * 2014-07-02 2021-09-07 My01 Ip Holdings Inc. Methods and devices for microelectromechanical pressure sensors
US20160289062A1 (en) * 2015-03-31 2016-10-06 Qualcomm Technologies International, Ltd. Mems packaging
GB2539630A (en) 2015-04-09 2016-12-28 Continental automotive systems inc 3D stacked piezoresistive pressure sensor
US10513429B2 (en) * 2016-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integration scheme for microelectromechanical systems (MEMS) devices and complementary metal-oxide-semiconductor (CMOS) devices
US10221062B2 (en) * 2016-10-03 2019-03-05 Continental Automotive Systems, Inc. Cavity with silicon on insulator MEMS pressure sensing device with an extended shallow cross-shaped cavity
US10403674B2 (en) 2017-07-12 2019-09-03 Meridian Innovation Pte Ltd Scalable thermoelectric-based infrared detector
US10923525B2 (en) 2017-07-12 2021-02-16 Meridian Innovation Pte Ltd CMOS cap for MEMS devices
US10199424B1 (en) 2017-07-19 2019-02-05 Meridian Innovation Pte Ltd Thermoelectric-based infrared detector having a cavity and a MEMS structure defined by BEOL metals lines
FR3074358B1 (fr) * 2017-11-28 2022-02-04 Commissariat Energie Atomique Procede de realisation d'une cavite etanche a couche mince
US10988376B2 (en) * 2017-12-13 2021-04-27 Vanguard International Semiconductor Singapore Pte. Ltd. Monolithic integration of piezoelectric micromachined ultrasonic transducers and CMOS and method for producing the same
WO2020204834A1 (en) * 2019-04-01 2020-10-08 Meridian Innovation Pte Ltd Heterogenous integration of complementary metal-oxide-semiconductor and mems sensors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101519183A (zh) * 2008-01-31 2009-09-02 台湾积体电路制造股份有限公司 具有集成电路管芯的微机电***封装
CN101837944A (zh) * 2008-11-19 2010-09-22 明锐有限公司 用于制备陀螺仪和加速度计的方法
US20110241197A1 (en) * 2010-04-01 2011-10-06 Horst Theuss Device and Method for Manufacturing a Device
WO2011154363A2 (en) * 2010-06-07 2011-12-15 Commissariat à l'énergie atomique et aux énergies alternatives Analysis device including a mems and/or nems network
CN102398888A (zh) * 2010-09-10 2012-04-04 台湾积体电路制造股份有限公司 晶圆级封装
US20120098122A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (mems) and complementary metal-oxide-semiconductor (cmos) substrates
CN102583220A (zh) * 2012-03-29 2012-07-18 江苏物联网研究发展中心 一种晶圆级真空封装的红外探测器及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US8207004B2 (en) * 2005-01-03 2012-06-26 Miradia Inc. Method and structure for forming a gyroscope and accelerometer
US7332808B2 (en) * 2005-03-30 2008-02-19 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US7294552B2 (en) * 2005-08-29 2007-11-13 Delphi Technologies, Inc. Electrical contact for a MEMS device and method of making
US7514760B1 (en) * 2007-03-09 2009-04-07 Silicon Clocks, Inc. IC-compatible MEMS structure
US8410868B2 (en) 2009-06-04 2013-04-02 Sand 9, Inc. Methods and apparatus for temperature control of devices and mechanical resonating structures
US8689426B2 (en) 2008-12-17 2014-04-08 Sand 9, Inc. Method of manufacturing a resonating structure
WO2010114602A1 (en) 2009-03-31 2010-10-07 Sand9, Inc. Integration of piezoelectric materials with substrates
US20110284995A1 (en) 2010-05-21 2011-11-24 Sand9, Inc. Micromechanical membranes and related structures and methods
CN102593220B (zh) 2012-03-01 2013-10-23 安徽长远绿色能源有限公司 一种用于光伏蜂窝组件模块的铝合金边框

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101519183A (zh) * 2008-01-31 2009-09-02 台湾积体电路制造股份有限公司 具有集成电路管芯的微机电***封装
CN101837944A (zh) * 2008-11-19 2010-09-22 明锐有限公司 用于制备陀螺仪和加速度计的方法
US20110241197A1 (en) * 2010-04-01 2011-10-06 Horst Theuss Device and Method for Manufacturing a Device
WO2011154363A2 (en) * 2010-06-07 2011-12-15 Commissariat à l'énergie atomique et aux énergies alternatives Analysis device including a mems and/or nems network
CN102398888A (zh) * 2010-09-10 2012-04-04 台湾积体电路制造股份有限公司 晶圆级封装
US20120098122A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (mems) and complementary metal-oxide-semiconductor (cmos) substrates
CN102583220A (zh) * 2012-03-29 2012-07-18 江苏物联网研究发展中心 一种晶圆级真空封装的红外探测器及其制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105253851A (zh) * 2015-09-14 2016-01-20 合肥芯福传感器技术有限公司 一种芯片级***传感器及其制备方法
CN107697882A (zh) * 2016-08-09 2018-02-16 意法半导体股份有限公司 用于制造半导体器件的工艺以及相应半导体器件
US11691870B2 (en) 2016-08-09 2023-07-04 Stmicroelectronics S.R.L. Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
CN106365106A (zh) * 2016-09-23 2017-02-01 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN106365106B (zh) * 2016-09-23 2018-09-04 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN113441379A (zh) * 2021-08-27 2021-09-28 南京声息芯影科技有限公司 适合高密度集成的PMUT-on-CMOS单元、阵列芯片及制造方法
CN113441379B (zh) * 2021-08-27 2021-11-23 南京声息芯影科技有限公司 适合高密度集成的PMUT-on-CMOS单元、阵列芯片及制造方法

Also Published As

Publication number Publication date
WO2014020388A1 (en) 2014-02-06
US9511996B2 (en) 2016-12-06
US20150210540A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN104507854A (zh) 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备
CN104507853B (zh) 形成半导体设备的方法
US8436690B2 (en) Hybrid system having a non-MEMS device and a MEMS device
US20200331750A1 (en) Methods of fabricating semiconductor structures including cavities filled with a sacrificial material
US8044465B2 (en) Method for producing partial SOI structures comprising zones connecting a superficial layer and a substrate
US8742595B1 (en) MEMS devices and methods of forming same
CN109643643B (zh) 键合存储器件及其制造方法
US8199963B2 (en) Microphone arrangement and method for production thereof
CN104249991A (zh) Mems器件及其制作方法
US20080128868A1 (en) Method of Transferring a Circuit Onto a Ground Plane
CN110235238A (zh) 用于射频应用的结构
WO2019201521A1 (en) Bulk acoustic wave resonator and method for manufacturing the same
US10283582B2 (en) Microelectronic circuits and integrated circuits including a non-silicon substrate
CN107369649B (zh) 一种半导体器件及其制造方法
CN111769814B (zh) 封装结构及其制造方法
JP5743383B2 (ja) 圧電素子及び圧電装置の製造方法
CN115428158A (zh) 用于制造微电子设备的方法
TW202347615A (zh) 包含通孔的底材及相關製作方法
CN117955446A (zh) 半导体结构的制备方法、半导体结构及电子设备
CN116094480A (zh) 谐振器及其形成方法、滤波器、电子设备
CN117882295A (zh) 温度稳定mems谐振器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150408